BSE 207 Mantık Devreleri Lojik Kapılar ve Lojik Devreler (Logic Gates And Logic Circuits)

Ebat: px
Şu sayfadan göstermeyi başlat:

Download "BSE 207 Mantık Devreleri Lojik Kapılar ve Lojik Devreler (Logic Gates And Logic Circuits)"

Transkript

1 SE 207 Mantık Devreleri Lojik Kapılar ve Lojik Devreler (Logic Gates nd Logic Circuits) Sakarya Üniversitesi

2 Lojik Kapılar - maçlar Lojik kapıları ve lojik devreleri tanıtmak Temel işlemler olarak VE, VEY ve DEĞİL işlemlerini tanıtıp, temel işlemleri gerçekleştirmek amacıyla kullanılan VE, VEY ve DEĞİL kapılarının sembollerini ve işlevlerini açıklamak. VE kapısı ile DEĞİL kapısının birleşmesinden oluşan VEDEĞİL kapısıyla, VEYDEĞİL kapısının işlevlerini tanıtmak ÖZELVEY kapısı ve ÖZELVEYDEĞİL kapılarının temel lojik kapılar ile oluşturulmasını göstermek ve bu kapıların işlevlerini açıklamak Lojik eşitliklerin kapı devreleri ile oluşturulmasını öğretmek Lojik devrelerin tasarım aşamalarını örnek lojik devreler ile açıklamak Temel lojik kapıların VEDEĞiL veya VEYDEĞİL kapıları ile oluşturulması prensiplerini açıklamak Lojik devrelerin VEDEĞİL veya VEYDEĞİL kapıları ile oluşturulmasını öğretmek. Lojik Kapılar ve Lojik Devreler 2

3 Lojik Kapılar ve Lojik Devreler - İçerik VEY İşlemi ve VEY Kapısı VE İşlemi ve VE Kapısı DEĞİL İşlemi ve DEĞİL Kapısı VEDEĞİL (NND) Kapısı VEYDEĞİL (NOR) Kapısı ÖZELVEY (EXOR)Kapısı ÖZELVEYDEĞİL (EXNOR) Kapısı İki Yönlü nahtar (Transmission Gate) Lojik Kapılar ve Lojik Devreler 3

4 Lojik Kapılar ve Lojik Devreler İçerik (Devam) Lojik İfadelerin Lojik Elemanlarla Gerçekleştirilmesi ve Lojik Devrelerin Tasarımı Lojik İfadelerin Lojik Elemanlar İle Gerçekleştirilmesi Lojik Devrelerin Tasarlanması ve Lojik Elemanlar Kullanılarak Gerçekleştirilmesi Lojik Kapı Entegreleri Temel Lojik Elemanların VEDEĞİL / VEYDEĞİL Kapıları İle Oluşturulması Lojik Kapılar ve Lojik Devreler 4

5 Lojik Kapılar ve Lojik Devreler Giriş Lojik devrelerin en basit ve temel elemanı lojik kapılardır (logic gates). Lojik değişkenlerin değerlerini (gerilimleri) giriş olarak kullanan, girişten aldığı değerler üzerinde işlemler yaparak lojik eşitliğin değerine uygun değerler (gerilim) üreten elektronik eleman, lojik kapı olarak isimlendirilir. Temel olarak beş farklı yapıda bulunan kapılar, basit bir sayısal elektronik devreden bilgisayara kadar cihazların temel yapı taşıdır. Flip-Flop, kaydedici, sayıcı, vb. lojik devreleri oluşturmakta kullanılan kapılar; direnç, diyot, transistör, FET, MOSFET, vb elektronik devre elemanları kullanılarak yapılırlar. Lojik Kapılar ve Lojik Devreler 5

6 Lojik Kapılar ve Lojik Devreler Giriş Lojik kapılardan yaygın olarak kullanılanlar: VE (ND), VEY (OR), DEĞİL (NOT), VEDEĞİL (NND), VEYDEĞİL (NOR) kapılarıdır ve bu kapılar temel lojik kapılar olarak isimlendirilir. Lojik kapıların kullanılması ile oluşturulan devreler, lojik devreler olarak adlandırılır. Lojik kapılarla oluşturulan devreler, donanım olarak ta tanımlanmaktadır. Donanım terimi ile genelde elektronik, mağnetik ve mekanik devrelerin / birimlerin bir arada kullanılması durumu ifade edilmektedir. Lojik Kapılar ve Lojik Devreler 6

7 Lojikte kullanılan kapı devreleri, yaptıkları işlemler ve elektriksel eşdeğerleri VE (ND) KPISI Q=. Q E a b Q VEY (OR) KPISI Q=+ Q E a b Q Lojik Kapılar ve Lojik Devreler 7

8 Lojikte kullanılan kapı devreleri, yaptıkları işlemler ve elektriksel eşdeğerleri VEDEGİL (NND) KPISI Q=. Q E R b a Q VEYDEGİL (NOR) KPISI Q= + Q E R a b Q Lojik Kapılar ve Lojik Devreler 8

9 Lojikte kullanılan kapı devreleri, yaptıkları işlemler ve elektriksel eşdeğerleri SÜRÜCÜ (UFFER) KPISI Q= Q a ÖZELVEY (EXOR) KPISI Q='. +.' Q Q= E R Q ÖZELVEY DEGİL (EXNOR) KPISI Q=. + '.' Q Q=.* E R Q Lojik Kapılar ve Lojik Devreler 9

10 1. VEY İşlemi ve VEY Kapısı VEY (OR) işlemine tabi tutulan ve değişkenleri, Şekil de görülen doğruluk tablosu Q çıkışındaki işlemleri gerçekleştirir. VEY işleminin normal toplama işleminden farkı; iki değişkenli sistemde her iki girişin 1 olması durumunda çıkışın Q=1+1=1 olmasıdır. Q eşit veya olarak ifade edilen çıkış ifadesinin 1 olması için, girişlerden herhangi birinin lojik 1 olması yeterlidir. Lojik Kapılar ve Lojik Devreler 10

11 VEY İşlemi ve VEY Kapısı Q=+ Q VEY kapısı sembolü, doğruluk tablosu, elektriksel eşdeğeri E a b Q VEY kapısının entegre içerisindeki durumu Lojik Kapılar ve Lojik Devreler 11

12 VEY kapısının bir alarm devresinde kullanılması Örnek 1 : ir kimyasal işlem ünitesinde ısının belirli bir seviyenin üzerine çıkması veya basıncın bir limitin altına düşmesi durumlarında bir alarm sisteminin çalışması istenmektedir. Şekilde böyle bir devrenin blok şeması görülmektedir. öyle bir devrenin çalışmasını genel hatları ile açıklayalım. Isı ktarma Devresi V ID Karşılaştırıcı Devre V IR larm devresi asınç ktarma Devresi V D Karşılaştırıcı Devre V R Lojik Kapılar ve Lojik Devreler 12

13 VEY kapısının bir alarm devresinde kullanılması Şekil de görülen ısı aktarıcı devre, ısı ile orantılı bir gerilim üretir (V ID ). Üretilen gerilim ile referans olarak kullanılan V IR değeri karşılaştırıcı devrede karşılaştırılır. Normalde lojik 0 seviyesinde olan karşılaştırıcı devre çıkışı, V ID gerilim değerinin V IR (ısı referans) değerinden büyük olması durumunda lojik 1 değerini alır. enzer bir işlem basınç aktarma devresi içinde uygulanırsa, basıncın belirlenen limitin altına düşmesi durumunda karşılaştırıcı devre çıkışı 0 dan 1 e değişir. Isı veya basınç işlemlerinde kullanılan karşılaştırıcılardan birisinin çıkışının 1 olması durumunda alarm devresinin çalışmasını istiyorsak, karşılaştırıcı devrelerin çıkışlarını VEY kapısına uygulayarak istediğimiz sonucu elde edebiliriz. larm koşullarından birisinin gerçekleşmesi durumunda VEY kapısının çıkışı 1 olacağından, alarm devresi aktif hale gelir. larm koşullarının daha fazla olması durumunda, daha fazla girişli VEY kapısı kullanılmasıyla problem çözülebilir. Lojik Kapılar ve Lojik Devreler 13

14 VEY kapısının bir alarm devresinde kullanılması Girişlerin alacağı durumlara göre çıkışlarda oluşacak değerler grafiksel olarak gösterilebilir. Girişlerdeki degişimlerin belirli zaman dilimlerinde incelendiği grafiksel gösterimler, işlemlerin anlaşılmasına yardım eder. Örnek 2: Şekil de verilen ve dalga şekilleri iki girişli VEY kapısına uygulandığında, Q çıkışındaki dalga şeklini çizelim. Lojik Kapılar ve Lojik Devreler 14

15 Üç Girişli VEY Kapısının Elde Edilmesi Örnek 3 : İki girişli VEY kapıları kullanarak üç girişli VEY kapısı oluşturmak için gerekli bağlantıyı çizerek, Şekil de verilen, ve C dalga şekilleri üç girişli VEY kapısına uygulanması durumunda VEY kapısı çıkışında oluşacak dalga şeklini gösterelim. İki girişli VEY kapıları kullanarak üç girişli VEY kapısı oluşturulabilir. Üç girişli VEY kapısının entegre içerisindeki durumu Şekilde görülmektedir. Lojik Kapılar ve Lojik Devreler 15

16 Üç girişli VEY kapısı örnek uygulaması Üç girişli VEY kapısındaki,, C girişleri zamana göre Şekil deki gibi değişirken, girişlerden herhangi birinin 1 olması çıkışın 1 olmasını sağlar. u diyagramda dikkat edilmesi gereken nokta, t 5 anında girişinin 1 den 0 a geçerken, girişinin 0 dan 1 e değişmesidir. ve girişleri durumlarını yaklaşık aynı anda değiştirdiklerinden ve değişim belirli bir zaman aldığından, t 3 anında girişlerin durumları belirli değildir. C Q C ÇIKIŞ Q t Lojik Kapılar ve Lojik Devreler 16

17 Sinyal üreteci ve osilaskop ile VEY kapısı uygulaması Örnek 4. VEY kapısının çalışmasını (7432 Entegresi), girişlerden birisini kontrol girişi olarak kullanmak suretiyle sinyal üreteci ve osilaskop yardımıyla inceleyelim. Kontrol girişi olarak kullanılan girişteki değere göre, VEY kapısının ikinci girişlerinden uygulanan sinyal çıkışta elde edilir. Çıkışta oluşan sinyal osilaskop yardımı ile takip edilebilir. Lojik Kapılar ve Lojik Devreler 17

18 2. VE İşlemi ve VE Kapısı Şekil a daki sembolle gösterilen VE kapısı, Şekil.b de görülen doğruluk tablosundaki işlemleri gerçekleştirir. VE kapısının gerçekleştirdiği çarpma işlemi,. veya * işareti ile gösterilir ve kapının yaptığı işlem Q=* şeklinde tanımlanır. VE kapısının entegreler içerisindeki durumu Şekil.b de görülmektedir. VE işleminde, giriş değişkenlerinin herhangi birisinin 0 değerini alması ile çıkış 0 değerini alırken, girişlerin hepsinin 1 olması durumunda çıkış 1 değerini alır. u durum iki girişten fazla girişe sahip VE kapıları için de geçerlidir. Üç girişe sahip VE kapısının çıkışı; Q = **C şeklinde, dört girişe sahip VE kapıların çıkışı; Q = **C*D şeklinde gösterilir. Lojik Kapılar ve Lojik Devreler 18

19 2. VE İşlemi ve VE Kapısı Q=. Q E a b Q VE kapısı sembolü, doğruluk tablosu, elektriksel eşdeğeri VE kapısının entegre içerisindeki durumu Lojik Kapılar ve Lojik Devreler 19

20 VE kapısının işlevinin örnek dalga şekilleri ile gösterilmesi Örnek 5 : Şekil de verilen giriş dalga şekillerine göre iki girişli VE kapısı çıkış dalga şeklini çizelim. Çıkış, yalnızca iki girişin 1 olması durumunda 1 olur. u durumda çıkış her iki girişe bağlı olacağından; girişinin 1 olduğu anlarda çıkış ya bağlı olarak şekillenirken, nin 0 olduğu anlarda çıkış 0 değerini alır. Lojik Kapılar ve Lojik Devreler 20

21 İki girişli VE kapısı uygulaması Örnek 6 : Şekil deki ve sinyallerinin iki girişli VE kapısına uygulanması durumunda çıkışta oluşacak dalga şeklini çizelim. Kapıya uygulanan girişlerin aldığı değerler zamana göre değişirken, her iki girişin 1 olması durumunda çıkış 1 olur. Şekil de bu durum t 2 -t 3 ve t 6 -t 7 zaman dilimlerinde gerçekleştiğinden, çıkış yalnızca bu anlarda 1 değerini alır. 1 Q Q t 0 t 1 t 2 t 3 t 4 t 5 t 6 t 7 Lojik Kapılar ve Lojik Devreler 21

22 Kare dalga sinyalin VE kapısı ve osilaskop ile izlenmesi Lojik Kapılar ve Lojik Devreler 22

23 İki girişli VE kapısı kullanarak üç ve dört girişli VE kapısının oluşturulması Örnek 8: İki girişli VE kapıları kullanarak üç ve dört girişli VE kapıları oluşturalım. Lojik Kapılar ve Lojik Devreler 23

24 Hırsız alarm sisteminin VE kapısı ile oluşturulması Örnek 9 : Kapısı ve bir adet penceresi bulunan bir odada, kapı ve pencerenin aynı anda kapalı olması durumunda alarmın çalmasını sağlayan devreyi VE kapısı kullanarak gerçekleştirelim. Kapı ve pencereye bağlı anahtarların oluşturduğu devrelerin giriş olarak kullanılması ve çıkışa sirenin bağlanması ile Şekil deki devre oluşur. Oluşan devrede çıkış, yalnızca iki girişin 1 olması durumunda 1 olur. u durumda çıkış her iki girişe bağlı olacağından; her iki anahtarın (kapı ve pencerenin) kapalı olması durumunda çıkış 1 olur ve alarm çalışır. Lojik Kapılar ve Lojik Devreler 24

25 3. DEĞİL İşlemi ve DEĞİL Kapısı DEĞİL işlemi; VE, VEY işlemlerinden farklı olarak tek giriş ve tek değişken ile gerçekleştirilir. Örneğin; değişkeni ile işlem yapılacaksa, NOT işlemi sonucu Q=' olarak tanımlanır ve üzerindeki çizgi, değili (barı) olarak isimlendirilir. Şekildeki doğruluk tablosundan görüleceği üzere değişken yalnızca iki değerden birini alabilir: =0 veya =1. DEĞİL işlemi, tersi veya tümleyeni olarak ta tanımlanır. Lojik Kapılar ve Lojik Devreler 25

26 3. DEĞİL İşlemi ve DEĞİL Kapısı R Q=' Q E b Q=. Q DEĞİL kapısı sembolü, doğruluk tablosu, elektriksel eşdeğeri Değil kapılarının entegre içerisindeki durumu Lojik Kapılar ve Lojik Devreler 26

27 İki fazlı çıkışa sahip devrenin DEĞİL kapısı ile gerçekleştirilmesi Örnek 10 : DEĞİL kapısı kullanarak, birbirinin tersi iki sinyal üreten lojik devre oluşturalım. DEĞİL kapısı kullanılarak oluşturulan devrede, girişe uygulanan kare dalga sinyal ile aynı ve 180 derece ters fazında iki sinyal çıkış olarak oluşur. Giriş Çıkış Çıkış Giriş Çıkış Çıkış Lojik Kapılar ve Lojik Devreler 27

28 4. VEDEĞİL Kapısı Lojik de yaygın olarak kullanılan diğer bir kapı, VE ile DEĞİL kapılarının (işlemlerinin) birleşmesinden oluşan VEDEĞİL (NND) kapısıdır. VEDEĞİL kapısında, girişlerden birisinin 0 olması durumunda çıkış lojik 1 olur. Giriş değişkenlerinin tümünün 1 olması durumunda çıkış 0 değerini alır. VEDEĞİL işleminin çıkış fonksiyonu, Q =. şeklinde yazılır ve Q eşittir ve nin değili diye okunur. VEDEĞİL işlemi VE ile DEĞİL kapılarının seri bağlanması şeklinde düşünülebilir. u mantık ile doğruluk tablosu VE kapısının tamamen tersi olarak yazılabilir. VEDEĞİL kapısının farklı entegreler içerisindeki durumu Şekil de görülmektedir. Lojik Kapılar ve Lojik Devreler 28

29 4. VEDEĞİL Kapısı Q=... Q VEDEĞİL kapısı sembolü, Ve+Değil eşdeğeri, doğruluk tablosu ve elektriksel eşdeğeri R E a b Q VEDEĞİL kapısının entegreler içerisindeki durumu Lojik Kapılar ve Lojik Devreler 29

30 4. VEDEĞİL Kapısı Örnek 11 : Şekil de verilen ve dalga şekillerinin iki girişli VEDEĞİL kapısına uygulanması durumunda oluşacak çıkış dalga şeklini çizelim. Q Q Çıkış dalga şekli birkaç yolla çizilebilir: İlk yöntem olarak; önce VE kapısının çıkışı çizilip daha sonra bunun tersi alınabilir. İkinci bir yöntem olarak; VEDEĞİL kapısında, yalnızca her iki girişin 1 olması durumunda çıkış 0 olacağından, bu durumlar tespit edilip çıkış 0 olarak çizilir. u durum haricindeki durumlarda çıkış 1 olacağından, çıkış şekli 1 olarak tamamlanır. Lojik Kapılar ve Lojik Devreler 30

31 5. VEYDEĞİL (NOR) Kapısı 'VEY ve DEĞİL kapılarının birleşiminden oluşan VEYDEĞİL kapısı, VEY kapısının gerçekleştiği işlemin tersini yapar. Sembolü ve doğruluk tablosu Şekil de görülen VEYDEĞİL kapısında, yalnızca girişlerin tümünün 0 olması durumunda çıkış 1 olur. VEYDEĞİL kapısının işlevi Q = + şeklinde ifade edilir ve Q eşittir veya nin değili diye okunur. Lojik Kapılar ve Lojik Devreler 31

32 5. VEYDEĞİL (NOR) Kapısı VEYDEĞİL kapısı sembolü, VEY+DEĞİL eşdeğeri, doğruluk tablosu, elektriksel eşdeğeri Q= + Q= + Q= + Q E R a b Q VEYDEĞİL kapısının entegre içerisindeki durumu Lojik Kapılar ve Lojik Devreler 32

33 İki girişli VEYDEĞİL kapısı uygulaması Örnek 12 : Şekil de verilen ve dalga şekillerinin VEYDEĞİL kapısına uygulanması durumunda çıkışta oluşacak dalga şeklini çizelim. Q= Q VEYDEĞİL kapısının çıkışı, VEDEĞİL kapısında olduğu gibi iki yöntemle çizilebilir. Önce VEY kapısının çıkışı çizilip daha sonra tersi alınabilir. İkinci yöntemde, VEYDEĞİL kapısında yalnızca tüm girişlerin 0 olması durumunda çıkışın 1 olacağı düşünülerek, önce çıkışın 1 olacağı durumlar çizilir. Daha sonra girişlerin durumlarına bakılmaksızın, kalan kısımlar 0 olarak tamamlanır. Lojik Kapılar ve Lojik Devreler 33

34 6. ÖZELVEY Kapısı (EXOR GTE) Şekil.a da sembolü gözüken ÖZELVEY kapısında, iki giriş ve bir adet çıkış bulunur. u kapıda, doğruluk tablosunda görüleceği üzere giriş değişkenlerinin birbirinin aynısı olduğu durumlarda çıkış 0, giriş değişkenlerinin durumlarının farklı olduğu durumlarda ise çıkış 1 olur. Q='. +.' Q Q= ÖZELVEY kapısı sembolü, doğruluk tablosu, elektriksel eşdeğeri E R Q Lojik Kapılar ve Lojik Devreler 34

35 6. ÖZELVEY Kapısı (EXOR GTE) ÖZELVEY kapısının çıkışı Q= veya Q='+ ' şeklinde yazılabilir. ÖZELVEY kapısı, yaptığı işlem referans alınarak farklılık kapısı olarak ta tanımlanır. ÖZEL VEY kapısına sahip entegrelerin şemaları Şekil de görülmektedir. ÖZELVEY kapısının entegre içerisindeki durumu Lojik Kapılar ve Lojik Devreler 35

36 6. ÖZELVEY Kapısı (EXOR GTE) Üç veya dört girişli ÖZELVEY kapıları, iki girişli ÖZELVEY kapıları kullanılarak oluşturulabilir. Üç veya dört girişli ÖZELVEY kapısında, girişlerdeki 1 değerlerinin sayısı tek ise çıkış 1 olurken, girişlerdeki 1 değerlerinin sayısı çift ise çıkış 0 olur. C y C y C D y C D y İki girişli ÖZELVEY kapıları kullanılarak, üç ve dört girişli ÖZELVEY kapılarının oluşturulması Lojik Kapılar ve Lojik Devreler 36

37 6. ÖZELVEY Kapısı (EXOR GTE) Örnek 13 : ÖZEL VEY kapısını VE, VEY, ve DEĞİL kapıları kullanarak oluşturalım. ÖZEL VEY kapısı ile f=. ı + ı. işlemi gerçekleştirildiğinden, gerekli eşitliği sağlayacak devrenin çizilmesi ile Şekil deki lojik bağlantı oluşur. ÖZEL VEY kapısının VE-VEY-DEĞİL kapıları ile oluşturulması Lojik Kapılar ve Lojik Devreler 37

38 7. ÖZELVEYDEĞİL Kapısı (EXNOR GTE) Yalnızca iki giriş ve bir çıkışa sahip olan ÖZELVEYDEĞİL kapısında; giriş değişkenlerinin aynı değeri alması durumunda çıkış lojik 1, giriş değişkenlerinin farklı değerleri alması durumunda ise çıkış lojik 0 değerini alır. u işlem referans alınarak ÖZELVEYDEĞİL kapısı, eşitlik kapısı olarak adlandırılır. Q=. + '.' Q Q=.* E R Q Lojik Kapılar ve Lojik Devreler 38

39 7. ÖZELVEYDEĞİL Kapısı (EXNOR GTE) ÖZELVEYDEĞİL kapısının çıkış fonksiyonu; Q= veya Q=+'' şeklinde yazılabilir. Şekil e de ÖZEL VEY kapısının entegre devre içerisindeki durumu görülmektedir. ÖZEL VEY kapısının entegre devre içerisindeki durumu Lojik Kapılar ve Lojik Devreler 39

40 7. ÖZELVEYDEĞİL Kapısı (EXNOR GTE) entegresi, üç girişli ÖZELVEY kapısı olarak veya kontrol girişi ile ÖZELVEY / ÖZELVEYDEĞİL kapısı olarak şekillendirilebilecek yapıya sahip bir entegredir entegresinde bulunan 1, 2 ve 4 nolu pinler ÖZELVEY kapısı girişleri olarak kullanılırsa; entegre üç girişli kapı olarak çalışır. ynı şekilde, 4, 5 ve 6 nolu pinlerin giriş olarak kullanılması ile diğer üç girişli ÖZELVEY kapısı elde edilir. 4 ve 12 nolu pinlerin kontrol girişleri olarak kullanılması ile entegre ÖZELVEY kapısı veya ÖZELVEYDEĞİL kapısı olarak şekillendirilebilir. Örnek 14 : ÖZEL VEY DEĞİL kapısını, VE-VEY-DEĞİL kapıları kullanarak oluşturalım. ÖZEL VEY DEĞİL kapısı ile f=. + ı. ı işlemi gerçekleştirildiğinden, ilgili eşitliği sağlayacak devrenin oluşturulması ile Şekil d deki lojik devre oluşur. Lojik Kapılar ve Lojik Devreler 40

41 7. ÖZELVEYDEĞİL Kapısı (EXNOR GTE) entegresinin iç yapısı ve ÖZELVEY / ÖZELVEYDEĞİL kapısı olarak kullanımı Lojik Kapılar ve Lojik Devreler 41

42 8. İki Yönlü nahtar (Transmission Gate) İki yönlü anahtar; lojik fonksiyonları gerçekleştirmede kullanılmasada, lojik tasarımlarda kontrol işlemlerinde kullanılan ve bu nedenle incelenmesi gerekli olan lojik elemandır. Kontrol girişleri adı verilen girişlerin konumlarına göre giriş işaretini çıkışa aktaran veya aktarmayan iki yönlü anahtarda; iki kontrol girişi, bir sinyal giriş ve bir sinyal çıkışı olmak üzere dört bağlantı ucu bulunmaktadır (Şekil a). İki yönlü anahtarda, kontrol girişleri olarak adlandırılan C ve C 1 girişlerinin uygun durumda olması ile; bilgi X ile Y arasında herhangi bir yönde iletilir. C ve C 1 kontrol girişleri uygun durumda değilse, sinyal iletimi olmaz (Şekil d). İki yönlü anahtarın çalışması, Şekil f deki gibi lojik bağlantı ile açıklanabilir. Lojik Kapılar ve Lojik Devreler 42

43 8. İki Yönlü nahtar (Transmission Gate) (a) Klasik sembolü (c) Doğruluk tablosu e) Elektriksel eşdeğeri (b) IEEE sembol (d) nahtar eşdeğeri (f) Lojik eşdeğeri Lojik Kapılar ve Lojik Devreler 43

44 Lojik Kapılar ve Lojik Devreler 44

Lojik Kapılar ve Lojik Devreler (Logic Gates And Logic Circuits)

Lojik Kapılar ve Lojik Devreler (Logic Gates And Logic Circuits) Lojik Kapılar ve Lojik Devreler (Logic Gates nd Logic Circuits) ÖLÜM 5 maçlar Lojik kapıları ve lojik devreleri tanıtmak Temel işlemler olarak VE, VEY ve DEĞİL işlemlerini tanıtıp, temel işlemleri gerçekleştirmek

Detaylı

5. LOJİK KAPILAR (LOGIC GATES)

5. LOJİK KAPILAR (LOGIC GATES) 5. LOJİK KPILR (LOGIC GTES) Dijital (Sayısal) devrelerin tasarımında kullanılan temel devre elemanlarına Lojik kapılar adı verilmektedir. Her lojik kapının bir çıkışı, bir veya birden fazla girişi vardır.

Detaylı

25. Aşağıdaki çıkarma işlemlerini doğrudan çıkarma yöntemi ile yapınız.

25. Aşağıdaki çıkarma işlemlerini doğrudan çıkarma yöntemi ile yapınız. BÖLÜM. Büyüklüklerin genel özellikleri nelerdir? 2. Analog büyüklük, analog işaret, analog sistem ve analog gösterge terimlerini açıklayınız. 3. Analog sisteme etrafınızdaki veya günlük hayatta kullandığınız

Detaylı

DERS NOTLARI. Yard. Doç. Dr. Namık AKÇAY İstanbul Üniversitesi Fen Fakültesi

DERS NOTLARI. Yard. Doç. Dr. Namık AKÇAY İstanbul Üniversitesi Fen Fakültesi DERS NOTLARI Yard. Doç. Dr. Namık AKÇAY İstanbul Üniversitesi Fen Fakültesi DERS-6 28.03.2016 Lojik Kapılar (Gates) Lojik devrelerin en temel elemanı, lojik kapılardır. Kapılar, lojik değişkenlerin değerlerini

Detaylı

Makine Mühendisliği İçin Elektrik-Elektronik Bilgisi. Sayısal Elektronik

Makine Mühendisliği İçin Elektrik-Elektronik Bilgisi. Sayısal Elektronik Makine Mühendisliği İçin Elektrik-Elektronik Bilgisi Sayısal Elektronik Günümüz Elektroniği Analog ve Sayısal olmak üzere iki temel türde incelenebilir. Analog büyüklükler sonsuz sayıda değeri içermesine

Detaylı

SAYISAL UYGULAMALARI DEVRE. Prof. Dr. Hüseyin EKİZ Doç. Dr. Özdemir ÇETİN Arş. Gör. Ziya EKŞİ

SAYISAL UYGULAMALARI DEVRE. Prof. Dr. Hüseyin EKİZ Doç. Dr. Özdemir ÇETİN Arş. Gör. Ziya EKŞİ SAYISAL DEVRE UYGULAMALARI Prof. Dr. Hüseyin EKİZ Doç. Dr. Özdemir ÇETİN Arş. Gör. Ziya EKŞİ İÇİNDEKİLER ŞEKİLLER TABLOSU... vi MALZEME LİSTESİ... viii ENTEGRELER... ix 1. Direnç ve Diyotlarla Yapılan

Detaylı

Bölüm 4 Ardışıl Lojik Devre Deneyleri

Bölüm 4 Ardışıl Lojik Devre Deneyleri Bölüm 4 Ardışıl Lojik Devre Deneyleri DENEY 4-1 Flip-Floplar DENEYİN AMACI 1. Kombinasyonel ve ardışıl lojik devreler arasındaki farkları ve çeşitli bellek birimi uygulamalarını anlamak. 2. Çeşitli flip-flop

Detaylı

VE DEVRELER LOJİK KAPILAR

VE DEVRELER LOJİK KAPILAR ÖLÜM 3 VE DEVELEI LOJIK KPIL VE DEVELE LOJİK KPIL Sayısal devrelerin tasarımında kullanılan temel devre elemanlarına Lojik kapılar adı verilir. ir lojik kapı bir çıkış, bir veya birden fazla giriş hattına

Detaylı

BOOLEAN İŞLEMLERİ Boolean matematiği sayısal sistemlerin analizinde ve anlaşılmasında kullanılan temel sistemdir.

BOOLEAN İŞLEMLERİ Boolean matematiği sayısal sistemlerin analizinde ve anlaşılmasında kullanılan temel sistemdir. BOOLEAN MATEMATİĞİ İngiliz matematikçi George Bole tarafından 1854 yılında geliştirilen BOOLEAN matematiği sayısal devrelerin tasarımında ve analizinde kullanılması 1938 yılında Claude Shanon tarafından

Detaylı

BM217 SAYISAL TASARIM DERSİ LABORATUVAR DENEYLERİ

BM217 SAYISAL TASARIM DERSİ LABORATUVAR DENEYLERİ BİLECİK ŞEYH EDEBALİ ÜNİVERSİTESİ BİLGİSAYAR MÜHENDİSLİĞİ BM217 SAYISAL TASARIM DERSİ LABORATUVAR DENEYLERİ Yrd. Doç. Dr. Emre DANDIL İÇİNDEKİLER ŞEKİLLER TABLOSU... vi MALZEME LİSTESİ... viii ENTEGRELER...

Detaylı

BİLGİSAYAR MİMARİSİ. İkili Kodlama ve Mantık Devreleri. Özer Çelik Matematik-Bilgisayar Bölümü

BİLGİSAYAR MİMARİSİ. İkili Kodlama ve Mantık Devreleri. Özer Çelik Matematik-Bilgisayar Bölümü BİLGİSAYAR MİMARİSİ İkili Kodlama ve Mantık Devreleri Özer Çelik Matematik-Bilgisayar Bölümü Kodlama Kodlama, iki küme elemanları arasında karşılıklığı kesin olarak belirtilen kurallar bütünüdür diye tanımlanabilir.

Detaylı

İnönü Üniversitesi Mühendislik Fakültesi Bilgisayar Mühendisliği Bölümü

İnönü Üniversitesi Mühendislik Fakültesi Bilgisayar Mühendisliği Bölümü İnönü Üniversitesi Mühendislik Fakültesi Bilgisayar Mühendisliği Bölümü 00223 - Mantık Devreleri Tasarımı Laboratuar Föyleri Numara: Ad Soyad: Arş. Grv. Bilal ŞENOL Devre Kurma Alanı Arş. Grv. Bilal ŞENOL

Detaylı

DERS NOTLARI. Yard. Doç. Dr. Namık AKÇAY İstanbul Üniversitesi Fen Fakültesi

DERS NOTLARI. Yard. Doç. Dr. Namık AKÇAY İstanbul Üniversitesi Fen Fakültesi DERS NOTLARI Yard. Doç. Dr. Namık AKÇAY İstanbul Üniversitesi Fen Fakültesi DERS-8 11.05.2016 MULTİVİBRATÖR VE FLİP FLOPLAR Giriş Kare veya dikdörtgen sinyal üreten elektronik devreler Multivibratör olarak

Detaylı

EEM309 SAYISAL ELEKTRONİK LABORATUARI. AND (VE) Kapısı VE kapısı, mantıksal çarpma işlemi yapmaktadır.

EEM309 SAYISAL ELEKTRONİK LABORATUARI. AND (VE) Kapısı VE kapısı, mantıksal çarpma işlemi yapmaktadır. Deney No : 1 Deneyin dı : ojik Kapılar GİRİŞ: EEM309 SIS EEKTRONİK ORTURI ND (VE) Kapısı VE kapısı, mantıksal çarpma işlemi yapmaktadır. amba Şekil 1: VE kapısının sembolü, elektriksel ve transistör eşdeğeri

Detaylı

6. DİJİTAL / ANALOG VE ANALOG /DİJİTAL ÇEVİRİCİLER 1

6. DİJİTAL / ANALOG VE ANALOG /DİJİTAL ÇEVİRİCİLER 1 6. DİJİTAL / ANALOG VE ANALOG /DİJİTAL ÇEVİRİCİLER 1 Günümüzde kullanılan elektronik kontrol üniteleri analog ve dijital elektronik düzenlerinin birleşimi ile gerçekleşir. Gerilim, akım, direnç, frekans,

Detaylı

DERS NOTLARI. Yard. Doç. Dr. Namık AKÇAY İstanbul Üniversitesi Fen Fakültesi

DERS NOTLARI. Yard. Doç. Dr. Namık AKÇAY İstanbul Üniversitesi Fen Fakültesi DERS NOTLARI Yard. Doç. Dr. Namık AKÇAY İstanbul Üniversitesi Fen Fakültesi DERS-3 29.02.2016 Boolean Algebra George Boole (1815-1864) 1854 yılında George Boole tarafından özellikle lojik devrelerde kullanılmak

Detaylı

Yarı İletkenler ve Temel Mantıksal (Lojik) Yapılar. Bilgisayar Mühendisliğine Giriş 1

Yarı İletkenler ve Temel Mantıksal (Lojik) Yapılar. Bilgisayar Mühendisliğine Giriş 1 Yarı İletkenler ve Temel Mantıksal (Lojik) Yapılar Bilgisayar Mühendisliğine Giriş 1 Yarı İletkenler Bilgisayar Mühendisliğine Giriş 2 Elektrik iletkenliği bakımından, iletken ile yalıtkan arasında kalan

Detaylı

Deney 1: Lojik Kapıların Lojik Gerilim Seviyeleri

Deney 1: Lojik Kapıların Lojik Gerilim Seviyeleri eney : Lojik Kapıların Lojik Gerilim Seviyeleri eneyin macı: Lojik kapıların giriş ve çıkış lojik gerilim seviyelerinin ölçülmesi Genel ilgiler: ir giriş ve bir çıkışlı en basit lojik kapı olan EĞİL (NOT)

Detaylı

BÖLÜM 9 (COUNTERS) SAYICILAR SAYISAL ELEKTRONİK. Bu bölümde aşağıdaki konular anlatılacaktır

BÖLÜM 9 (COUNTERS) SAYICILAR SAYISAL ELEKTRONİK. Bu bölümde aşağıdaki konular anlatılacaktır SYISL ELETRONİ ÖLÜM 9 (OUNTERS) SYIILR u bölümde aşağıdaki konular anlatılacaktır Sayıcılarda Mod kavramı senkron sayıcılar senkron yukarı sayıcı (Up counter) senkron aşağı sayıcı (Down counter) senkron

Detaylı

Mantık fonksiyonlarından devre çizimi 6 Çizilmiş bir devrenin mantık fonksiyonunun bulunması

Mantık fonksiyonlarından devre çizimi 6 Çizilmiş bir devrenin mantık fonksiyonunun bulunması DERSİN ADI BÖLÜM PROGRAM DÖNEMİ DERSİN DİLİ DERS KATEGORİSİ ÖN ŞARTLAR SÜRE VE DAĞILIMI KREDİ DERSİN AMACI ÖĞRENME ÇIKTILARI VE YETERLİKLER DERSİN İÇERİĞİ VE DAĞILIMI (MODÜLLER VE HAFTALARA GÖRE DAĞILIMI)

Detaylı

18. FLİP FLOP LAR (FLIP FLOPS)

18. FLİP FLOP LAR (FLIP FLOPS) 18. FLİP FLOP LAR (FLIP FLOPS) Flip Flop lar iki kararlı elektriksel duruma sahip olan elektronik devrelerdir. Devrenin girişlerine uygulanan işarete göre çıkış bir kararlı durumdan diğer (ikinci) kararlı

Detaylı

ENTEGRELER (Integrated Circuits, IC) Entegre nedir, nerelerde kullanılır?...

ENTEGRELER (Integrated Circuits, IC) Entegre nedir, nerelerde kullanılır?... ENTEGRELER (Integrated Circuits, IC) Entegre nedir, nerelerde kullanılır?... İçerik Düzeni Entegre Tanımı Entegre Seviyeleri Lojik Aileler Datasheet Okuma ENTEGRE TANIMI Entegreler(IC) chip adı da verilen,

Detaylı

SAYICILAR. Tetikleme işaretlerinin Sayma yönüne göre Sayma kodlanmasına göre uygulanışına göre. Şekil 52. Sayıcıların Sınıflandırılması

SAYICILAR. Tetikleme işaretlerinin Sayma yönüne göre Sayma kodlanmasına göre uygulanışına göre. Şekil 52. Sayıcıların Sınıflandırılması 25. Sayıcı Devreleri Giriş darbelerine bağlı olarak belirli bir durum dizisini tekrarlayan lojik devreler, sayıcı olarak adlandırılır. Çok değişik alanlarda kullanılan sayıcı devreleri, FF lerin uygun

Detaylı

DENEY 1. 7408 in lojik iç şeması: Sekil 2

DENEY 1. 7408 in lojik iç şeması: Sekil 2 DENEY 1 AMAÇ: VE Kapılarının (AND Gates) çalısma prensibinin kavranması. Çıkıs olarak led kullanılacaktır. Kullanılacak devre elemanları: Anahtarlar (switches), 100 ohm ve 1k lık dirençler, 7408 entegre

Detaylı

BÖLÜM 8 MANDAL(LATCH) VE FLİP-FLOPLAR SAYISAL ELEKTRONİK. Bu bölümde aşağıdaki konular anlatılacaktır

BÖLÜM 8 MANDAL(LATCH) VE FLİP-FLOPLAR SAYISAL ELEKTRONİK. Bu bölümde aşağıdaki konular anlatılacaktır AYIAL ELETONİ BÖLÜM 8 MANAL(LATCH) VE FLİP-FLOPLA Bu bölümde aşağıdaki konular anlatılacaktır Mandallar(Latches),- Mandalı, Mandalı ontak sıçramasının mandallar yardımı ile engellenmesi Flip-Floplar,-

Detaylı

TURGUT ÖZAL ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ MANTIK DEVRELERİ LABORATUARI. Deney 5 Flip Flop Devreleri

TURGUT ÖZAL ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ MANTIK DEVRELERİ LABORATUARI. Deney 5 Flip Flop Devreleri TURGUT ÖZAL ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ MANTIK DEVRELERİ LABORATUARI Deney 5 Flip Flop Devreleri Öğrenci Adı & Soyadı: Numarası: 1. Flip Flop Devresi ve VEYADEĞİL

Detaylı

LABORATUVAR DENEYLERİ

LABORATUVAR DENEYLERİ LORTUVR DENEYLERİ. Mantıksal Tasarım ve Uygulamaları dersinde aşağıdaki takvime göre laboratuvar yapılacaktır. Deney No Öğretim Üyesi I. Öğretim II. Öğretim Deney,,, 4, 5 Prof.Dr. Nevcihan DURU ralık 5

Detaylı

DENEY FÖYÜ8: Lojik Kapıların Elektriksel Gerçeklenmesi

DENEY FÖYÜ8: Lojik Kapıların Elektriksel Gerçeklenmesi DENEY FÖYÜ8: Lojik Kapıların Elektriksel Gerçeklenmesi Deneyin Amacı: Temel kapı devrelerinin incelenmesi, deneysel olarak kapıların gerçeklenmesi ve doğruluk tablolarının elde edilmesidir. Deney Malzemeleri:

Detaylı

Mantık Devreleri Laboratuarı

Mantık Devreleri Laboratuarı 2013 2014 Mantık Devreleri Laboratuarı Ders Sorumlusu: Prof. Dr. Mehmet AKBABA Laboratuar Sorumlusu: Emrullah SONUÇ İÇİNDEKİLER Deney 1: 'DEĞİL', 'VE', 'VEYA', 'VE DEĞİL', 'VEYA DEĞİL' KAPILARI... 3 1.0.

Detaylı

LOJİK İFADENİN VE-DEĞİL VEYA VEYA-DEĞİL LOJİK DİYAGRAMLARINA DÖNÜŞTÜRÜLMESİ

LOJİK İFADENİN VE-DEĞİL VEYA VEYA-DEĞİL LOJİK DİYAGRAMLARINA DÖNÜŞTÜRÜLMESİ LOJİK İFADENİN VE-DEĞİL VEYA VEYA-DEĞİL LOJİK DİYAGRAMLARINA DÖNÜŞTÜRÜLMESİ Sayısal tasarımcılar tasarladıkları devrelerde çoğu zaman VE-Değil yada VEYA-Değil kapılarını, VE yada VEYA kapılarından daha

Detaylı

SAYISAL DEVRE TASARIMI LABORATUVARI DENEY 1: TEMEL LOJİK KAPI KARAKTERİSTİKLERİNİN ÖLÇÜMÜ

SAYISAL DEVRE TASARIMI LABORATUVARI DENEY 1: TEMEL LOJİK KAPI KARAKTERİSTİKLERİNİN ÖLÇÜMÜ SAYISAL DEVRE TASARIMI LABORATUVARI DENEY 1: TEMEL LOJİK KAPI KARAKTERİSTİKLERİNİN ÖLÇÜMÜ DENEYİN AMACI 1. Temel lojik kapı sembollerini ve karakteristiklerini anlamak. GENEL BİLGİLER TTL kapıların karakteristikleri,

Detaylı

LABORATUVAR DENEYLERİ

LABORATUVAR DENEYLERİ LORTUVR DENEYLERİ. Mantıksal Tasarım ve Uygulamaları dersinde aşağıdaki takvime göre laboratuvar yapılacaktır. Deney No Öğretim Üyesi I. Öğretim II. Öğretim Deney,, Prof.Dr. Nevcihan DURU 5 Ekim 6 6:-6:5

Detaylı

(Boolean Algebra and Logic Simplification) Amaçlar Lojik sistemlerin temeli olarak Booleron Matematiğini tanıtmak

(Boolean Algebra and Logic Simplification) Amaçlar Lojik sistemlerin temeli olarak Booleron Matematiğini tanıtmak Boolean Kuralları ve Lojik İfadelerin Sadeleştirilmesi BÖLÜM 4 (Boolean lgebra and Logic Simplification) maçlar Lojik sistemlerin temeli olarak Booleron Matematiğini tanıtmak Başlıklar Booleron Kurallarını

Detaylı

1. Direnç değeri okunurken mavi renginin sayısal değeri nedir? a) 4 b) 5 c) 1 d) 6 2. Direnç değeri okunurken altın renginin tolerans değeri kaçtır?

1. Direnç değeri okunurken mavi renginin sayısal değeri nedir? a) 4 b) 5 c) 1 d) 6 2. Direnç değeri okunurken altın renginin tolerans değeri kaçtır? 1. Direnç değeri okunurken mavi renginin sayısal değeri nedir? a) 4 b) 5 c) 1 d) 6 2. Direnç değeri okunurken altın renginin tolerans değeri kaçtır? a) Yüzde 10 b) Yüzde 5 c) Yüzde 1 d) Yüzde 20 3. Direnç

Detaylı

1. Sayıcıların çalışma prensiplerini ve JK flip-floplarla nasıl gerçekleştirileceğini anlamak. 2. Asenkron ve senkron sayıcıları incelemek.

1. Sayıcıların çalışma prensiplerini ve JK flip-floplarla nasıl gerçekleştirileceğini anlamak. 2. Asenkron ve senkron sayıcıları incelemek. DENEY 7-2 Sayıcılar DENEYİN AMACI 1. Sayıcıların çalışma prensiplerini ve JK flip-floplarla nasıl gerçekleştirileceğini anlamak. 2. Asenkron ve senkron sayıcıları incelemek. GENEL BİLGİLER Sayıcılar, flip-floplar

Detaylı

DENEY #1 LOJİK KAPILAR. Lojik kapılarının doğruluk tablosunu oluşturmak

DENEY #1 LOJİK KAPILAR. Lojik kapılarının doğruluk tablosunu oluşturmak DENEY #1 LOJİK KAPILAR Deneyin Amacı : Lojik kapılarının doğruluk tablosunu oluşturmak Kullanılan Alet ve Malzemeler: 1) DC Güç Kaynağı 2) Switch ve LED 3) Çeşitli Değerlerde Dirençler ve bağlantı kabloları

Detaylı

1. Temel lojik kapıların sembollerini ve karakteristiklerini anlamak. 2. Temel lojik kapıların karakteristiklerini ölçmek.

1. Temel lojik kapıların sembollerini ve karakteristiklerini anlamak. 2. Temel lojik kapıların karakteristiklerini ölçmek. DENEY Temel Lojik Kapıların Karakteristikleri DENEYİN AMACI. Temel lojik kapıların sembollerini ve karakteristiklerini anlamak.. Temel lojik kapıların karakteristiklerini ölçmek. GENEL İLGİLER Temel lojik

Detaylı

OP-AMP UYGULAMA ÖRNEKLERİ

OP-AMP UYGULAMA ÖRNEKLERİ OP-AMP UYGULAMA ÖRNEKLERİ TOPLAR OP-AMP ÖRNEĞİ GERİLİM İZLEYİCİ Eşdeğer devresinden görüldüğü gibi Vo = Vi 'dir. Emiter izleyici devreye çok benzer. Bu devrenin giriş empedansı yüksek, çıkış empedansı

Detaylı

ELK2016 SAYISAL TASARIM DERSİ LABORATUVARI DENEY NO: 2

ELK2016 SAYISAL TASARIM DERSİ LABORATUVARI DENEY NO: 2 ELK2016 SAYISAL TASARIM DERSİ LABORATUVARI DENEY NO: 2 DENEYİN ADI: LOJİK FONKSİYONLARIN SADECE TEK TİP KAPILARLA (SADECE NAND (VEDEĞİL), SADECE NOR (VEYADEĞİL)) GERÇEKLENMESİ VE ARİTMETİK İŞLEM DEVRELERİ

Detaylı

1 ELEKTRONİK KAVRAMLAR

1 ELEKTRONİK KAVRAMLAR İÇİNDEKİLER VII İÇİNDEKİLER 1 ELEKTRONİK KAVRAMLAR 1 Giriş 1 Atomun Yapısı, İletkenler ve Yarı İletkenler 2 Atomun Yapısı 2 İletkenler 3 Yarı İletkenler 5 Sayısal Değerler (I/O) 8 Dalga Şekilleri 9 Kare

Detaylı

Bölüm 4 Ardışıl Lojik Devre Deneyleri

Bölüm 4 Ardışıl Lojik Devre Deneyleri Bölüm 4 Ardışıl Lojik Devre Deneyleri DENEY 4-1 Flip-Floplar DENEYİN AMACI 1. Kombinasyonel ve ardışıl lojik devreler arasındaki farkları ve çeşitli bellek birimi uygulamalarını anlamak. 2. Çeşitli flip-flop

Detaylı

1. DENEY-1: DİYOT UYGULAMALARI

1. DENEY-1: DİYOT UYGULAMALARI . DENEY-: DİYOT UYGULAMALARI Deneyin Amacı: Diyotun devrede kullanımı.. DC ileri/geri Öngerilim Diyot Devreleri: Şekil. deki devreyi kurunuz. Devreye E = +5V DC gerilim uygulayınız. Devrenin çıkış gerilimini

Detaylı

Temel Mantık Kapıları

Temel Mantık Kapıları Temel Mantık Kapıları Tüm okurlara mutlu ve sağlıklı bir yeni yıl diliyorum. Bu ay, bu güne kadar oynadığımız lojik değerleri, mantık kapıları ile kontrol etmeyi öğreneceğiz. Konuya girmeden önce, henüz

Detaylı

Boolean Kuralları ve Lojik İfadelerin Sadeleştirilmesi (Boolean Algebra and Logic Simplification)

Boolean Kuralları ve Lojik İfadelerin Sadeleştirilmesi (Boolean Algebra and Logic Simplification) BSE 207 Mantık Devreleri Boolean Kuralları ve Lojik İfadelerin Sadeleştirilmesi (Boolean Algebra and Logic Simplification) Sakarya Üniversitesi Amaçlar Lojik sistemlerin temeli olarak Booleron Matematiğini

Detaylı

Açık Çevrim Kontrol Açık Çevrim Kontrol

Açık Çevrim Kontrol Açık Çevrim Kontrol Açık Çevrim Kontrol Açık Çevrim Kontrol Açık çevrim kontrol ileri kontrol prosesi olarak da ifade edilebilir. Yandaki şekilde açık çevrim oda sıcaklık kontrolü yapılmaktadır. Burada referans olarak dışarı

Detaylı

DENEY 2-1 VEYA DEĞİL Kapı Devresi

DENEY 2-1 VEYA DEĞİL Kapı Devresi DENEY 2-1 VEYA DEĞİL Kapı Devresi DENEYİN AMACI 1. VEYA DEĞİL kapıları ile diğer lojik kapıların nasıl gerçekleştirildiğini anlamak. GENEL BİLGİLER VEYA DEĞİL kapısının sembolü, Şekil 2-1 de gösterilmiştir.

Detaylı

BLM 221 MANTIK DEVRELERİ

BLM 221 MANTIK DEVRELERİ 8. HAFTA BLM 221 MANTIK DEVRELERİ Prof Dr Mehmet AKBABA mehmetakbaba@karabuk.edu.tr Temel Kavramlar MULTIPLEXERS (VERİ SEÇİCİLER), ÜÇ DURUMLU BUFFERS, DECODERS (KOD ÇÖZÜCÜLER) BELLEK ELEMANLARI 2 8.2.

Detaylı

BÖLÜM - 5 KARNOUGH HARITALARI

BÖLÜM - 5 KARNOUGH HARITALARI ÖLÜM - 5 KRNOUGH HRITLRI KRNOUGH HRITLRI oolean fonksiyonlarını teoremler,kurallar ve özdeşlikler yardımı ile indirgeyebileceğimizi bir önceki bölümde gördük. ncak yapılan bu sadeleştirme işleminde birbirini

Detaylı

4. Sunum: AC Kalıcı Durum Analizi. Kaynak: Temel Mühendislik Devre Analizi, J. David IRWIN-R. Mark NELMS, Nobel Akademik Yayıncılık

4. Sunum: AC Kalıcı Durum Analizi. Kaynak: Temel Mühendislik Devre Analizi, J. David IRWIN-R. Mark NELMS, Nobel Akademik Yayıncılık 4. Sunum: AC Kalıcı Durum Analizi Kaynak: Temel Mühendislik Devre Analizi, J. David IRWIN-R. Mark NELMS, Nobel Akademik Yayıncılık 1 Giriş Aşağıdaki şekillere ve ifadelere bakalım ve daha önceki derslerimizden

Detaylı

EEM 202 DENEY 9 Ad&Soyad: No: RC DEVRELERİ-II DEĞİŞKEN BİR FREKANSTA RC DEVRELERİ (FİLTRELER)

EEM 202 DENEY 9 Ad&Soyad: No: RC DEVRELERİ-II DEĞİŞKEN BİR FREKANSTA RC DEVRELERİ (FİLTRELER) EEM 0 DENEY 9 Ad&oyad: R DEVRELERİ-II DEĞİŞKEN BİR FREKANTA R DEVRELERİ (FİLTRELER) 9. Amaçlar Değişken frekansta R devreleri: Kazanç ve faz karakteristikleri Alçak-Geçiren filtre Yüksek-Geçiren filtre

Detaylı

SAYISAL MANTIK LAB. PROJELERİ

SAYISAL MANTIK LAB. PROJELERİ 1. 8 bitlik Okunur Yazılır Bellek (RAM) Her biri ayrı adreslenmiş 8 adet D tipi flip-flop kullanılabilir. RAM'lerde okuma ve yazma işlemleri CS (Chip Select), RD (Read), WR (Write) kontrol sinyalleri ile

Detaylı

Çukurova Üniversitesi Biyomedikal Mühendisliği

Çukurova Üniversitesi Biyomedikal Mühendisliği Çukurova Üniversitesi Biyomedikal Mühendisliği BMM212 Elektronik-1 Laboratuvarı Deney Föyü Deney#8 Alan Etkili Transistör (FET) Karakteristikleri Doç. Dr. Mutlu AVCI Arş. Gör. Mustafa İSTANBULLU ADANA,

Detaylı

DENEY 6: FLİP-FLOP (BELLEK) DEVRESİ UYGULAMALARI

DENEY 6: FLİP-FLOP (BELLEK) DEVRESİ UYGULAMALARI DENEY 6: FLİP-FLOP (BELLEK) DEVRESİ UYGULAMALARI Deneyin Amaçları Flip-floplara aģina olmak. DeğiĢik tipte Flip-Flop devrelerin gerçekleģtirilmesi ve tetikleme biçimlerini kavramak. ArdıĢık mantık devrelerinin

Detaylı

DENEY 1a- Kod Çözücü Devreler

DENEY 1a- Kod Çözücü Devreler DENEY 1a- Kod Çözücü Devreler DENEYİN AMACI 1. Kod çözücü devrelerin çalışma prensibini anlamak. GENEL BİLGİLER Kod çözücü, belirli bir ikili sayı yada kelimenin varlığını belirlemek için kullanılan lojik

Detaylı

T.C. ERCİYES ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ MEKATRONİK MÜHENDİSLİĞİ BÖLÜMÜ ELEKTRONİK SİSTEMLER LABORATUVARI 1

T.C. ERCİYES ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ MEKATRONİK MÜHENDİSLİĞİ BÖLÜMÜ ELEKTRONİK SİSTEMLER LABORATUVARI 1 T.C. ERCİYES ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ MEKATRONİK MÜHENDİSLİĞİ BÖLÜMÜ ELEKTRONİK SİSTEMLER LABORATUVARI 1 TEMEL LOJİK ELEMANLAR VE UYGULAMALARI DENEY SORUMLUSU Arş. Gör. Erdem ARSLAN Arş. Gör.

Detaylı

Sabit Gerilim Regülatörü Kullanarak Ayarlanabilir Güç Kaynağı

Sabit Gerilim Regülatörü Kullanarak Ayarlanabilir Güç Kaynağı Sabit Gerilim Regülatörü Kullanarak Ayarlanabilir Güç Kaynağı Sabit değerli pozitif gerilim regülatörleri basit bir şekilde iki adet direnç ilavesiyle ayarlanabilir gerilim kaynaklarına dönüştürülebilir.

Detaylı

LOJİK DEVRELER-I IV. HAFTA DENEY FÖYÜ

LOJİK DEVRELER-I IV. HAFTA DENEY FÖYÜ LOJİK DEVRELER-I IV. HAFTA DENEY FÖYÜ 4 Bitlik İki Sayının Tam Toplayıcı Entegresi ile Toplama Ve Çıkarma İşlemlerinin Yapılması Ve Sonucu Segment Display'de Gösteren Devrenin Tasarlanması Deneyin Amacı:

Detaylı

EEM211 ELEKTRİK DEVRELERİ-I

EEM211 ELEKTRİK DEVRELERİ-I EEM211 ELEKTRİK DEVRELERİ-I Prof. Dr. Selçuk YILDIRIM Siirt Üniversitesi Elektrik-Elektronik Mühendisliği Kaynak (Ders Kitabı): Fundamentals of Electric Circuits Charles K. Alexander Matthew N.O. Sadiku

Detaylı

ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ SAYISAL TASARIM LABORATUVARI DENEY 6 ANALOG/DİGİTAL DÖNÜŞTÜRÜCÜ. Grup Numara Ad Soyad RAPORU HAZIRLAYAN:

ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ SAYISAL TASARIM LABORATUVARI DENEY 6 ANALOG/DİGİTAL DÖNÜŞTÜRÜCÜ. Grup Numara Ad Soyad RAPORU HAZIRLAYAN: ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ SAYISAL TASARIM LABORATUVARI DENEY 6 ANALOG/DİGİTAL DÖNÜŞTÜRÜCÜ DENEYİ YAPANLAR Grup Numara Ad Soyad RAPORU HAZIRLAYAN: Deneyin Yapılış Tarihi Raporun Geleceği Tarih Raporun

Detaylı

MİNTERİM VE MAXİTERİM

MİNTERİM VE MAXİTERİM MİNTERİM VE MAXİTERİM İkili bir değişken Boolean ifadesi olarak değişkenin kendisi (A) veya değişkenin değili ( A ) şeklinde gösterilebilir. VE kapısına uygulanan A ve B değişkenlerinin iki şekilde Boolean

Detaylı

Şekil XNOR Kapısı ve doğruluk tablosu

Şekil XNOR Kapısı ve doğruluk tablosu DENEY 2: KARŞILAŞTIRICILAR Deneyin Amaçları KarĢılaĢtırıcıların kavramını, içeriğini ve mantığını öğrenmek. Ġki bir karģılaģtırıcı uygulaması yaparak sonuçları deneysel olarak doğrulamak. Deney Malzemeleri

Detaylı

Fatih Üniversitesi Elektrik ve Elektronik Mühendisliği Bölümü EEM 316 Haberleşme I LAB SINAVI DARBE GENLİK MODÜLASYONU (PWM)

Fatih Üniversitesi Elektrik ve Elektronik Mühendisliği Bölümü EEM 316 Haberleşme I LAB SINAVI DARBE GENLİK MODÜLASYONU (PWM) Fatih Üniversitesi Elektrik ve Elektronik Mühendisliği Bölümü EEM 316 Haberleşme I LAB SINAVI DARBE GENLİK MODÜLASYONU (PWM) 9.1 Amaçlar 1. µa741 ile PWM modülatör kurulması. 2. LM555 in çalışma prensiplerinin

Detaylı

İşlemsel Yükselteçler

İşlemsel Yükselteçler İşlemsel Yükselteçler Bölüm 5. 5.1. Giriş İşlemsel yükselteçler aktif devre elemanlarıdır. Devrede gerilin kontrollü gerilim kaynağı gibi çalışırlar. İşlemsel yükselteçler sinyalleri toplama, çıkarma,

Detaylı

Fatih University- Faculty of Engineering- Electric and Electronic Dept.

Fatih University- Faculty of Engineering- Electric and Electronic Dept. Dijital Devre Tasarımı EEE122 A Ref. Morris MANO & Michael D. CILETTI DIGITAL DESIGN 4 th edition Fatih University- Faculty of Engineering- Electric and Electronic Dept. Chapter 3 Boole Fonksiyon Sadeleştirmesi

Detaylı

EEM211 ELEKTRİK DEVRELERİ-I

EEM211 ELEKTRİK DEVRELERİ-I EEM211 ELEKTRİK DEVRELERİ-I Prof. Dr. Selçuk YILDIRIM Siirt Üniversitesi Elektrik-Elektronik Mühendisliği Kaynak (Ders Kitabı): Fundamentals of Electric Circuits Charles K. Alexander Matthew N.O. Sadiku

Detaylı

LOJİK DEVRELER-I IV. HAFTA DENEY FÖYÜ

LOJİK DEVRELER-I IV. HAFTA DENEY FÖYÜ LOJİK DEVRELER-I IV. HAFTA DENEY FÖYÜ 4 Bitlik İki Sayının Tam Toplayıcı Entegresi ile Toplama Ve Çıkarma İşlemlerinin Yapılması Ve Sonucu Segment Display'de Gösteren Devrenin Tasarlanması Deneyin Amacı:

Detaylı

DÜZCE ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ TEMEL HABERLEŞME SİSTEMLERİ TEORİK VE UYGULAMA LABORATUVARI 1.

DÜZCE ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ TEMEL HABERLEŞME SİSTEMLERİ TEORİK VE UYGULAMA LABORATUVARI 1. DÜZCE ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ TEMEL HABERLEŞME SİSTEMLERİ TEORİK VE UYGULAMA LABORATUVARI 1. DENEY GENLİK MODÜLASYONUNUN İNCELENMESİ-1 Arş. Gör. Osman

Detaylı

ELEKTRİK ENERJİ SİSTEMLERİNDE OLUŞAN HARMONİKLERİN FİLTRELENMESİNİN BİLGİSAYAR DESTEKLİ MODELLENMESİ VE SİMÜLASYONU

ELEKTRİK ENERJİ SİSTEMLERİNDE OLUŞAN HARMONİKLERİN FİLTRELENMESİNİN BİLGİSAYAR DESTEKLİ MODELLENMESİ VE SİMÜLASYONU T.C. MARMARA ÜNİVERSİTESİ FEN BİLİMLERİ ENSTİTÜSÜ ELEKTRİK ENERJİ SİSTEMLERİNDE OLUŞAN HARMONİKLERİN FİLTRELENMESİNİN BİLGİSAYAR DESTEKLİ MODELLENMESİ VE SİMÜLASYONU Mehmet SUCU (Teknik Öğretmen, BSc.)

Detaylı

Mekatronik Mühendisliği Lab1 (Elektrik-Elektronik) Transformatörün İncelenmesi

Mekatronik Mühendisliği Lab1 (Elektrik-Elektronik) Transformatörün İncelenmesi YILDIZ TEKNİK ÜNİVERSİTESİ MAKİNA FAKÜLTESİ MEKATRONİK MÜHENDİSLİĞİ BÖLÜMÜ ELEKTRİK-ELEKTRONİK LABORATUARI (LAB I) DENEY 4 Deney Adı: Transformatörün İncelenmesi Öğretim Üyesi: Yard. Doç. Dr. Erhan AKDOĞAN

Detaylı

Çukurova Üniversitesi Biyomedikal Mühendisliği

Çukurova Üniversitesi Biyomedikal Mühendisliği Çukurova Üniversitesi Biyomedikal Mühendisliği BMM309 Elektronik-2 Laboratuarı Deney Föyü Deney#6 İşlemsel Kuvvetlendiriciler (OP-AMP) - 2 Doç. Dr. Mutlu AVCI Arş. Gör. Mustafa İSTANBULLU ADANA, 2015 DENEY

Detaylı

DENEY-6 LOJİK KAPILAR VE İKİLİ DEVRELER

DENEY-6 LOJİK KAPILAR VE İKİLİ DEVRELER DENEY-6 LOJİK KAPILAR VE İKİLİ DEVRELER DENEYİN AMACI: Bu deneyde temel lojik kapılar incelenecek; çift kararlı ve tek kararlı ikili devrelerin çalışma prensipleri gözlemlenecektir. ÖN HAZIRLIK Temel lojik

Detaylı

DENEY 3-1 Kodlayıcı Devreler

DENEY 3-1 Kodlayıcı Devreler DENEY 3-1 Kodlayıcı Devreler DENEYİN AMACI 1. Kodlayıcı devrelerin çalışma prensibini anlamak. GENEL BİLGİLER Kodlayıcı, bir ya da daha fazla girişi alıp, belirli bir çıkış kodu üreten kombinasyonel bir

Detaylı

Şekil 6.1 Faz çeviren toplama devresi

Şekil 6.1 Faz çeviren toplama devresi 23 Deney Adı : İşlemsel Kuvvetlendiricinin Temel Devreleri Deney No : 6 Deneyin Amacı : İşlemsel kuvvetlendiricilerle en ok kullanılan devreleri gerekleştirmek, fonksiyonlarını belirlemek Deneyle İlgili

Detaylı

Bu deneyde lab cihazlarının kullanımı için 4 uygulama yapılacaktır.

Bu deneyde lab cihazlarının kullanımı için 4 uygulama yapılacaktır. Bu deneyde lab cihazlarının kullanımı için 4 uygulama yapılacaktır. Uygulama -1: Dirençlerin Seri Bağlanması Uygulama -2: Dirençlerin Paralel Bağlanması Uygulama -3: Dirençlerin Karma Bağlanması Uygulama

Detaylı

DENEY 21 IC Zamanlayıcı Devre

DENEY 21 IC Zamanlayıcı Devre DENEY 21 IC Zamanlayıcı Devre DENEYİN AMACI 1. IC zamanlayıcı NE555 in çalışmasını öğrenmek. 2. 555 multivibratörlerinin çalışma ve yapılarını öğrenmek. 3. IC zamanlayıcı anahtar devresi yapmak. GİRİŞ

Detaylı

Çukurova Üniversitesi Biyomedikal Mühendisliği

Çukurova Üniversitesi Biyomedikal Mühendisliği Çukurova Üniversitesi Biyomedikal Mühendisliği BMM212 Elektronik-1 Laboratuvarı Deney Föyü Deney#9 Alan Etkili Transistörlü Kuvvetlendiriciler Doç. Dr. Mutlu AVCI Arş. Gör. Mustafa İSTANBULLU ADANA, 2015

Detaylı

TRANSİSTÖRLERİN KUTUPLANMASI

TRANSİSTÖRLERİN KUTUPLANMASI DNY NO: 7 TANSİSTÖLİN KUTUPLANMAS ipolar transistörlerin dc eşdeğer modellerini incelemek, transistörlerin kutuplama şekillerini göstermek ve pratik olarak transistörlü devrelerde ölçüm yapmak. - KUAMSAL

Detaylı

Deney 2: Lojik Devre Analizi

Deney 2: Lojik Devre Analizi eney : Lojik evre nalizi Genel ilgiler: u deneyde, SSI (Small Scale Integration: Küçük Ölçekte Tümleştirme, - kapı) devreler kullanılarak, lojik kapıların, oole fonksiyonlarının, oole ebri aksiyom ve teoremlerinin

Detaylı

HARRAN ÜNİVERSİTESİ BİLGİSAYAR MÜHENDİSLİĞİ BÖLÜMÜ

HARRAN ÜNİVERSİTESİ BİLGİSAYAR MÜHENDİSLİĞİ BÖLÜMÜ HARRAN ÜNİVERSİTESİ BİLGİSAYAR MÜHENDİSLİĞİ BÖLÜMÜ SAYISAL MANTIK TEMELLERİ LABORATUARI DENEY FÖYLERİ KİTAPÇIĞI Sayfa 0 İçindekiler Laboratuarda Uyulması Gereken Kurallar... 2 Deneylerde Kullanılacak Ekipmanların

Detaylı

açık olduğu bir anahtar gibi davranır. Kesim durumu genellikle baz ile emetör arasına VBE uygulanması ile sağlanır, ancak 0.

açık olduğu bir anahtar gibi davranır. Kesim durumu genellikle baz ile emetör arasına VBE uygulanması ile sağlanır, ancak 0. Karadeniz Teknik Üniversitesi Mühendislik Fakültesi Bilgisayar Mühendisliği Bölümü Sayısal Elektronik Laboratuarı LOJİK KAPILAR. Genel Tanıtım Sayısal bilgileri işleyecek şekilde tasarlanmış tümleşik devrelere

Detaylı

KARABÜK ÜNİVERSİTESİ Öğretim Üyesi: Doç.Dr. Tamila ANUTGAN 1

KARABÜK ÜNİVERSİTESİ Öğretim Üyesi: Doç.Dr. Tamila ANUTGAN 1 KARABÜK ÜNİVERSİTESİ Öğretim Üyesi: Doç.Dr. Tamila ANUTGAN 1 Bu bölüm, çeşitli şekillerde birbirlerine bağlanmış bataryalar, dirençlerden oluşan bazı basit devrelerin incelenmesi ile ilgilidir. Bu tür

Detaylı

BÖLÜM 2 8051 Mikrodenetleyicisine Giriş

BÖLÜM 2 8051 Mikrodenetleyicisine Giriş C ile 8051 Mikrodenetleyici Uygulamaları BÖLÜM 2 8051 Mikrodenetleyicisine Giriş Amaçlar 8051 mikrodenetleyicisinin tarihi gelişimini açıklamak 8051 mikrodenetleyicisinin mimari yapısını kavramak 8051

Detaylı

Şekil-1. Doğru ve Alternatif Akım dalga şekilleri

Şekil-1. Doğru ve Alternatif Akım dalga şekilleri 2. Alternatif Akım =AC (Alternating Current) Değeri ve yönü zamana göre belirli bir düzen içerisinde değişen akıma AC denir. En çok bilinen AC dalga biçimi Sinüs dalgasıdır. Bununla birlikte farklı uygulamalarda

Detaylı

Boole Cebri. (Boolean Algebra)

Boole Cebri. (Boolean Algebra) Boole Cebri (Boolean Algebra) 3 temel işlem bulunmaktadır: Boole Cebri İşlemleri İşlem: VE (AND) VEYA (OR) TÜMLEME (NOT) İfadesi: xy, x y x + y x Doğruluk tablosu: x y xy 0 0 0 x y x+y 0 0 0 x x 0 1 0

Detaylı

1. Diyot Çeşitleri ve Yapıları 1.1 Giriş 1.2 Zener Diyotlar 1.3 Işık Yayan Diyotlar (LED) 1.4 Fotodiyotlar. Konunun Özeti

1. Diyot Çeşitleri ve Yapıları 1.1 Giriş 1.2 Zener Diyotlar 1.3 Işık Yayan Diyotlar (LED) 1.4 Fotodiyotlar. Konunun Özeti Elektronik Devreler 1. Diyot Çeşitleri ve Yapıları 1.1 Giriş 1.2 Zener Diyotlar 1.3 Işık Yayan Diyotlar (LED) 1.4 Fotodiyotlar Konunun Özeti * Diyotlar yapım tekniğine bağlı olarak; Nokta temaslı diyotlar,

Detaylı

DENEY 2-5 Karşılaştırıcı Devre

DENEY 2-5 Karşılaştırıcı Devre DENEY 2-5 Karşılaştırıcı Devre DENEYİN AMACI 1. Dijital karşılaştırıcıların çalışma prensiplerini ve yapısını anlamak. GENEL BİLGİLER Bir karşılaştırma yapabilmek için en az iki sayı gereklidir. En basit

Detaylı

BÖLÜM 6. Karnaugh (Karno) Haritaları. (Karnaugh Maps) Amaçlar. Başlıklar

BÖLÜM 6. Karnaugh (Karno) Haritaları. (Karnaugh Maps) Amaçlar. Başlıklar Karnaugh (Karno) Haritaları ÖLÜM 6 (Karnaugh Maps) maçlar Lojik eşitliklerin sadeleştirilmesinde kullanılan Karnaugh Haritası yönteminin tanıtılması İki-üç-dört değişkenli Karnaugh Haritalarının hücrelerin

Detaylı

Teorik Bilgi DENEY 7: ASENKRON VE SENKRON SAYICILAR

Teorik Bilgi DENEY 7: ASENKRON VE SENKRON SAYICILAR DENEY 7: ASENKRON VE SENKRON SAYICILAR Deneyin Amaçları Asenkron ve senkron sayıcı devre yapılarının öğrenilmesi ve deneysel olarak yapılması Deney Malzemeleri 74LS08 Ve Kapı Entegresi (1 Adet) 74LS76

Detaylı

(I) şimdiki. durum (S) belleği. saat. girşi

(I) şimdiki. durum (S) belleği. saat. girşi ers Notlarının Creative Commons lisansı Feza BUZLUCA ya aittir. Lisans: http://creativecommons.org/licenses/by-nc-nd/3.0/ Eşzamanlı (Senkron) Ardışıl evreler (Synchronous Sequential Circuits) Ardışıl (sequential)

Detaylı

Tek kararlı(monostable) multivibratör devresi

Tek kararlı(monostable) multivibratör devresi Tek kararlı(monostable) multivibratör devresi Malzeme listesi: Güç kaynağı: 12V dc Transistör: 2xBC237 LED: 2x5 mm standart led Direnç: 2x330 Ω, 10 K, 100 K Kondansatör: 100μF, 1000μF Şekildeki tek kararlı

Detaylı

SAYISAL İŞARET İŞLEME LABORATUARI LAB 5: SONSUZ DÜRTÜ YANITLI (IIR) FİLTRELER

SAYISAL İŞARET İŞLEME LABORATUARI LAB 5: SONSUZ DÜRTÜ YANITLI (IIR) FİLTRELER SAYISAL İŞARET İŞLEME LABORATUARI LAB 5: SONSUZ DÜRTÜ YANITLI (IIR) FİLTRELER Bu bölümde aşağıdaki başlıklar ele alınacaktır. Sonsuz dürtü yanıtlı filtre yapıları: Direkt Şekil-1, Direkt Şekil-II, Kaskad

Detaylı

KIRIKKALE ÜNİVERSİTESİ

KIRIKKALE ÜNİVERSİTESİ KIRIKKALE ÜNİVERSİTESİ ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ SAYISAL ELEKTRONİK LAB. DENEY FÖYÜ DENEY 4 OSİLATÖRLER SCHMİT TRİGGER ve MULTİVİBRATÖR DEVRELERİ ÖN BİLGİ: Elektronik iletişim sistemlerinde

Detaylı

FAZ KİLİTLEMELİ ÇEVRİM (PLL)

FAZ KİLİTLEMELİ ÇEVRİM (PLL) FAZ KİLİTLEMELİ ÇEVRİM (PLL) 1-Temel Bilgiler Faz kilitlemeli çevrim (FKÇ) (Phase Lock Loop, PLL) dijital ve analog haberleşme ve kontrol uygulamalarında sıkça kullanılan bir elektronik devredir. FKÇ,

Detaylı

DC motorların sürülmesi ve sürücü devreleri

DC motorların sürülmesi ve sürücü devreleri DC motorların sürülmesi ve sürücü devreleri Armatür (endüvi) gerilimini değiştirerek devri ayarlamak mümkündür. Endüvi akımını değiştirerek torku (döndürme momentini) ayarlamak mümkündür. Endüviye uygulanan

Detaylı

LOJİK DEVRELER-I III. HAFTA DENEY FÖYÜ

LOJİK DEVRELER-I III. HAFTA DENEY FÖYÜ LOJİK DEVRELER-I III. HAFTA DENEY FÖYÜ 3 Bitlik Bir Sayının mod(5)'ini Bulan Ve Sonucu Segment Display'de Gösteren Devrenin Tasarlanması Deneyin Amacı: 3 bitlik bir sayının mod(5)'e göre sonucunu bulan

Detaylı

DENEY 3a- Yarım Toplayıcı ve Tam Toplayıcı Devresi

DENEY 3a- Yarım Toplayıcı ve Tam Toplayıcı Devresi DENEY 3a- Yarım Toplayıcı ve Tam Toplayıcı Devresi DENEYİN AMACI 1. Aritmetik birimdeki yarım ve tam toplayıcıların karakteristiklerini anlamak. GENEL BİLGİLER Toplama devreleri, Yarım Toplayıcı (YT) ve

Detaylı

Gerilim beslemeli invertörler, akım beslemeli invertörler / 13. Hafta. Sekil-7.7 de endüktif yükte çalışan PWM invertör görülmektedir.

Gerilim beslemeli invertörler, akım beslemeli invertörler / 13. Hafta. Sekil-7.7 de endüktif yükte çalışan PWM invertör görülmektedir. 1 fazlı Gerilim Kaynaklı PWM invertörler (Endüktif yükte); Sekil-7.7 de endüktif yükte çalışan PWM invertör görülmektedir. Şekil-7.7 den görüldüğü gibi yükün endüktif olması durumunda, yük üzerindeki enerjinin

Detaylı

YILDIZ TEKNİK ÜNİVERSİTESİ MAKİNE FAKÜLTESİ MEKATRONİK MÜHENDİSLİĞİ BÖLÜMÜ MEKATRONİK MÜHENDİSLİĞİNE GİRİŞ DERSİ. Proje Adı Proje No

YILDIZ TEKNİK ÜNİVERSİTESİ MAKİNE FAKÜLTESİ MEKATRONİK MÜHENDİSLİĞİ BÖLÜMÜ MEKATRONİK MÜHENDİSLİĞİNE GİRİŞ DERSİ. Proje Adı Proje No YILDIZ TEKNİK ÜNİVERSİTESİ MAKİNE FAKÜLTESİ MEKATRONİK MÜHENDİSLİĞİ BÖLÜMÜ MEKATRONİK MÜHENDİSLİĞİNE GİRİŞ DERSİ Proje Adı Proje No Işık İzleyen Araba Projesi Proje No 2 Proje Raporu Adı, Soyadı, Öğrenci

Detaylı

Çukurova Üniversitesi Biyomedikal Mühendisliği

Çukurova Üniversitesi Biyomedikal Mühendisliği Çukurova Üniversitesi Biyomedikal Mühendisliği BMM212 Elektronik-1 Laboratuvarı Deney Föyü Deney#8 Alan Etkili Transistör (FET) Karakteristikleri Arş. Gör. Mustafa İSTANBULLU Doç. Dr. Mutlu AVCI ADANA,

Detaylı

SAYISAL ELEMANLARIN İÇ YAPILARI

SAYISAL ELEMANLARIN İÇ YAPILARI Sayısal Devreler (ojik Devreleri) SYIS EEMNIN İÇ YPII Sayısal tümdevrelerin gerçeklenmesinde çeşitli tipte tranzistorlar kullanılır. İlk olarak bipolar tipteki tranzistorlar tanıtılacaktır. ipolar Tranzistor:

Detaylı