LOJİK İFADENİN VE-DEĞİL VEYA VEYA-DEĞİL LOJİK DİYAGRAMLARINA DÖNÜŞTÜRÜLMESİ

Transkript

1 LOJİK İFADENİN VE-DEĞİL VEYA VEYA-DEĞİL LOJİK DİYAGRAMLARINA DÖNÜŞTÜRÜLMESİ Sayısal tasarımcılar tasarladıkları devrelerde çoğu zaman VE-Değil yada VEYA-Değil kapılarını, VE yada VEYA kapılarından daha fazla kullanırlar. Bunun nedenleri VE-Değil, VEYA-Değil kapılarının üretiminin daha kolay olması ve bütün sayısal mantık ailelerinde kullanılan temel kapılar olmasıdır. VE, VEYA ve DEĞİL kapıları ile verilen Boolean fonksiyonlarını eşdeğer VE-Değil ve VEYA-Değil mantık şemalarına dönüştürmek gerekir. Aşağıdaki Tabloda DeMorgan teoremleri temel dönüşümleri göstermektedir. VE-DEĞİL LOJİK DİYAGRAMLAR Karnough haritaları ile elde edilen sadeleştirilmiş eşitliklerin VE-Değil (NAND) lojik diyagramlarına dönüştürülmesi için: I. Karnough haritası çarpımların toplamı formunda sadeleştirilir. II. Elde edilen sadeleşmiş eşitlikte terimler birden fazla değişkenli VE ifadelerinden oluşuyorsa her bir terimin VE-Değil eşdeğeri yazılır. III. VE-Değile dönüştürülmüş terimler değiştirilmeden terimler arasındaki VEYA ifadeleri fonksiyonun değili alınarak VE ifadelerine dönüştürülür. IV. İfadenin bir daha değili alınarak gerçek fonksiyona ulaşılır. Aşağıda verilen lojik fonksiyonu VE-Değil kapılarını kullanarak gerçekleştirin Q(A,B,C)=Σ(1,2,3,4,5,7) Fonksiyon çarpımların toplamı formunda sadeleştirilir. Sadeleşmiş fonksiyon şu şekilde olacaktır:

2 İfadenin bir kez değili alınırsa ifade içerisindeki bütün VEYA işlemleri VE işlemine, VE işlemleri ise VE-Değil işlemine dönüşecektir, ifadenin bir kez daha değili alınarak fonksiyon VE-Değil olarak ifade edilebilir.

3 VEYA-DEĞİL LOJİK DİYAGRAMLAR Karnough haritaları ile elde edilen sadeleştirilmiş eşitliklerin VEYA-Değil (NOR) lojik diyagramlarına dönüştürülmesi için: I. Karnough haritası toplamların çarpımı formunda sadeleştirilir. II. Elde edilen sadeleşmiş eşitlikte terimler birden fazla değişkenli VE ifadelerinden oluşuyorsa her bir terimin VE- Değil eşdeğeri yazılır. III. VE-Değile dönüştürülmüş terimler değiştirilmeden terimler arasındaki VEYA ifadeleri fonksiyonun birkez değil alınarak VE ifadelerine dönüştürülür. IV. İfadenin birkez değili alınarak gerçek fonksiyona ulaşılır. Aşağıda verilen lojik fonksiyonu VE-Değil kapılarını kullanarak gerçekleştirin Q(A,B,C)=Π(0,1,2,4,6,7) Fonksiyon toplamların çarpımı formunda sadeleştirilir. Elde edilen ifade gerçek fonksiyonun değilidir. İfade içindeki VE li terimlerin VEYA-Değil karşılıları yazılır. ifade edilebilir. olacaktır. İfadenin bir kez daha değili alınarak fonksiyon VEYA-değil olarak

4 DİKKATE ALINMAYAN (DON T CARE) DURUMLAR Bir doğruluk tablosunda giriş değişkenlerinin durumlarına bağlı olarak çıkış değişkeninin aldığı durumlar (1 veya 0) devreye ait fonksiyon için önemlidir. Karnough haritası yardımı ile lojik ifade elde edilirken genellikle çıkış ifadesinin 1 olduğu durumlar uygun bileşkelere alınır. Haritadaki diğer durumlarda fonksiyon çıkış ifadesinin 0 olduğu kabul edilir. Bu kabullenme her zaman doğru değildir. Örneğin dört bitle ifade edilen BCD kodu 0-9 arasındaki rakamlar için ifade edilir. Geri kalan altı durum hiç kullanılmayacaktır. Bu durumların hiçbir zaman olmayacağı varsayılarak fonksiyonun daha ileri düzeyde sadeleşmesi için bu durumları önemli dikkate alınmayan (don t care) durumlar olarak tanımlayabiliriz Dikkate alınmayan durumları Karnough haritası üzerinde 1 olarak göstermek giriş değişkenlerinin aldığı bu durumda fonksiyonun daima 1 olacağı anlamına gelir ki bu doğru değildir. Aynı şekilde 0 yazmakta fonksiyonun daima 0 olduğu anlamına gelecektir. Dikkate alınmaz durumlar Karnough haritasında X ile gösterilecektir. Dikkate alınmaz durumlar eğer sadeleştirme için uygun bileşkeler oluşmasını sağlıyorsa 1, sadeleştirme işleminde işe yaramıyorsa 0 kabul etmek, fonksiyonu en basit haline indirgemede kullanışlıdır. Önemli olan hangi durumun en basit ifadeyi verdiğidir. Bununla beraber dikkate alınmaz durumlar hiç kullanılmayabilir. Burada yapılacak şeçim hangisinin indirgemeye fayda sağladığıdır. Aşağıda verilen Boolean fonksiyonlarını sadeleştiriniz. Q(A,B,C,D)=Σ(1,5,9,11,13) dikkate alınmaz durumlar ise d(a,b,c,d)=σ(0,2,8,15) Burada Q fonksiyonun 1 yapan minterimleri, d ise dikkate alınmaz durumlara ait minterimleri vermektedir. Terimleri Karnough haritasın aktararak sadeleştirme işlemini yapalım.

5 Sadeleştirme işleminde bileşkeler oluşturulabilecek en fazla kareden oluşmuştur. Dikkate alınmaz durumların tümünü veya bir kısmın dahil etmek zorunluluğu yoktur. Sadece herhangi bir sadeleştirme işleminde yararlı olanlar kullanılmıştır. Yapılan sadeleştirme işleminde m15. minterime ait dikkate alınmaz durum kullanılmış diğer durumlar kullanılmamıştır. Sadeleştirilmiş ifade olsaydık; olacaktır. Dikkat edilirse eğer dikkate alınmaz durumu indirgemede kullanmamış olacaktır.

6 SAYISAL DEVRE TASARIMI Sayısal devre tasarımında dikkat edilmesi gereken nokta, tasarım istenen devrenin çalışmasının anlaşılmasıdır. Devrenin çalışması, yani girişlerin durumuna bağlı olarak çıkışın ne olması gerektiğinin belirlenmesi gerekmektedir. Bu durumlara bağlı olarak doğruluk tablosu hazırlanır. Doğruluk tablosundan elde edilen bu değerler Karnough haritaları yardımı ile sadeleştirildikten sonra devre çizilerek tasarım tamamlanır. Bir sayısal devrenin çalışması dört anahtarla kontrol edilecektir. Eğer anahtarlardan sadece herhangi ikisi kapalı ise devre çıkışının 1, diğer bütün durumlarda devre çıkışının 0 olması istenmektedir. Gerekli devreyi tasarlayınız. Devre tasarlanırken yapılacak ilk işlem devrenin kaç giriş değişkenine sahip olduğunun bulunmasıdır. Sayısal devrenin çalışması dört anahtarla kontrol edilmek isteniyorsa giriş değişken sayısı dört tane olmak zorundadır. Bu değişkenleri A,B,C ve D harfleri ile gösterelim. Bu üç anahtar devrenin çalışmasını kontrol edilecektir. Gerekli koşul sağlandığı zaman devre çıkışının 1,geri kalan diğer bütün durumlarda devre çıkışının 0 olması istenmektedir. Bu durumda çıkış ifadesi bir değişkenle tanımlanmalıdır. Devre çıkışını Q harfi ile gösterelim. Bu durumda devreye ait doğruluk tablosu aşağıdaki gibi olacaktır. Lojik ifade: olacaktır. En son adım olarak devre çizilerek tasarım tamamlanır.

7