Kocaeli Üniversitesi {kudret.sahin1, oktay, Şekil 1: Paralel A / S dönüştürücünün genel gösterimi

Transkript

1 Fırat Üniversitesi-Elazığ 5 BİT- 2.5GS/s PARALEL(FLASH) ANALOG SAYISAL DÖNÜŞTÜRÜCÜ TASARIMI ÖZET Bu çalışmada, 0.18µm TSMC CMOS teknolojisinde yeni bir 1-N kodlayıcı tekniği kullanılarak 5-bit flash A / S dönüştürücü önerilmiştir. Tasarımı yapılan çalışmada sistemin besleme gerilimi ±0.9V dur V ile 0.7V, 25MHz frekansındaki analog giriş işareti, 2.5GS/s ile örneklenmiştir. Analiz sonuçlarına göre, sistemin güç harcanımı 27mW, maksimum DNL ±0.65LSB,maksimum INL ise -1.9LSB dir. Tasarlanan sistemin efektif yonga alanı 2.4mm 2 dir. Tasarımda Cadence IC package IC5141 ve NCSU-design-kit kullanılmıştır. Anahtar Kelimeler: Paralel(Flash) A/S dönüştürücü, Karşılaştırıcı, 1-N kodlayıcı, Kudret ŞAHİN 1, Oktay AYTAR 1,Ali TANGEL 1 1 Elektronik-Haberleşme Mühendisliği Bölümü Kocaeli Üniversitesi {kudret.sahin1, oktay, atangel}@kocaeli.edu.tr 1. GİRİŞ Analog-Sayısal(A / S) dönüştürücüler, analog bilgiyi sayısal bilgiye dönüştüren en önemli yapı birimidir. Dolayısıyla gerçek dünya ile sayısal dünya arasında köprü görevi görürler. Özellikle sayısal dünyadaki uygulamaların gelişmesinde çok önemli bir yer tutarlar. Cep telefonu, kamera, sayısal televizyon, 3G haberleşme sistemleri ve kablosuz haberleşme ağlarının gelişmesinde, analog olan sesin ve görüntünün sayısala dönüştürülmesi çok önemlidir[1]. Paralel(Flash) A / S dönüştürücü, en hızlı A / S dönüştürücü yapılarından biridir. Özellikle manyetik kanal okuma gerektiren uygulamaların, optik olarak veri depolama sistemlerinin, yüksek veri oranı gerektiren sayısal haberleşme sistemlerinin ve optik haberleşme sistemlerinin en önemli bloklarından biri olarak kabul edilir[2-5]. Tamamen paralel(flash) A / S dönüştürücüye ait temel blok yapı Şekil 1 de gösterilmiştir. A / S dönüştürücülerin performanslarındaki en etkin rolü analog bloklar üstlenmektedir. Dönüştürme hızlarını bu kısımlar sınırlandırmaktadırlar. Paralel (Flash) A / S dönüştürücülerde analog blok olarak sadece karşılaştırıcılar yer almaktadır. Örneğin hızlı ve düşük çözünürlüklü uygulamalarda daha çok tercih edilirler. Çünkü hızlı(flash) A / S dönüştürücüler paralel yapıda olup, bütün sayısal dönüşümler örnekleme hızının bir periyodu süresince yapılır. İşaretin ilk fazında analog işaret örneklenir, ikinci fazında ise dönüşüm yapılıp çıkışa aktarılır[6]. Bu da paralel (Flash) A / S dönüştürücülerin en hızlı A / S dönüştürücü türü olduğunun bir başka açıklamasıdır. Şekil 1: Paralel A / S dönüştürücünün genel gösterimi 2. 5 BİT CMOS PARALEL A / S DÖNÜŞTÜRÜCÜ TASARIMI Bu çalışmada tasarlanan paralel A / S dönüştürücünün blok şeması Şekil 2'de gösterildiği gibidir. Tasarlanan sistem karşılaştırıcı bloğu, tutucu bloğu, 2:1 çoğullayıcı-1-n kodlayıcı bloğu ve fat-tree kod çözücü bloğundan meydana gelmektedir. Şekil 2: Tasarlanan A / S dönüştürücünün blok gösterimi 2.1. Karşılaştırıcı Yapısı Tasarlanan sistemde karşılaştırıcı devresi olarak Şekil 3 te gösterilen yapı[7] kullanılmıştır. Karşılaştırıcı devresinde kullanılan NMOS ve PMOS ların W/L leri, Vbias ve Vref gerilimi Tablo 1 de verilmiştir. Şekil 3 deki karşılaştırıcı devresinde giriş nmos (M2-M3) çiftinden oluşmaktadır. Buradaki giriş çifti, diyot bağlantılı (M5-M6) ve birbirine çapraz bağlı pozitif 125

2 Elektrik-Elektronik ve Bilgisayar Sempozyumu 2011 geribesleme transistörleri (M0-M1) yardımı ile yüklenir. Buradaki çapraz bağlı geri besleme mosfetlerin amacı birinci katın gerilim kazancını artırmak ve çıkış direncini dengelemektir. M5 ve M7 sayesinde M10 ve M9 dan oluşan akım aynasının referans akımı elde edilir. Buradaki çıkış ayrıca M8 den oluşan ortak-kaynaklı kuvvetlendiriciye bağlıdır. Son kat ise M11 ve M12 numaralı transistörlerden oluşan eviriciden oluşmaktadır. Şekil 3 de gösterilen devrenin, dc analiz sonucu Şekil 4 te gösterilmiştir. Tablo 1: Karşılaştırıcı devresinin W / L oranları W / L (µm) W / L (µm) M0 6 / 0.2 M6 6 / 0.2 M1 6 / 0.2 M7 6 / 0.2 M2 3 / 0.2 M8 6 / 0.2 M3 3 / 0.2 M9 2 / 0.2 M4 2 / 0.2 M10 2 / 0.2 M5 6 / 0.2 M11 6 / 0.2 M12 2 / 0.2 Vbias 0.1 V Vref 0.9 V 2.2. Tutucu Devresi Dinamik tutucu devresi, saat işaretinin durumuna bağlı olarak girişindeki işareti çıkışa verir ya da çıkışındaki işareti tutar. Dinamik tutucu devresi Şekil 5 te gösterilmiştir. Dinamik tutucu devresi, saat işaretinin değeri mantıksal olarak 1 iken girişindeki değeri çıkışa iletir, saat işaretinin değeri mantıksal olarak 0 iken ise çıkışındaki değeri tutar. Aslında işaretin 0 konumu çıkışındaki devre için dönüşüm anlamına gelmektedir, 1 konumu ise girişten örnek alma işleminin yapılmasını sağlar. Böylece A / S dönüştürücüde sayısal ve analog bloklar arasında kontrol sağlanmış olur[1]. Alınan bir analog gerilim örneğinin anında sayısala dönüştürülmesi mümkün değildir. Sayısal devrenin işlemini tamamlayabilmesi için çok küçük de olsa bir süre beklemesi gerekmektedir. Tümüyle paralel A / S dönüştürücülerde bu süre en kısa olanıdır. Buna da dönüştürme zamanı denilir. Şekil 3: Kullanılan karşılaştırıcı devresi Şekil 5: Kullanılan tutucu devre şeması n Kodlayıcı Yapısı Bu kodlayıcı türü tutuculardan gelen termometre kodun 1-of-N koda dönüşmesini sağlar. Tasarımda kullanılan kodlayıcı blok şeması Şekil 6'da, 2:1 çoğullayıcı devresi de Şekil 7 de gösterilmiştir. Şekil 4: Kullanılan karşılaştırıcı devresinin dc analiz sonucu 126

3 Fırat Üniversitesi-Elazığ Bu tasarımda 1-N kodlayıcı yapısında 2:1 çoğullayıcılar kullanılmıştır. Literatur taramasında daha önceden böyle bir 1-N kodlayıcıya rastlanılmamıştır. Kodlayıcının blok şeması Şekil 6 da verilmiştir. Çoğullayıcı girişlerine gelen termometre kodlarının tutuculardan geldiği bilindiğine göre kodun içerisindeki her bir bitin bir de değillenmiş değeri elde mevcuttur. Tutucu çıkışının hem çıkışlar hem de değillenmiş çıkışları çoğullayıcı girişlerine bağlanır. Çıkışlar çoğullayıcı girişlerinin birinci ucuna, değillenmiş çıkışlar ise ikinci ucuna bağlanır. Çoğullayıcıların seçim uclarına ise tutucunun bir sonraki çoğullayıcıa gelen çıkışı bağlanır. Böylelikle termometre kodu 1-N koda çevrilmiş olur Fat-Tree Encoder Yapısı Bilindiği üzere paralel(flash) A / S dönüştürücü tasarımlarında karşılaştırıcı çıkışlarında sayısal termometre kodu(tc) elde edilir. Genellikle termometer kodun, binary koda çevriminde PLA-ROM yapısı kullanılır[8]. Şekil 6: 1-n kodlayıcı bloğu Şekil 7 : 2:1 çoğullayıcı devresi (a) 127

4 Elektrik-Elektronik ve Bilgisayar Sempozyumu 2011 (b) Şekil 8 : Fat-tree encoder blok devresi Şekil 8.(a) ve (b) de tasarımda kullanılan ve sayısal bit çıkışlarını elde ettiğimiz fat-tree encoder yapısının blok şeması gösterilmiştir. Tasarımda kullandığımız OR blokları statik CMOS lojik tasarımına göre yapılmıştır. Şekil 9 : 5-bit DC benzetim sonuçları. [8],[9] ve [10] nolu çalışmalarda tasarımda kullanılan fat-tree encoder yapısının, örnekleme hızıdönüştürme zamanı ve güç açısından verimli olduğu belirtilmiştir. 3. BENZETİM SONUÇLARI Tasarlanan sistem Cadence IC5141 ve NCSU-design kit, 0.18µm TSMC CMOS kütüphanesi kullanılarak yapılmıştır. 25MHz frekansındaki -0.45V ile 0.7V arasındaki analog giriş gerilimi Şekil 2 deki sisteme uygulanmıştır. Tutucu devreye uygulanan saat işareti frekansı ise 2.5GS/s dir. Şekil 9 da sistemin DC analiz sonuçları ve bu sonuçlardan yararlanarak elde edilen INL-DNL grafiği de Şekil 10 da gösterilmiştir. INL-DNL grafiği elde etmek için DC analiz sonuçları matlab programı aracılığı ile ilgili programa[11] uygulanmıştır. Şekil 10: DC benzetim sonuçlarından elde edilen INL-DNL grafiği 128

5 Fırat Üniversitesi-Elazığ Şekil 11 : fin=25mhz için elde edilen sayısal çıkışlar Tablo 2: sistemdeki blokların akıtmış oldukları ortalama akım değerleri Blok Adı Karşılaştırıcı Bloğu Tutucu Bloğu ve 1-N kodlayıcı Bloğu Fat-Tree Kodlayıcı Bloğu Akım Değerleri ma ma 430.6µA Şekil 12 : fin=25mhz giriş işareti için elde edilen INL-DNL grafiği Şekil 11 ve Şekil 12 de, 25MHz lik bir analog işaret ve 2.5GS/s lik bir saat işareti için elde sayısal çıkışlar ve INL-DNL grafikleri gösterilmiştir. Tablo 2 de ise yapılan bu analiz esnasında bloklardan akan ortalama akımlar gösterilmiştir. 4. SONUÇLAR Benzetim sonuçlarından görüldüğü gibi sistemin 25Mhz frekansındaki giriş işaretinin 2.5GS/s örnekleme hızında maksimum DNL ±0.65LSB ve maksimum INL ise -1.9LSB dir. Güç harcanımı ise kullanılan teknolojiye göre makul seviyededir. Bu çalışmasının bir sonraki aşaması önerilen 1-N kodlayıcı yapısının diğer alternatiflerle karşılaştırılması olacaktır. Ayrıca kodlayıcı mimarisi tasarımında bir kaç değişiklik yapılarak performans incelemesi yapılacaktır. Tablo 3 te ise sistemin genel performansı gösterilmiştir. 129

6 Elektrik-Elektronik ve Bilgisayar Sempozyumu 2011 Tablo 3: Sistemin genel performansı Teknoloji Çözünürlük Besleme Gerilimi Analog Giriş Gerilim Aralığı Örnekleme Frekansı Maksimum INL (2.5GS/s için) Maksimum DNL (2.5GS/s için) Güç Harcanımı Efektif Yonga Alanı 0.18µm CMOS TSMC 5 bit ±0.9V -0.45V ile 0.7V 2.5GS/s -1.9LSB 0.65LSB 27mW 2.4mm 2 5. KAYNAKLAR [1] Aytar O, Katlamalı ve Aradeğerlemeli Analog-Sayısal Dönüstürücülerin VLSI Tasarımında Eşik Evirmeli Nicemleyici Teknigi nin Kullanımı ve Performansı, Dr. Tezi, Kocaeli Üniversitesi, Kocaeli, [2] Sheikhaei, S., Mirabbasi, S., Ivanov, A., A 4-Bit 5GS/s Flash A/D Converter in 0.18µm CMOS, IEEE International Symposium on Circuits and Systems, (ISCAS), , May 2005 [3] Park, S., Palaskas, Y., Flynn, M.P., A 4-GS/s 4-bit Flash ADC in 0.18µm CMOS, IEEE Journal of Solid State Circuits, Vol.42, No.9, September 2007 [4] Makigawa, K., Ono, K., Ohkawa, T., Matsuura, K., Segami, M., A 7 bit 800Msps 120mW Folding and Interpolation ADC Using a Mixed-Averaging Scheme, Symposium on VLSI Circuits Digest of Technical Papers, , 2006 [5] Chen, C., Ren, J., An 8-bit 200MSamples/s Folding and Interpolation ADC in 0.25mm 2, Analog Integrated Circuits and Signal Processing, 47, , 2006 [6] Tangel A.,Aytar O.,Tekin F.,Çelebi A., Yüksek Hızlı Analog Sayısal Dönüştürücülerin VLSI tasarımı ve İmalatı, EEEAG-102E001 kodlu TUBİTAK Proje Raporu, [7] Chu, W.S., Current, K.W., A CMOS Voltage Comparator with Rail-to-Rail Input-Range, Analog Integrated Circuits and Signal Processing, 19, , 1999 [8] Lee, D., Yoo,D., Choi,K., Ghaznavi, J., Fat tree encoder design for ultra-high speed flash A/D converters, The 45th Midwest Symposium on Circuits and Systems, MWSCAS-2002,Vol-II, 87-90, [9] Hiremath,V., Ren, S., An Ultra High Speed Encoder for 5GSPS Flash ADC, Instrumentation and Measurement Technology Conference (I2MTC), , [10] Liu, Z., Jia, S., Wang, Y., Ji, Z., Zhang, X., Efficient Encoding Scheme for Folding ADC, 9th International Conference on Solid-State and Integrated-Circuit Technology, ICSICT 2008, , [11] m Ziyaret tarihi: 5 Haziran