DENEY NO:2 HAT KODLAMA VE KISMİ YANITLI İŞARETLEŞME

Transkript

1 1. Deneyler DENEY NO:2 HAT KODLAMA VE KISMİ YANITLI İŞARETLEŞME 1.1. Deneylerde Kullanılacak Modüller: 2 x SQUENCE GENERATOR, 2 x TUNEABLE LPF, BASEBAND CHANNEL FILTERS, AUDIO OSCILLATOR, LINE-CODE ENCODER, LINE-CODE DECODDER, BIT CLOCK REGEN, ERROR COUNTING UTILITIES, INTEDRATE&DUMP Sözde Rastgele Bit Dizisi Üretimi (Pseudo Random Bit Sequences - PRBS) Sayısal sistemlerde genellikle 0 ve 1 lerden oluşan ikili bit dizileri kullanılmaktadır. Sözde Rastgele Bit Dizisi PRBS yaygın olarak kullanılmaktadır. Rastgele bit dizisi üretecinin çıkışı 0 LO ve 1 - HI lerle ifade edilen ikili darbelerden oluşan, bilinen ve tekrar üretilebilen bit dizileridir. Bit Hızı: 1 saniyedeki bit sayısı bit hızı olarak adlandırılır. Bit hızı, üreteci sürmek için kullanılan harici saatin(external clock) frekansı ile belirlenir. Bit üreteci tarafından, saat darbesinin her bir periyodunda, 0 veya 1 seviyesinde saat periyoduna eşit genişlikte tek bir bit üretilir. Bu sebepten ötürü, harici saat bit saati (bit clock) olarak bilinir. Üretilen uzun dizilerde 0 ve 1 ler sözde rasgele bir şekilde dizilirler. Üretilen dizi, belirli bir saat periyodundan sonra kendini tekrar eder. Tipik bir üreteçte bit dizisi uzunluğu 2 n saat periyodu kadar olacak şekilde ayarlanabilir (n: tamsayı). Bu deneyde kullanılacak olan SEQUENCE GENERATOR dizi üretecinde n in değeri 2, 5 veya 11 olabilir. (Ayrıntılar için EK kısmına bakınız.) Bu modül üzerindeki SYNCH çıkışı, kendini tekrar eden dizilerin başlangıç anlarında bir darbe üretir. Bu darbeye dizinin başlangıcı darbesi (start of sequence pulse) denir. Osiloskopta tetikleme sinyali olarak kullanılır. Snapshot Görüntüleme: 1) SEQUENCE GENERATOR modülünü deney setine yerleştirmeden önce kart üzerindeki SW2 anahtarını kısa bir dizi üretecek şekilde ayarlayınız (Anahtarları UP-UP konumuna getiriniz). Şekil 2 teki modeli kurunuz. Burada AUDIO OSCILLATOR bit saati olarak kullanılmaktadır (Frekansını, frekans sayıcı modül yardımıyla 2kHz olarak ayarlayınız.) 1

2 Şekil 2. SEQUENCE GENERATOR 2) PICO nun tetikleme (trigger) alanını EXT olarak seçiniz. 3) Zaman bölmesini 1ms/div şeklinde ayarlayarak PICO nun A-kanalındaki TTL dizisini gözlemleyiniz. 4) PICO nun tetikleme (trigger) alanını OFF yapınız. Bu durumda sabit bir görüntü görmek mümkün olmayacaktır. 5) Dizi uzunluğunu SEQUENCE GENERATOR kartı üzerindeki SW2 anahtarını değiştirerek arttırınız. 6) SEQUENCE GENERATOR ün sarı renkli analog çıkışını gözleyiniz. Bant Sınırlandırma Deneyin bu bölümünde iletişim kanalından kaynaklanan bozulmalar gözlenecektir. İletişim kanalı bir alçak geçiren süzgeç ile modellenmektedir. İlk bölümde gözlemlediğimiz keskin geçişlere sahip darbeler daha yumuşak ve bozulmuş olarak karşımıza çıkacaktır. 7) Dizi uzunluğunu SEQUENCE GENERATOR kartı üzerindeki SW2 anahtarını değiştirerek kısaltınız. 8) TUNEABLE LPF girişine üretecin analog çıkışını (sarı çıkış) bağlayınız. 9) TUNEABLE LPF modülünün önündeki anahtarı WIDE konumuna getiriniz. TUNE kontrol düğmesini saat yönünde tam olarak çeviriniz (Bu durumda en geniş bant genişliği seçilmiş olacaktır). 10) PICO yardımıyla süzgeç girişini ve süzgeç çıkışını gözlemleyiniz. TUNEABLE LPF modülündeki GAIN düğmesi ile giriş ve çıkış sinyallerinin yaklaşık aynı genlikte olmalarını sağlayınız. 11) TUNEABLE LPF modülündeki CLK çıkışını frekans sayıcıya bağlayarak köşe frekansını gözleyiniz. Bant genişliğini yavaş yavaş azaltarak giriş ve çıkış işaretlerini karşılaştırınız. Bant genişliği azaldıkça: a. Bitlerin tanınması zorlaşacaktır. b. Giriş ve çıkış arasında gecikme artacaktır. 2

3 İki Üretecin Çakıştırılması Bu deneyde iki bit dizisinin çakıştırılması (alignment) üzerinde durulacaktır. Alıcı ve vericide sinyal üreteçlerinin aynı bit saatini paylaşması gerekir. Aynı hızda çalışmalı ve aynı anda başlamalıdırlar. İlk olarak Şekil 3 teki sistemi düşünelim. Şekil 3: Aynı iki üretecin çakıştırılması 12) SEQUENCE GENERATOR modüllerini deney setine yerleştirmeden önce kart üzerindeki her ikisinde de SW2 anahtarını kısa bir dizi üretecek şekilde ayarlayınız. 13) Şekil 4 teki düzeneğini kurunuz. İlk olarak SEQUENCE GENERATOR #1 in SYNC çıkışından SEQUENCE GENERATOR #2 nin RESET girişine olan bağlantıyı çıkartınız. Osiloskobun EXT. TRIG. girişine SEQUENCE GENERATOR #1 in SYNC çıkışını bağlayınız. Şekil 4: Aynı iki üretecin çakıştırılması sistemi 14) SEQUENCE GENERATOR #2 in RESET düğmesine birkaç kez basarak osiloskopta iki çıkış dizisinin çakıştırılmasına çalışınız. Bunun için RESET düğmesine düzensiz aralıklarla basılması uygundur. 3

4 15) Şimdi SEQUENCE GENERATOR #1 in SYNC çıkışından SEQUENCE GENERATOR #2 nin RESET girişine olan bağlantıyı yerine takınız. Çıkış dizilerini gözleyiniz. Senkronizasyon kablosunu yerinden çıkarınız. Çakışmada herhangi bir değişiklik gözlüyor musunuz? Buraya kadar anlatılan çakıştırma yöntemi basitleştirilmiş bir yöntem olup pratikte uzak üreteçler için kullanılması mümkün değildir. Kayan Pencere İlişkilendiricisi 16) İlk olarak Şekil 5 teki sistemi düşünelim. Şekil 5: Kayan pencere ilişkilendirici 17) SEQUENCE GENERATOR modüllerini deney setine yerleştirmeden önce kart üzerindeki her ikisinde de SW2 anahtarını kısa bir dizi üretecek şekilde ayarlayınız. 18) Şekil 4 teki düzeneğini kurunuz. ERROR COUNTING UTILITIES deki X-OR kapısının çıkışı ve alıcı üretecin RESET girişi arasındaki bağlantıyı ilk adımda açık bırakınız. 19) Kanal-1 ve Kanal-2 deki bit dizilerini aynı anda gözleyiniz. Çıkış dizilerinin senkronize olduğunu göreceksiniz ancak büyük olasılıkla çakışmamış durumda olacaklardır. 20) SEQUENCE GENERATOR #2 in RESET düğmesine birkaç kez basarak osiloskopta iki çıkış dizisinin çakıştırılmasına çalışınız. Bu yolla Çakıştırma kısa bit dizileri için mümkün olabilmektedir. Bunun mümkün olduğunu gözleyiniz. Dizilerin uzun olması durumunda bu işlemin işe yarama ihtimali azalır. 21) Kanal-1B çıkışındaki X-OR işleminin çıkışını gözleyiniz. Bu dizi hata dizisidir. 22) Şimdi çakıştırma bağlantılarını yerlerine takınız. SEQUENCE GENERATOR #2 in RESET girişine X-OR kapısının çıkışını bağlayınız. Bu durumda hata dizisinin sıfır olduğunu gözlemleyiniz. 23) SEQUENCE GENERATOR #2 in RSET düğmesine birkaç kez basarak hata çıkışını gözleyiniz. Hata sinyallerinin kısa bir süreliğine göründüğünü sonra tekrar sıfır olduğunu göreceksiniz. 24) Az önceki işlemleri uzun bit dizisi için gerçekleştirip çakışmayı elde etmenin daha uzun süre gerektirdiğini gözlemleyiniz. 4

5 25) Senkronizasyon kablosunu yerinden çıkarınız. Çakışmada herhangi bir değişiklik gözlüyor musunuz Göz Diyagramı Snapshot gösterilimi 1) Şekil 3 teki deney düzeneğini kurunuz. SEQUENCE GENERATOR modülünü deney setine yerleştirmeden önce kart üzerindeki SW2 anahtarını kısa bir dizi üretecek şekilde ayarlayınız. AUDIO OSCILLATOR bit saati olarak kullanılmaktadır (Frekansını, frekans sayıcı modül yardımıyla 2kHz olarak ayarlayınız). BASEBAND CHANNEL FILTERS modülünün önündeki CHANNEL ayarını 1 konumuna getiriniz. Bu durumda modül girişi etkilemeksizin aynen çıkışa iletmektedir. Şekil 3: Göz Diyagramı Düzeneği 2) PICO üzerindeki zaman bölmesini 1 ms/div olarak ayarlayınız. Bu snap shot modudur. 1. ve 2. kanaldaki sinyalleri gözleyiniz. Her iki sinyalin de aynı olduğu gözlenecektir. 3) BASEBAND CHANNEL FILTERS modülündeki #2, #3 ve #4 kanallarını göz önüne alarak her bir kanal için kabul edilebilir seviyedeki maksimum hız miktarını araştırınız. (Bunun için AUDIO OSCILLATOR modülünün çıkışındaki sinyalin frekansını değiştirilmelidir.) Göz Diyagramı Gösterilimi Burada da bir önceki aşama tekrar edilecektir. Ancak tekbir iz gözlemek yerine diziler üst üste çizdirilecekleridir. Sistem, osiloskop kullanımı ve dizi uzunluğu haricinde aynı kalacaktır. Göz diyagramını gözlemek için genellikle uzun diziler tercih edilir. Osiloskop DC seviyeyi gösterecek şekilde ayarlanmalıdır. 5

6 4) AUDIO OSCILLATOR çıkışında 2kHz varken kanal 2 deki işareti gözleyiniz. Şekil 4. tekine benzer bir göz diyagramı göreceksiniz. 5) AUDIO OSCILLATOR yardımıyla bit hızını (saat darbelerinin frekansını) arttırınız. Bu durumda göz diyagramında Şekil 5 tekine benzer bozulmalar görülecektir. Şekil 4: İyi bir göz diyagramı Şekil 5: Bozulmuş haldeki göz diyagramı NOT: Sezme işlemi göz diyagramı yardımıyla gerçekleştirilebilir. Bit periyodunun uygun bir anında sinyalin mutlak gerilim seviyesinden yüksek ya da düşük olup olmamasına göre bir karar verilir. 6) Veri hızında değişiklikler yaparak, her bir süzgeç için sezme işleminin gerçekleştirilemeyeceği hızı gözlem yardımıyla elde etmeye çalışınız. Gözlemlerinizi not ediniz. 6

7 1.3. Hat Kodlama Bu deneyde kodlama ve kod çözme işlemleri üzerinde durulacaktır. Temel TTL dizisi üzerinde 1 ve 0 bitlerinin farklı kodlama tekniklerine göre değişimi gözlenecektir. Şekil 6 da bir temel bant haberleşme sisteminin elemanları gösterilmektedir. Şekil-6 Temel-bant İletim Sistemi Bir haberleşme sisteminde sinyalin analog kanala gönderilmeden önce yapılan son işlem hat kodlama işlemidir. Kanaldan geçirilen sinyal, sezici (detector) tarafından sezilerek tekrar üretilir ve hat kod çözücüleri yardımıyla dizi üretilir. Sezici içerisinde karar verici modül yer almaktadır. Hat kodu çözücüleri karar verici modülü çıkışındaki işareti alıp ikili TTL formatına çözer. LINE-CODE ENCODER modülü khz master saat hızıyla sürülmektedir. Bu frekans modül içerisinde 4 e bölünerek (2.083 khz) sistem bit saati (clock) olarak kullanılır. Şekil 7 de bazı hat kodları gösterilmektedir. Şekil 7: Bazı hat kodları 7

8 Şekil8, Şekil 6 nın basitleştirilmiş bir modelini göstermektedir. Kaynak kodlayıcı, kod çözücü, temel bant kanal ve sezici yoktur. Deneyin amacına uygun olarak, hat kodlama modüllerinin çalışmasını doğrulamak yeterlidir. Şekil-8 Şekil-6 nın basitleştirilmiş modeli Deneyi uygulamak için basamak basamak işlemler yoktur bunun yerine takip eden işlemleri uygun sırada sağlama işlemi size bırakılmıştır: 1. Verici mesaj kaynağından kısa bir dizi oluşturun (SEQUENCE GENERATOR modülündeki SW2 anahtarları LOW-LOW konumuna getiriniz). 2. Üretilen diziyi gözleyiniz.(external Trigger girişine dizi üretecinin SYNC çıkışını bağlayınız.) 3. Kodlayıcıdan sırayla her kodu gözleyerek beklendiği gibi olduğunu doğrulayınız. 4. Yapilabilecek önemli bir işlem ise, herbir kodlamış sinyalinin güç spektrumunun belirlenmesi olacaktır. Üretilen dizilerin güç izgelerini PICO yardımıyla gözleyiniz Bit Clock Yeniden Üretimi Bir sayısal iletişim sisteminde alıcılar en az üç farklı seviyede senkronizasyon gerektirebilirler: taşıyıcı senkronizasyonu (bant geçiren sinyallerde) bit senkronizasyonu (temel bantta) çerçeve senkronizasyonu (temel bantta) Bu deneyde bit senkronizasyonu incelenecektir. Çalınan bit saati Benzetim uygulamalarında alıcı tarafından bit clock a ihtiyaç duyulduğu zaman bir çalınmış saat kullanımı yaygındır. Alıcı ile verici bu bit yardımıyla senkronize edilir. Fakat gerçek uygulamalarda bu mümkün değildir. Bu durumda senkronizasyonu sağlamak için çeşitli yöntemler kullanılır. Bu teknikler açık döngü ve kapalı döngü şeklinde ikiye ayrılmaktadır. 8

9 Açık Döngü Eğer gönderilen veri akımının spektrumunda saat frekansında bir bileşen bulunmakta ise bu bileşen alçak geçiren süzgeç yardımıyla elde edilebilir. Eğer böyle bir bileşen bulunmuyorsa bu bileşen doğrusal olmayan elemanlar yardımıyla yaratılabilir. Doğrusal olmayan eleman olarak MULTIPLIER modülü ve UTILITIES modülü kullanılmaktadır. Örneğin Şekil 9-a da bir PRBS dizisinden elde edilmiş spektrum gösterilmektedir. Bu sinyal bant sınırlandırıcıdan geçirilip karesi alınırsa Şekil 9-b deki spektrum elde edilir. Görüldüğü gibi bit saat frekansında bileşenler karşımıza çıkmaktadır. Şekil 9: (a) PRBS dizisinin güç izgesi, (b) bant sınırlama ve kare alma işleminin ardından oluşan izge. Kapalı Çevrim: Kapalı çevrimlerde geri besleme kullanılır. Alınan veri ile beklenen (alınması umulan) veri karşılaştırılır. İlk olarak alıcının da bildiği diziler verici tarafından gönderilirler. Bu şekilde senkronizasyon sağlanmaya çalışılır. Deney: İlk örnekte bit saati UNI-RZ ile kodlanmış diziden elde edilecektir. Şekil-10 Bit Saati Yeniden Üretimi Yöntem-1 1) İlk olarak BIT CLOCK REGEN modülündeki kartın arkasında bulunan anahtarları sağ taraftaki aşağıya sol taraftaki yukarıya gelecek şekilde ayarlayınız. Bu durumda BPF#1 in frekansını khz e getirir ve BPF#2 yi harici bir TTL sinyali tarafından ayarlanacak şekilde bırakır. 2) Şekil-11 deki sitemi kurunuz. 9

10 Şekil 11. 3) LINE CODE ENCODER in çıkışını Kanal 2-B de gözleyiniz. UNI_RZ ile kodlanmış bit dizisi görülecektir. Bu dizinin güç izgesini gözleyiniz khz frekansında bir bileşen gözlenecektir. Amacımız bu sinyali bant geçiren süzgeçten geçirerek 2 khzlik sinyali elde etmektir. 4) Kanal 1-A da referans olarak khz lik bir sinyal kullanıp, kanal 2-A da BPF#1 ın çıkışına bakınız. Bu ortalama frekansı khz bir sinüs dalgası olacaktır. Bununla birlikte, genliği zamanla değişecektir. Bu dizinin güç izgesini gözleyiniz. 5) Kanal 2-B de COMPARATOR ün çıkışını gözleyiniz. Bu sabit genlikli ve ortalama frekansı khz olan bir TTL sinyaldir. Gürültü Ekleme Yukarıdaki işlemler, gürültüsüz durumda geniş banttan taşıyıcı üretmeyi göstermişlerdir. Şimdi testi gürültülü ve bant sınırlı bir kanal boyunca gerçeklemeye çalışalım. 6) Şekil-12 deki sistemi kurunuz. Görüldüğü gibi bit dizileri bant sınırlı ve gürültülü bir kanaldan geçirilmektedirler. Bu gürültülü kanal modeli Şekil-13 te gösterilmektedir.bant sınırlama süzgeci olarak TUNEABLE LPF veya BASEBAND CHANNEL FILTERS modülünün kanal-3 ünü kullanınız. İlk olarak gürültüsüz durumda (NOISE GENERATOR 0 db de olmalı), TUNEABLE LPF nin bant genişliğini en yükseğe ayarlayınız (TUNE düğmesinin saat yönünde tam olarak çeviriniz.) ve herbir ADDER ın kazancını bire ayarlayınız (G ve g düğmeleri saat yönünde tam olarak çevrilmiş olsun). Üretilmiş taşıyıcının COMPARATOR ün çıkışında hala var olduğunu doğrulayınız. 10

11 Şekil 12: Gürültülü kanaldan iletim. Şekil 13: Gürültülü kanal modeli 7) Gürültü ekleyin. Hangi SNR seviyesinde elde edilen (recovered) bit saatinin kullanılamaz olabileceğini kestiriniz. Bu kestirimi nasıl yaptığınızı açıklayınız. Bu adımdan sonra elde edilmiş bit saati kalitesini ölçmek için bazı eklemeler yapılacaktır. 8) Şekil-14 de gösterilen hata sayma düzeneğini deney ekleyiniz. Bu şekil-15 de gösterilen durumu temel almıştır. Gösterildiği gibi, üretilen bit saati X-OR kapısının A girişine ve referans B girişine uygulanır. Şekil 14: Bit saati kalitesi ölçme sistemi Şekil 15: Bit saati kalitesini ölçme 11

12 9) İlk olarak, ERROR COUNTING UTILITIES performansını A ve B girişindeki system bit saati ile kontrol ediniz. 10) Gürültüyü sistemden kaldırınız ve çalınan bit saatini yeniden üretilen bit saati ile yer değiştiriniz. X-OR girişlerinin çakışıklıklarını kontrol ediniz. Sayısal gecikmeyi ayarlayınız. 11) Şimdi yeniden üretilmiş bit saatini X-OR kapısının A girişine bağlayınız (DIGITAL DELAY kullanmayınız). PHASE SHIFTER ile X-OR kapısının iki girişini çakıştırınız. (PHASE SHIFTER modülünün anahtarı LO konumunda olmalı). DIGITAL DELAY i hata oluşmayacak şekilde ayarlayınız. 12) Hatasız olarak alınan bit saatin kabul edilebilir kalitede olmalıdır. Şimdi gürültü ekleyerek sonuçları kaydediniz. Bit Saati Yeniden Üretimi Yöntem #2 (Deneyde yapılmayacaktır) Bir önceki yöntemde bit saati, bit saati frekansında bileşeni olan bir veri akımından çıkartılmıştı. Fakat ikinci yöntem gerçek anlamda bir yeniden üretme yöntemidir. Burada kullanılan bit akımı bit saati frekansında bir bileşen içermemektedir. Bu yöntem Şekil 16 daki sistemi modellemektedir. Şekil 17 de bu sistemin devresi gösterilmektedir. Bu deney adım adım gerçekleştirilmeyecektir. Şekil 16: Bit saati frekansındaki bileşeni yeniden üretme Şekil 17: Şekil 16 daki sistemin düzeneği Sorular: 1) İki dizinin senkronize olması ve çakışması ne anlama gelmektedir. Açıklayınız. 2) Göz diyagramı görüntülenmesi için neden uzun diziler daha tercih edilebilirdir? 3) Hat kodlarının bir çoğunun önemli işlevlerinden biri DC bileşeni yok etmesidir. Bu işlev niçin istenen bir özelliktir? 4) Aşağıdaki bit dizisini Bi L, BIP-RZ ve RZ-AMI kodlarıyla kodlayınız. Kodların şekillerini çiziniz. [ ] 5) Bit saati yeniden üretiminde bozucu etki olarak karşımıza çıkan genlik seğirmesi (amplitude jitter) ile faz seğirmesi (phase jitter) arasındaki fark nedir? Kısaca açıklayınız. 12