Ders hakkında" İletişim" Bu derste" Bellek" 12/3/12. BBM 231 Zamanuyumlu dizisel devreler (synchronous sequential logic)"
|
|
- Bilge Demirel
- 7 yıl önce
- İzleme sayısı:
Transkript
1 2/3/2 ers hakkında" ykut Erdem Oda: el: / 46 Ofis Saati: Carşamba 5:-6: M 23 Zamanuyumlu dizisel devreler (synchronous sequential logic)" etbook: Mano and Ciletti, igital esign Pearson, 4th Edition Hacettepe Üniversitesi ilgisayar Müh. ölümü İletişim" u derste" ers hakkındaki duyurular ve mesajlaşma için yı kullanacağız: izisel devreler (sequential circuits) Mandallar (latches) İkidurumlular (flip-flops) izisel devrelerin analizi izisel devrelerin tasarımı 4 ellek" izisel devreler (sequential circuits)" irleşimsel devreler (combinational circuit), şimdiki çıkışları yalnız şimdiki girişlerine bağlı devrelerdir. izisel devreler (sequential circuits), şimdiki çıkışları sadece şimdiki girişlerine değil aynı zamanda önceki girişlere de bağlı olan devrelerdir. u tür devreler bellek öğeleri barındırırlar. Inputs Outputs circuit ir sayıyı bilgisayarda nasıl saklayabiliriz? En basit durum: bir bit lik bilginin saklanması C Önceki C Sınraki C bit lik bir belleğin bir kara kutu olarak gösterimi : ontrol girişi = olduğu sürece C nin değeri aynı kalır Eğer = ise, C nin değeri dan veya den a değişir u devre istendiği gibi çalışmaz! Neden? - salınır (oscillates).. Memory elements 5 6 Source: ichard Feynman, Lectures on Computa>on Figure Number: 5 Mano/Ciletti igital esign, 4e CFLPV 27 by Prentice Hall, Inc. Pearson Company
2 2/3/2 Saatli dizisel devreler" Saatli dizisel devrelerin tasarımında N, O, NO,.. gibi geçitlerin yanı sıra ikidurumlular (flip-flops) diye adlandırılan bellek öğeleri de kullanılır. ir ikidurumlu tek bitlik bilgiyi saklayabilen bellek ögeleridir. Inputs circuit pulses (a) lock diagram (b) iming diagram of clock pulses Flip-flops Outputs 7 Mandallar (latches)" Mandallar (latches) (sinyal seviyesindeki değişim yerine) sinyal seviyesi ile tetiklenen ve saat kullanmayan bellek öğeleridir. Mandallar ikidurumluların oluşturulmasında kullanılan temel devrelerdir. S türü mandal (S: Set, : eset, : Çıktı) (reset) S (set) (a) Logic diagram S (after S, ) (after S, ) (forbidden) (b) Function table 8 Mandallar (latches)" NN geçitler ile S türü mandal S (set) (reset) (a) Logic diagram S türü mandal olarak da gösterilmektedir. S (after S, ) (after S, ) (forbidden) (b) Function table Mandallar (latches)" S türü mandalın işleyişi mandalın durumunun ne zaman değişeceğini kontrol eden ek bir giriş sinyalı ile ayarlanabilir. S En (a) Logic diagram En S X X Net state of No change No change ; reset state ; set state Indeterminate (b) Function table 9 Mandallar (latches)" türü mandal (şeffaf (transparent) mandal) Mandallar (latches)" Mandalların grafik gösterimleri En Net state of En X No change ; reset state ; set state S S (a) Logic diagram (b) Function table türü mandalda S and girişlerini aynı anda hiçbir zaman değeri alamamaktadır. Çıkışı, Enable girişi olduğu sürece veri girişindeki değişimleri yansıtmaktadır. S S En 2 2
3 2/3/2 ir mandalın durumu En = olduğu zaman değişmektedir. ir mandalın kontrol girişi (En) bir saat sinyali üreticisine bağlandığında, durum değişimleri En = olur olmaz başlar. ir mandalın durumu, saat vuruşu (clock pulse) aktif seviyede kaldığı sürede sürekli değişip durabilir. (a) esponse to positive level İkidurumlular (flip-flops), ortak bir saat barındıran dizisel devrelerin düzgün çalışabilmeler için tasarlanmıştır. 3 İkidurumlular, mandalların tersine ancak sinyal seviyesindeki değişimler ile tetiklenebilirler. (b) Positive-edge response (c) Negative-edge response türü ikidurumulu (iki türü mandal ile) En latch (master) Y En latch (slave) 4 türü pozitif kenarlar ile tetiklenen (positiveedge-triggered) ikidurumlu (üç S türü mandal ile) türü ikidurumluların grafik gösterimleri S (a) Positive-edge (a) Negative-edge 5 6 türü ikidurumlu türü ikidurumlu (a) From flip-flop (b) From flip-flop (c) Graphic symbol (a) Circuit diagram = + (b) Graphic symbol =, = => =? =, = => =? = = => =? = = => =? 7 = = + = => =? = => =? 8 3
4 2/3/2 İkidurumluların sonraki durum çizelgeleri" İkidurumluların sonraki durum çizelgeleri" İkidurumluların mantıksal özellikleri, işleyişlerini belirten çizelgeler ile ifade edilebilir. (t): şimdiki durum (saat kenarı uygulanması öncesindeki) (t +): sonraki durum (bir saat vuruşu sonrasındaki) 9 2 İkidurumluların sonraki durum denklemleri" Sonraki durum çizelgeleri, ilgili denklemler ile de ifade edilebilir: Zamanuyumsuz (asynchronous) girişlere sahip ikidurumlular" üşük-düzey zamanuyumsuz reset e sahip pozitif kenarlar ile tetiklenen türü bir ikidurumlu ata türü ikidurumlu (t +) = türü ikidurumlu (t +) = + türü ikidurumlu (t +) = S eset (b) Graphic symbol X X 2 eset (b) Function table 22 Saatli dizisel devrelerin analizi" Örnek: Saatli dizisel devrelerin analizi" Saatli bir dizisel devrenin davranışı, giriş, çıkış ve sahip olduğu ikidurumluların durumlarından belirlenir. urum denklemi, S(t +) = f (S(t), (t)) S(t+): sonraki durum S(t): şimdiki durum (t): şimdiki girişler (t+) =(t)(t)+(t)(t) (t+)= (t)(t) y(t)=((t)+(t)) (t) Şimdiki çıktı, y(t) = g(s(t), (t)) y (t+) =+ (t+)= 23 y(t)=(+) 24 4
5 2/3/2 Örnek: Saatli dizisel devrelerin analizi" (t+) =+ (t+)= y(t)=(+) Örnek: Saatli dizisel devrelerin analizi" m ikidurumlu ve n girişe sahip dizisel bir devre 2 m+n sıra barındıran bir çizelge ile ifade edilir. oplam 2 n sıralı başka bir çizelge de kullanılabilir urum çizeneği (state diagram)" ir durum çizelgesi grafiksel olarak bir durum çizeneği (state diagram) ile de gösterilebilir. türü ikidurumlular ile analiz" Örnek: = y Present state Net Inputs state / / / / / / / y (a) Circuit diagram y (b) State table,,, / 27, (c) State diagram 28 türü ikidurumlular ile analiz". İkidurumlu giriş denklemlerini şimdiki durum ve giriş değişkenleri cinsinden belirle. 2. (a) arşılık gelen ikidurumluların sonraki durum çizelgesini kullanarak durum çizelgesi için sonraki durum değerlerini belirle, veya 2. (b) Giriş denklerini ikidurumluların sonraki durum denklemlerine koy ve karşılık gelen durum denklemlerini elde et. aha sonra durum çizelgesinden sonraki durum değerlerini belirle. 29 türü ikidurumlular ile analiz" = = = = + = 3 5
6 2/3/2 türü ikidurumlular ile analiz" türü ikidurumlular ile analiz" (t+) = + (t+) = + = + ( ) = + + = + ( ) = türü ikidurumlular ile analiz" urum çizeneği (state diagram) S S3 türü ikidurumlular ile analiz" y S S2 33 reset (t+) = = + = = y = / / (t+) = () + () (a) Circuit diagram ( = (t+) = türü ikidurumlular ile analiz" / / Mealy ve Moore modelleri" izisel devreler, sonlu özdevinir modelinin (finite state machine) iki alt türü ile ifade edilebilir: Mealy modelinde çıkış hem şimdiki durum hem de girişin bir fonksiyonudur. Moore modelinde çıkış sadece şimdiki durumun bir fonksiyonudur. Mealy Machine Inputs Net State Logic State egister Output Logic Outputs (Mealy-type) / / (a) Moore Machine (b) State diagram Inputs Net State Logic State egister Output Logic Outputs (Moore-type) 35 (b) 36 6
7 2/3/2 Mealy ve Moore modelleri" Moore modelinde çıkışlar bir saat yardımıyla eşzamanlanırlar. Mealy modelinde çıkışlar eğer girişler saat döngüsü (clock cycle) boyunca değişebilir. ir Meali modeli devreyi eşzamanlamak için girişlerin saat ile eşzamanlı olması ve çıkışların da daima bir saat kenarından hemen önce örneklenmesi gerekmektedir. 37 urum indirgemesi (state reduction)" Eğer iki durum her bir olası giriş için aynı çıkışı veriyor ve devreyi aynı veya eş bir duruma sürüklüyor ise o iki durum eş (equivalent) durumlar olarak adlandırılır. irbirine eş iki durum varsa, bu durumlardan herhangi biri giriş-çıkış ilişkilerini değiştirmeden çıkartılabilir. urum sayısının azaltılması niçin önemlidir? ir devrenin gerçekleştirilmesi sırasında kullanılması gereken ikidurumlu sayısında azaltmaya gidilebilir (ancak bu durumda devrenin birleşimsel (combinatorial) kısmı daha karmaşık bir hal alabileceği göz önüne alınmalıdır). 38 Örnek: Örnek: urum indirgemesi" / / a / / / / b c Örnek: Örnek: urum indirgemesi" g / / / / d / / f / e state input output / a b c d s f f 39 e ve g durumları birbirine eş! g durumunu çıkar. 4 Örnek: urum indirgemesi" Yeni durum çizelgesi: Örnek: urum indirgemesi" İndirgenmiş durum çizelgesi: d ve f durumları birbirine eş! f durumunu çıkar. rtık hiçbir durum birbirine eş değil! ur
8 2/3/2 Örnek: urum indirgemesi" / / a / / / / b a / / / c / / / / / e b g d e / / / / / / f / d / / / 43 c urum ataması (state assignment)" urumlara birbirinden farklı ikili değerler ataması oplam m duruma sahip bir devre için kullanılacak kodlar n bit (2 n m) içermelidir. (2 n m kullanılmayan durum sayısıs) Çeşitli seçenekler: he resulting combinatorial circuit will be different! 44 Örnek: urum ataması " ir önceki örnek için durum sayısı indirgenmiş durum çizelgesi için ikili atamalar e / a / / b / / / d / / / / c izisel devrelerin tasarımı" Verilen tanımdan durum çizeneğini ve durum çizgesini oluştur. Gerekiyorsa durum sayısını azalt. İkili kodlanmış (binary coded) durum çizgesini elde etmek için durumlara ikili sayı değerleri ata. ullanılacak olarak ikidurumluların türünü belirle. asitleştirilmiş ikidurumlu giriş ve çıkış denklemlerini elde et. evre şemasını çiz Örnek: Sekans algılayıcı" Üç veya daha fazla ardışık gelen leri içeren bit dizgilerini algılayan bir devrenin tasarımı evrenin durum çizeneği: S / S / Örnek: Sekans algılayıcı" türü ikidurumlular kullanarak gerçekleştirme ört farklı durumu ifade etmek için iki türü ikidurumlu S / S / S 3 / S 2 / 47 S 3/ S 2/ 48 8
9 2/3/2 Örnek: Sekans algılayıcı" Örnek: Sekans algılayıcı" m m m 3 m 2 m m m 3 m 2 m 4 m 5 m 7 m 6 (t+) = (,, ) = Σ(3,5,7) (t+) = (,, ) = Σ(,5,7) y(,, ) = Σ(6,7) 49 m m m 3 m 2 y 5 Örnek: Sekans algılayıcı" Uyarma gereksinimi çizelgesi (ecitation tables)" evre tasarımında türü ikidurumlular kullanıldığında, giriş denklemleri doğrudan sonraki durumlardan hesaplanabilir. ncak ve türü ikidurumlular kullanıldığında bu kolay yol izlenemez. u amaçla durum çizelgesi ve giriş denklemleri arasındaki fonksiyonel ilişkiyi gösteren ve uyarma gereksinimi çizelgesi (ecitation tables) olarak adlandırılan bir çizelge kullanılmalıdır. y 5 52 Uyarma gereksinimi çizelgesi (ecitation tables)" ve tipi ikidurumlular için uyarma gereksinimi çizelgeleri türü ikidurumlular ile İkidurumlu girişleri, durum çizelgesi ve tipi ikidurumlunun uyarma gereksinimi çizelgesinden bulunur
10 2/3/2 türü ikidurumlular ile m m m3 m2 m m m 3 m 2 X X X X türü ikidurumlular ile X X X X m 4 m 5 m 7 m 6 m m m 3 m 2 X X m m m 3 m 2 X X m 4 m 5 m 2 m 6 X X X X ( ) türü ikidurumlular ile 3 bit lik ikili sayaç urum çizeneği: türü ikidurumlular ile dan a olan değişimi incele m m m3 m2 türü ikidurumlular ile 2 m m m 3 m 2 2 m m m 3 m
BBM 231 Zamanuyumlu dizisel devreler (synchronous sequential logic)" Hacettepe Üniversitesi Bilgisayar Müh. Bölümü
BBM 23 Zaanuyulu dizisel devreler (synchronous sequential logic)" Hacettepe Üniversitesi Bilgisayar Müh. Bölüü Ders hakkında" Aykut Erde aykut@cs.hacettepe.edu.tr Oda: Tel: 297 75 / 46 Ofis Saati: Carşaba
DetaylıGeçtiğimiz hafta# Dizisel devrelerin tasarımı# Bu hafta# Örnek: Sekans algılayıcı# Örnek: Sekans algılayıcı# 12/11/12
2//2 Geçtiğimiz hafta# İL 2 Dizisel Devrelerin Tasarımı ve Yazmaçlar ve Sayaçlar (Registers and Counters)# Dizisel devreler (sequential circuits) Mandallar (latches) İkidurumlular (flip-flops) Dizisel
DetaylıBBM 231 Yazmaçların Aktarımı Seviyesinde Tasarım! Hacettepe Üniversitesi Bilgisayar Müh. Bölümü
BBM 231 Yazmaçların Aktarımı Seviyesinde Tasarım! Hacettepe Üniversitesi Bilgisayar Müh. Bölümü Bu derste! Büyük, karmaşık sayısal sistemlerin tasarımı ele alınacaktır. ASM ve ASMD çizgeleri Tasarım Örnekleri
DetaylıBu derste! BBM 231 Yazmaçların Aktarımı Seviyesinde Tasarım! Yazmaç Aktarımı Düzeyi! Büyük Sayısal Sistemler! 12/25/12
BBM 231 Yazmaçların Aktarımı Seviyesinde Tasarım! Hacettepe Üniversitesi Bilgisayar Müh. Bölümü Bu derste! Büyük, karmaşık sayısal sistemlerin tasarımı ele alınacaktır. ASM ve ASMD çizgeleri Tasarım Örnekleri
DetaylıBir devrede bellek elemanı olarak kullanılmak üzere tutucuları inceledik.
Flip-Flop Bir devrede bellek elemanı olarak kullanılmak üzere tutucuları inceledik. Tutucular bazı problemlere sahiptir: Tutucuyu ne zaman enable yapacağımızı bilmeliyiz. Tutucuyu çabucak devredışı bırakabilmeliyiz
DetaylıY.Doç.Dr.Tuncay UZUN 6. Ardışıl Lojik Devreler 2. Kombinezonsal devre. Bellek. Bellek nedir? Bir bellek şu üç önemli özelliği sağlamalıdır:
6.ARDIŞIL LOJĐK DEVRELER 6.1.Ardışıl Lojik Devre Temelleri SR Tutucu Flip-Flop(FF) Saat, Kenar tetikleme D FF, JK FF, T FF 6.2.Ardışıl Devrelerin Analizi Moore modeli: Çıkışlar= f(şimdiki durum) Mealy
Detaylı(I) şimdiki. durum (S) belleği. saat. girşi
ers Notlarının Creative Commons lisansı Feza BUZLUCA ya aittir. Lisans: http://creativecommons.org/licenses/by-nc-nd/3.0/ Eşzamanlı (Senkron) Ardışıl evreler (Synchronous Sequential Circuits) Ardışıl (sequential)
DetaylıBir devrede bellek elemanı olarak kullanılmak üzere latch leri inceledik.
Flip-Flop lar Bir devrede bellek elemanı olarak kullanılmak üzere latch leri inceledik. Latch ler bazı problemlere sahiptir: Latch i ne zaman enable yapacağımızı bilmeliyiz. Latch i çabucak devredışı bırakabilmeliyiz
DetaylıBilgisayar Mühendisligi Bölümü Hacettepe Üniversitesi
Bu derste... BİL 201 Birleşimsel Mantık (Combinational Logic) Bilgisayar Mühendisligi Bölümü Hacettepe Üniversitesi Birleşimsel Devreler - Çözümlenmesi - Tasarımı Birleşimsel Devre Örnekleri - Yarım Toplayıcı
DetaylıArdışıl Devre Sentezi (Sequential Circuit Design)
Ardışıl Devre Sentezi (Sequential Circuit Design) Ardışıl devre tasarımı prosedürü: Adım 1: Problemin tanımına uygun olarak durum tablosunu yapılır. Tablo şimdiki durumları, girişleri, gelecek durumları
DetaylıBİL 201 Birleşimsel Mantık (Combinational Logic) Bilgisayar Mühendisligi Bölümü Hacettepe Üniversitesi
BİL 201 Birleşimsel Mantık (Combinational Logic) Bilgisayar Mühendisligi Bölümü Hacettepe Üniversitesi Birleşimsel Devreler - Çözümlenmesi - Tasarımı Bu derste... Birleşimsel Devre Örnekleri - Yarım Toplayıcı
DetaylıBLM 221 MANTIK DEVRELERİ
9. HAFTA BLM 221 MANTIK DEVRELERİ Prof Dr Mehmet AKBABA mehmetakbaba@karabuk.edu.tr Temel Kavramlar FLIP FLOPS S-R: Set-Reset Latch (Tutucu) Tetiklemeli D Latch (Tutucu) Kenar Tetiklemeli D Flip-Flop S-R
DetaylıBÖLÜM 8 MANDAL(LATCH) VE FLİP-FLOPLAR SAYISAL ELEKTRONİK. Bu bölümde aşağıdaki konular anlatılacaktır
AYIAL ELETONİ BÖLÜM 8 MANAL(LATCH) VE FLİP-FLOPLA Bu bölümde aşağıdaki konular anlatılacaktır Mandallar(Latches),- Mandalı, Mandalı ontak sıçramasının mandallar yardımı ile engellenmesi Flip-Floplar,-
DetaylıARDIŞIL DEVRELER (Sequential Circuits)
ayısal evreler (Lojik evreleri) AIŞIL EVELE (equential ircuits) ersin ilk bölümünde kombinezonsal (combinational) devreleri inceledik. Bu tür devrelerde çıkışın değeri o andaki girişlerin değerlerine bağlıdır.
DetaylıYrd.Doç.Dr. Celal Murat KANDEMİR. Kodlama (Coding) : Bir nesneler kümesinin bir dizgi (bit dizisi) kümesi ile temsil edilmesidir.
Bilgisayar Mimarisi İkilik Kodlama ve Mantık Devreleri Yrd.Doç.Dr. Celal Murat KANDEMİR ESOGÜ Eğitim Fakültesi - BÖTE twitter.com/cmkandemir Kodlama Kodlama (Coding) : Bir nesneler kümesinin bir dizgi
DetaylıBoole Cebiri ve Temel Geçitler
oole ebiri ve Temel Geçitler İL 2 Geçit düzeyinde yalınlaştırma (Gate-Level Minimization) Hacettepe Üniversitesi ilgisayar Müh. ölümü oole cebiri (oolean algebra ) oole işlevleri (oolean functions) Temel
DetaylıSayısal Devreler ve Sistemler (EE203) Ders Detayları
Sayısal Devreler ve Sistemler (EE203) Ders Detayları Ders Adı Ders Kodu Dönemi Ders Saati Uygulama Saati Laboratuar Saati Kredi AKTS Sayısal Devreler ve Sistemler EE203 Güz 3 0 2 4 6 Ön Koşul Ders(ler)i
DetaylıFORMEL DİLLER VE SOYUT MAKİNALAR. Hafta 2
FORMEL DİLLER VE SOYUT MAKİNALAR Hafta 2 OTOMATA TEORİSİ Otomata teorisi (özdevinim kuramı ya da otomat teorisi), teorik bilgisayar biliminde soyut makineleri (ya da daha uygun bir deyimle soyut 'matematiksel'
DetaylıBölüm 4 Ardışıl Lojik Devre Deneyleri
Bölüm 4 Ardışıl Lojik Devre Deneyleri DENEY 4-1 Flip-Floplar DENEYİN AMACI 1. Kombinasyonel ve ardışıl lojik devreler arasındaki farkları ve çeşitli bellek birimi uygulamalarını anlamak. 2. Çeşitli flip-flop
Detaylı18. FLİP FLOP LAR (FLIP FLOPS)
18. FLİP FLOP LAR (FLIP FLOPS) Flip Flop lar iki kararlı elektriksel duruma sahip olan elektronik devrelerdir. Devrenin girişlerine uygulanan işarete göre çıkış bir kararlı durumdan diğer (ikinci) kararlı
DetaylıBİL 201 Geçit düzeyinde yalınlaştırma (Gate-Level Minimization) Hacettepe Üniversitesi Bilgisayar Müh. Bölümü
BİL 2 Geçit düzeyinde yalınlaştırma (Gate-Level Minimization) Hacettepe Üniversitesi Bilgisayar Müh. Bölümü Boole Cebiri ve Temel Geçitler Boole cebiri (Boolean algebra ) Boole işlevleri (Boolean functions)
DetaylıDers Notlarının Creative Commons lisansı Feza BUZLUCA ya aittir. Lisans: http://creativecommons.org/licenses/by-nc-nd/3.0/
Eşzamanlı (Senkron) Ardışıl Devrelerin Tasarlanması (Design) Bir ardışıl devrenin tasarlanması, çözülecek olan problemin sözle anlatımıyla (senaryo) başlar. Bundan sonra aşağıda açıklanan aşamalardan geçilerek
DetaylıBLM 221 MANTIK DEVRELERİ
8. HAFTA BLM 221 MANTIK DEVRELERİ Prof Dr Mehmet AKBABA mehmetakbaba@karabuk.edu.tr Temel Kavramlar MULTIPLEXERS (VERİ SEÇİCİLER), ÜÇ DURUMLU BUFFERS, DECODERS (KOD ÇÖZÜCÜLER) BELLEK ELEMANLARI 2 8.2.
DetaylıDigital Design HDL. Dr. Cahit Karakuş, February-2018
Digital Design HDL Dr. Cahit Karakuş, February-2018 NOT, AND, and OR Gates NAND and NOR Gates DeMorgan s Theorem Exclusive-OR (XOR) Gate Multiple-input Gates Basic Logic Gates and Basic Digital Design
DetaylıARDIŞIL DEVRELER. Çıkışlar. Kombinezonsal devre. Girişler. Bellek
ARDIŞIL DEVRELER Ardışıl Devreler konusunda Temel bellek elemanları Tutucu (Latch) Flip-flop Ardışıl devrelerin analizi Ardışıl devrelerin sentezi Saklayıcı (Register) ve Sayıcı (Counter) gibi çok kullanılan
DetaylıLogical signals. Active high or asserted logic. Logic threshold, yaklasik 1.4 volts. Read H&P sections B.3, B.4, B.5 Read H&P sections 5.1 and 5.
Logical signals Read H&P sections B3, B4, B5 Read H&P sections 5 and 52 5 Voltage Logic threshold, yaklasik 4 volts Time (nsec) 2/6/24 Bilgisayar imarisi 2 2/6/24 Bilgisayar imarisi 22 Active high or asserted
DetaylıSAYISAL ELEKTRONİK. Ege Üniversitesi Ege MYO Mekatronik Programı
SAYISAL ELEKTRONİK Ege Üniversitesi Ege MYO Mekatronik Programı BÖLÜM 6 Tutucular, Flip-Floplar ve Zamanlayıcılar Tutucular (Latches) Tutucu iki kararlı (bistable state) durumu olan en temel sayısal depolama
DetaylıDOĞU AKDENİZ ÜNİVERSİTESİ BAHAR BİLGİSAYAR MÜHENDİSLİĞİ BÖLÜMÜ BLGM-324 BİLGİSAYAR MİMARİSİ
DOĞU AKDENİZ ÜNİVERSİTESİ BAHAR 2012-2013 BİLGİSAYAR MÜHENDİSLİĞİ BÖLÜMÜ BLGM-324 BİLGİSAYAR MİMARİSİ DENEY #5 16 Bitlik R Tipi İçin ALTERA MAX-PLUS-II VHDL de Tek Saat Veri Yolu Birimi 1.Giriş Bu deneyde
DetaylıBÖLÜM 9 (COUNTERS) SAYICILAR SAYISAL ELEKTRONİK. Bu bölümde aşağıdaki konular anlatılacaktır
SYISL ELETRONİ ÖLÜM 9 (OUNTERS) SYIILR u bölümde aşağıdaki konular anlatılacaktır Sayıcılarda Mod kavramı senkron sayıcılar senkron yukarı sayıcı (Up counter) senkron aşağı sayıcı (Down counter) senkron
DetaylıSAYISAL TASARIM. Ege Üniversitesi Ege MYO Mekatronik Programı
SAYISAL TASARIM Ege Üniversitesi Ege MYO Mekatronik Programı BÖLÜM 1 Sayıcılar İkili (Binary) Sayma İkili (Binary) sayma 1 ve 0 ların belirli bir düzen içerisinde sıralanması ile yapılır. Her dört sayıda
Detaylıyaratırdı), sayma dizisi içinde, bir bit geçişini tetiklemek için kullanılabilecek, bazı diğer biçim düzenleri bulmak zorundayız:
Eşzamanlı Sayaçlar Bir eşzamanlı sayacın çıktı bit'leri, eşzamansız sayacın aksine, dalgacıklanma olmadan anlık durum değiştirirler. J-K ikidurumluluardan böyle bir sayaç devresi yapmanın tek yolu bütün
DetaylıOTOMATİK KONTROL SİSTEMLERİ BLOK DİYAGRAM İNDİRGEME KURALLARI
OTOMATİK KONTROL SİSTEMLERİ BLOK DİYAGRAM İNDİRGEME KURALLARI BLOK DİYAGRAM İNDİRGEME KURALLARI Örnek 9: Aşağıdaki açık çevrim blok diyagramının transfer fonksiyonunu bulunuz? 2 BLOK DİYAGRAM İNDİRGEME
DetaylıHDL ile Gelişmiş Sayısal Tasarım (EE 425) Ders Detayları
HDL ile Gelişmiş Sayısal Tasarım (EE 425) Ders Detayları Ders Adı Ders Kodu Dönemi Ders Saati Uygulama Saati Laboratuar Saati Kredi AKTS HDL ile Gelişmiş Sayısal Tasarım EE 425 Her İkisi 2 2 0 3 5 Ön Koşul
DetaylıBÖLÜM 2 8051 Mikrodenetleyicisine Giriş
C ile 8051 Mikrodenetleyici Uygulamaları BÖLÜM 2 8051 Mikrodenetleyicisine Giriş Amaçlar 8051 mikrodenetleyicisinin tarihi gelişimini açıklamak 8051 mikrodenetleyicisinin mimari yapısını kavramak 8051
DetaylıHDL Dilleri VHDL. Son olarak, spesifik ASIC teknolojisi için devrenin yerleşimi netlist tanımlamalarından gelen diğer araçlarla oluşturulmuş olunur.
HDL Dilleri HDL(Donanım Tanımlama Dili); tasarımın, HDL dillerinden her hangi bir tanesinin kullanılarak yapılmasıdır. HDL bir donanım parçasını modellemek için kullanılan yazılım dilidir. VHDL ile Verilog
DetaylıMikroişlemcili Sistemler ve Laboratuvarı
SAKARYA ÜNİVERSİTESİ Bilgisayar ve Bilişim Bilimleri Fakültesi Bilgisayar Mühendisliği Bölümü Mikroişlemcili Sistemler ve Laboratuvarı Hafta04 : 8255 ve Bellek Organizasyonu Doç.Dr. Ahmet Turan ÖZCERİT
DetaylıBÖLÜM 1: MADDESEL NOKTANIN KİNEMATİĞİ
BÖLÜM 1: MADDESEL NOKTANIN KİNEMATİĞİ 1.1. Giriş Kinematik, daha öncede vurgulandığı üzere, harekete sebep olan veya hareketin bir sonucu olarak ortaya çıkan kuvvetleri dikkate almadan cisimlerin hareketini
DetaylıBLGM BÖLÜM. Problem Çözme Kavramları (Algoritma ve Akış Şemaları)
BLGM108 1. BÖLÜM Problem Çözme Kavramları (Algoritma ve Akış Şemaları) 1 Yazılım Geliştirme Adımları 1. Gereksinimlerin belirlenmesi Problemin ne olduğunu anlama: sorunu çözmek için ne gereklidir, çözüm
DetaylıARDIŞIL DEVRELER SENKRON ARDIŞIL DEVRELER
ARDIŞIL DEVRELER TANIM: ÇIKIŞLARIN BELİRLİ BİR ANDAKİ DEĞERİ, GİRİŞLERİN YANLIZA O ANKİ DEĞERİNE BAĞLI OLAN DEVRELER KOMBİNASYONEL DEVRELER OLARAK İSİMLENDİRİLİR. ÇIKIŞLARIN BELİRLİ BİR ANDAKİ DEĞERİ,
DetaylıBÖLÜM 10 KAYDEDİCİLER (REGİSTERS) SAYISAL TASARIM. Bu bölümde aşağıdaki konular anlatılacaktır
erin BÖLÜM 10 KYEİCİLER (REGİSTERS) Bu bölümde aşağıdaki konular anlatılacaktır Kaydedicilerin(Registers) bilgi giriş çıkışına göre ve kaydırma yönüne göre sınıflandırılması. Sağa kaydırmalı kaydedici(right
DetaylıFPGA ile Gömülü Sistem Tasarımı (EE 525) Ders Detayları
FPGA ile Gömülü Sistem Tasarımı (EE 525) Ders Detayları Ders Adı Ders Kodu Dönemi Ders Saati Uygulama Saati Laboratuar Saati Kredi AKTS FPGA ile Gömülü Sistem Tasarımı EE 525 Her İkisi 3 0 0 0 7.5 Ön Koşul
DetaylıBu ders boyunca, ilk önce sayısal kontrol sistemlerinin temellerini tanıtıp, daha sonra birkaç temel pratik uygulamasından bahsedeceğiz.
Özellikle 2000 li yıllarda dijital teknolojideki gelişmeler, dijital (sayısal) kontrol sistemlerini analog kontrol sistemleriyle rekabet açısından 90 lı yıllara göre daha üst seviyelere taşımıştır. Düşük
DetaylıFPGA ile Gömülü Sistem Tasarımı (EE 525) Ders Detayları
FPGA ile Gömülü Sistem Tasarımı (EE 525) Ders Detayları Ders Adı Ders Kodu Dönemi Ders Saati Uygulama Saati Laboratuar Saati Kredi AKTS FPGA ile Gömülü Sistem Tasarımı EE 525 Her İkisi 3 0 0 0 7.5 Ön Koşul
DetaylıSayısal Tümleşik Devreler ve Sistemler (EE 312) Ders Detayları
Sayısal Tümleşik Devreler ve Sistemler (EE 312) Ders Detayları Ders Adı Ders Kodu Dönemi Ders Saati Uygulama Saati Laboratuar Saati Kredi AKTS Sayısal Tümleşik Devreler ve Sistemler EE 312 Güz 3 0 0 3
DetaylıBölüm 4 Yoğunluk Dönüşümleri ve Histogram İşleme
BLM429 Görüntü İşlemeye Giriş Bölüm 4 Yoğunluk Dönüşümleri ve Histogram İşleme Dr. Öğr. Üyesi Caner ÖZCAN It makes all the difference whether one sees darkness through the light or brightness through the
DetaylıSayısal Sistemler (MECE 305) Ders Detayları
Sayısal Sistemler (MECE 305) Ders Detayları Ders Adı Ders Kodu Dönemi Ders Saati Uygulama Saati Laboratuar Saati Kredi AKTS Sayısal Sistemler MECE 305 Güz 2 0 2 3 5 Ön Koşul Ders(ler)i Dersin Dili Dersin
DetaylıSAYISAL ELEKTRONİK BÖLÜM 6 BİRLEŞİK DEVRELER (COMBİNATIONAL)
ÖLÜM 6 İRLEŞİK EVRELER (OMİNTIONL) 128 6.1 RİTMETİK ÜNİTELER Toplama, çıkarma,çarpma ve bölme gibi aritmetik işlemleri yapan sayısal devrelere aritmetik devreler adı verilir. Sayısal sistemlerde temel
DetaylıELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ SAYISAL DEVRE TASARIMI LABORATUVARI DENEY RAPORU. Deney No: 3 FF Devreleri
TEKNOLOJİ FAKÜLTESİ ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ SAYISAL DEVRE TASARIMI LABORATUVARI DENEY RAPORU Deney No: 3 FF Devreleri Yrd. Doç Dr. Ünal KURT Yrd. Doç. Dr. Hatice VURAL Arş. Gör. Ayşe AYDIN YURDUSEV
DetaylıBÖLÜM 2 SAYI SİSTEMLERİ
İÇİNDEKİLER BÖLÜM 1 GİRİŞ 1.1. Lojik devre içeriği... (1) 1.1.1. Kodlama, Kod tabloları... (2) 1.1.2. Kombinezonsal Devre / Ardışıl Devre... (4) 1.1.3. Kanonik Model / Algiritmik Model... (4) 1.1.4. Tasarım
DetaylıSAYISAL ELEKTRONİK. Ege Üniversitesi Ege MYO Mekatronik Programı
SYISL ELEKTRONİK Ege Üniversitesi Ege MYO Mekatronik Programı ÖLÜM ileşimsel Mantık Devreleri Yarım Toplayıcı İkili toplama işleini yapan devreye yarım toplayıcı adı verilir. Yarım toplayıcı girişlerine
DetaylıOtomata Teorisi (BİL 2114)
Otomata Teorisi (BİL 2114) Hafta 2: Sonlu Otomata (1.Bölüm) bas kapa aç bas 1 Hafta 2 Plan 1. Bir Sonlu Otomata Orneği 2. Sonlu Otomatanin Esasları 3. Sonlu Otomatanın Resmi Gösterimi 4. Nondeterministik
DetaylıBölüm 7 Ardışıl Lojik Devreler
Bölüm 7 Ardışıl Lojik Devreler DENEY 7- Flip-Floplar DENEYİN AMACI. Kombinasyonel ve ardışıl lojik devreler arasındaki farkları ve çeşitli bellek birimi uygulamalarını anlamak. 2. Çeşitli flip-flop türlerinin
DetaylıBölüm 1 Ürüne Genel Bakış
Bölüm 1 Ürüne Genel Bakış 1.1 Ürün Etiketi Şekil 1-1 Etiket Model Instruction Model numarası bazı rakam ve harfler içerir. Bu işaretler cihazın gücünü, güç seviyesini ve bazı diğer özel bilgileri içerir.
DetaylıEGE ÜNİVERSİTESİ EGE MYO MEKATRONİK PROGRAMI
EGE ÜNİVERSİTESİ EGE MYO MEKATRONİK PROGRAMI 23.02.2015 Yrd.Doç.Dr. Dilşad Engin PLC Ders Notları 2 PROGRAMLANABİLİR DENETLEYİCİLER NÜMERİK İŞLEME 23.02.2015 Yrd.Doç.Dr. Dilşad Engin PLC Ders Notları 3
DetaylıHaberleşme Ağları (EE 403) Ders Detayları
Haberleşme Ağları (EE 403) Ders Detayları Ders Adı Ders Kodu Dönemi Ders Uygulama Saati Saati Laboratuar Saati Kredi AKTS Haberleşme Ağları EE 403 Her İkisi 3 0 0 3 5 Ön Koşul Ders(ler)i COMPE 102 Dersin
DetaylıBÖLÜM 9 - SENKRON SIRALI / ARDIŞIL MANTIK DEVRELERİ (SYNCHRONOUS SEQUENTİAL LOGİC)
SAYISAL TASARIM-I 12. 13. 14. HAFTA BÖLÜM 9 - SENKRON SIRALI / ARDIŞIL MANTIK DEVRELERİ (SYNCHRONOUS SEQUENTİAL LOGİC) İÇERİK: Ardışıl Devrelerin Analizi Durum Geçiş Şeması Yöntemi Durum Geçiş Tabloları
DetaylıYrd.Doç.Dr. Celal Murat KANDEMİR
Bilgisayar Mimarisi Ara Bağlantı Yapıları ve Bus Kavramı Yrd.Doç.Dr. Celal Murat KANDEMİR ESOGÜ Eğitim Fakültesi - BÖTE twitter.com/cmkandemir Ara Bağlantı Yapıları Bir bilgisayar sistemi MİB, bellek ve
DetaylıHer bir kapının girişine sinyal verilmesi zamanı ile çıkışın alınması zamanı arasında çok kısa da olsa fark bulunmaktadır -> kapı gecikmesi
Kapılardaki gecikme Her bir kapının girişine sinyal verilmesi zamanı ile çıkışın alınması zamanı arasında çok kısa da olsa fark bulunmaktadır -> kapı gecikmesi Kapılardaki gecikme miktarının hesaplanması
DetaylıVerilog HDL e Giriş Bilg. Yük. Müh. Selçuk BAŞAK
Verilog HDL e Giriş Bilg. Yük. Müh. Selçuk BAŞAK SelSistem Bilgi ve İletişim Teknolojileri www.selsistem.com.tr Donanım Tanımlama Dilleri - HDL İlk olarak 1977 yılında, ISP(Instruction Set Processor) -
Detaylı5. LOJİK KAPILAR (LOGIC GATES)
5. LOJİK KPILR (LOGIC GTES) Dijital (Sayısal) devrelerin tasarımında kullanılan temel devre elemanlarına Lojik kapılar adı verilmektedir. Her lojik kapının bir çıkışı, bir veya birden fazla girişi vardır.
DetaylıBölüm Bazı Temel Konseptler
Bölüm 7 Bu ve bundan sonraki bölümde, makine komutlarını işleten ve diğer birimlerin faaliyetlerini düzenleyen işlem birimi üzerine yoğunlaşacağız. Bu birim genellikle Komut Seti Mimarisi (Instruction
DetaylıSAYISAL ELEKTRONİK. Ege Üniversitesi Ege MYO Mekatronik Programı
SAYISAL ELEKTRONİK Ege Üniversitesi Ege MYO Mekatronik Programı BÖLÜM 1 Sayısal Kavramlar Analog ve Sayısal Sistemler 3 Gününüzde bir çok elektronik sistem sayısal ve analog devrelerin birleşiminden oluşur.
DetaylıBu deney çalışmasında kombinasyonel lojik devrelerden decoder incelenecektir.
4.1 Ön Çalışması Deney çalışmasında yapılacak uygulamaların benzetimlerini yaparak, sonuçlarını ön çalışma raporu olarak hazırlayınız. 4.2 Deneyin Amacı MSI lojik elemanları yardımıyla kombinasyonel lojik
DetaylıBM312 Ders Notları - 3 2014
DETERMİNİSTİK SONLU OTOMATLAR (DETERMINISTIC FINITE AUTOMATA) Bir Sonlu Otomat (FA) sabit ve sonlu kapasitede bir merkezi işlem ünitesine sahiptir. Giriş bilgisini input tape üzerinden string olarak alır.
Detaylıx86 Ailesi Mikroişlemciler ve Mikrobilgisayarlar
x86 Ailesi 1 8085A,8088 ve 8086 2 Temel Mikroişlemci Özellikleri Mikroişlemcinin bir defade işleyebileceği kelime uzunluğu Mikroişlemcinin tek bir komutu işleme hızı Mikroişlemcinin doğrudan adresleyebileceği
DetaylıBM-311 Bilgisayar Mimarisi
1 BM-311 Bilgisayar Mimarisi Hazırlayan: M.Ali Akcayol Gazi Üniversitesi Bilgisayar Mühendisliği Bölümü Konular Operand türleri Assembly dili 2 İşlemcinin yapacağı iş makine komutlarıyla belirlenir. İşlemcinin
DetaylıT.C. KOCAELİ ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLİŞİM SİSTEMLERİ MÜHENDİSLİĞİ
T.C. KOCAELİ ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLİŞİM SİSTEMLERİ MÜHENDİSLİĞİ 1 7. HAFTA Flip-Floplar RS Flip Flop, Tetiklemeli RS Flip Flop, JK Flip Flop, D Tipi Flip Flop, T Tipi Flip Flop Tetikleme
DetaylıBSE 207 Mantık Devreleri Lojik Kapılar ve Lojik Devreler (Logic Gates And Logic Circuits)
SE 207 Mantık Devreleri Lojik Kapılar ve Lojik Devreler (Logic Gates nd Logic Circuits) Sakarya Üniversitesi Lojik Kapılar - maçlar Lojik kapıları ve lojik devreleri tanıtmak Temel işlemler olarak VE,
DetaylıİSTANBUL TEKNİK ÜNİVERSİTESİ BİLGİSAYAR MÜHENDİSLİĞİ BÖLÜMÜ LOJİK DEVRELERİ LABORATUVARI DENEY RAPORU
İSTANBUL TEKNİK ÜNİVERSİTESİ BİLGİSAYAR MÜHENDİSLİĞİ BÖLÜMÜ LOJİK DEVRELERİ LABORATUVARI DENEY RAPORU DENEYİN ADI : BELLEKLE TASARIM Seri Aritmetik Lojik Birim II (9.2) RAPORU HAZIRLAYAN : BEYCAN KAHRAMAN
DetaylıBM-311 Bilgisayar Mimarisi
1 BM-311 Bilgisayar Mimarisi Hazırlayan: M.Ali Akcayol Gazi Üniversitesi Bilgisayar Mühendisliği Bölümü Konular Bilgisayar Bileşenleri Bilgisayarın Fonksiyonu Instruction Cycle Kesmeler (Interrupt lar)
DetaylıBölüm 4 Ardışıl Lojik Devre Deneyleri
Bölüm 4 Ardışıl Lojik Devre Deneyleri DENEY 4-1 Flip-Floplar DENEYİN AMACI 1. Kombinasyonel ve ardışıl lojik devreler arasındaki farkları ve çeşitli bellek birimi uygulamalarını anlamak. 2. Çeşitli flip-flop
DetaylıÇoktan Seçmeli Değerlendirme Soruları Akış Şemaları İle Algoritma Geliştirme Örnekleri Giriş 39 1.Gündelik Hayattan Algoritma Örnekleri 39 2.Say
İÇİNDEKİLER 1. Bilgisayarın Yapısı Ve Programlama Dilleri Giriş 1 Bilgisayar ve Programlamanın Kısa Bir Tarihçesi 2 Donanım ve Yazılım Kavramları 3 Bilgisayarın Donanımsal yapısı 4 Giriş Birimi (Input
DetaylıElektronik Devreler I (EE 201) Ders Detayları
Elektronik Devreler I (EE 201) Ders Detayları Ders Adı Ders Kodu Dönemi Ders Saati Uygulama Saati Laboratuar Saati Kredi AKTS Elektronik Devreler I EE 201 Bahar 3 2 0 4 6 Ön Koşul Ders(ler)i EE 102 (FD)
DetaylıC++ Programming: Program Design Including Data Structures, Third Edition. Bölüm 1: Bilgisayarlar ve Programlama Dillerine Kısa Bakış
C++ Programming: Program Design Including Data Structures, Third Edition Bölüm 1: Bilgisayarlar ve Programlama Dillerine Kısa Bakış Bölüm 1 : Amaçlar Farklı tipteki bilgisayarların öğrenilmesi Bir bilgisayar
DetaylıKENAR TETİKLEMELİ D FLİP-FLOP
Karadeniz Teknik Üniversitesi Bilgisaar Mühendisliği Bölümü Saısal Tasarım Laboratuarı KENAR TETİKLEMELİ FLİP-FLOP 1. SR Flip-Flop tan Kenar Tetiklemeli FF a Geçiş FF lar girişlere ugulanan lojik değerlere
DetaylıÖDEV (Vize Dönemi) CEVAPLAR. 1. Ekrana Merhaba Dünya! yazdıran algoritmanın akış diyagramını çiziniz ve sözde kod olarak yazınız.
ÖDEV (Vize Dönemi) CEVAPLAR 1. Ekrana Merhaba Dünya! yazdıran algoritmanın akış diyagramını çiziniz ve sözde kod olarak yazınız. PROGRAM Soru1 PRINT Merhaba Dünya! ; 2. Klavyeden girilen negatif bir sayıyı
DetaylıEEM122SAYISAL MANTIK SAYICILAR. Elektrik Elektronik Mühendisliği Yrd. Doç. Dr. Hüseyin Sağkol
EEM122SAYISAL MANTIK BÖLÜM 6: KAYDEDİCİLER VE SAYICILAR Elektrik Elektronik Mühendisliği Yrd. Doç. Dr. Hüseyin Sağkol KAYDEDİCİLER VE SAYICILAR Flip-flopkullanan devreler fonksiyonlarına göre iki guruba
DetaylıC-Serisi PLC İleri Seviye Eğitim
C-Serisi PLC İleri Seviye Eğitim 1 PLC ye Giriş 2 PLC ye Giriş 3 PLC ye Giriş CJ1 I/O Modülleri - 8/16/32/64pts Max I/O - 160,640 Max Program Kapasitesi - 20K Steps Komut sayısı - 400 4 PLC Ladder Diyagram
DetaylıAlgoritma ve Akış Diyagramları
Algoritma ve Akış Diyagramları Bir problemin çözümüne ulaşabilmek için izlenecek ardışık mantık ve işlem dizisine ALGORİTMA, algoritmanın çizimsel gösterimine ise AKIŞ DİYAGRAMI adı verilir. 1 Akış diyagramları
DetaylıKAYNAK KİTAP: 1-DIGITAL DESIGN PRINCIPLES & PRACTICES PRINCIPLES & PRACTICES PRINCIPLES & PRACTICES. PRENTICE HALL. Yazar: JOHN F.
KAYNAK KİTAP: 1-DIGITAL DESIGN PRINCIPLES & PRACTICES PRINCIPLES & PRACTICES PRINCIPLES & PRACTICES. PRENTICE HALL. Yazar: JOHN F. WAKERLY DERSIN TANIMI Dersin Adı: SAYISAL TASARIM-I/BM-205 Dersin Kredisi:
DetaylıNECMETTİN ERBAKAN ÜNİVERSİTESİ MÜHENDİSLİK MİMARLIK FAKÜLTESİ ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ SAYISAL DEVRE TASARIMI LABORATUVARI DENEY FÖYÜ
NECMETTİN ERBAKAN ÜNİVERSİTESİ MÜHENDİSLİK MİMARLIK FAKÜLTESİ ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ SAYISAL DEVRE TASARIMI LABORATUVARI DENEY FÖYÜ DENEY 1 Elektronik devrelerde sık sık karşımıza çıkan
DetaylıFatih Üniversitesi Elektrik ve Elektronik Mühendisliği Bölümü EEM 316 Haberleşme I LAB SINAVI DARBE GENLİK MODÜLASYONU (PWM)
Fatih Üniversitesi Elektrik ve Elektronik Mühendisliği Bölümü EEM 316 Haberleşme I LAB SINAVI DARBE GENLİK MODÜLASYONU (PWM) 9.1 Amaçlar 1. µa741 ile PWM modülatör kurulması. 2. LM555 in çalışma prensiplerinin
DetaylıBÖL-1B. Fatih University- Faculty of Engineering- Electric and Electronic Dept.
SAYISAL DEVRE TASARIMI EEM122 Ref. Morris MANO & Michael D. CILETTI SAYISAL TASARIM 4. Baskı BÖL-1B Fatih University- Faculty of Engineering- Electric and Electronic Dept. İŞARETLİ SAYILAR Bilgisayar gibi
DetaylıFatih University- Faculty of Engineering- Electric and Electronic Dept.
Dijital Devre Tasarımı EEE122 A Ref. Morris MANO & Michael D. CILETTI DIGITAL DESIGN 4 th edition Fatih University- Faculty of Engineering- Electric and Electronic Dept. Chapter 3 Boole Fonksiyon Sadeleştirmesi
DetaylıBİÇİMSEL DİLLER VE OTOMATLAR
BİÇİMSEL DİLLER VE OTOMATLAR Hazırlayanlar: Prof.Dr. Emre HARMANCI Yard.Doç.Dr. Osman Kaan EROL İçindekiler: 1. Sonlu Durumlu Makinalar 1.1. Tanım ve modeller (Mealy ve Moore Modelleri) 1.2. Algoritmik
DetaylıEk 20: Digital Design Bologna
DERS ÖĞRETİM PLANI Dersin Adı Sayısal Tasarım Dersin Kodu EE 03 Dersin Türü (Zorunlu, Seçmeli) Zorunlu Dersin Seviyesi (Ön Lisans, Lisans, Y.Lisans, Doktora) Lisans Dersin AKTS Kredisi 5 Haftalık Ders
Detaylımustafacosar@hitit.edu.tr http://web.hitit.edu.tr/mustafacosar
Algoritma ve Programlamaya Giriş mustafacosar@hitit.edu.tr http://web.hitit.edu.tr/mustafacosar İçerik Algoritma Akış Diyagramları Programlamada İşlemler o o o Matematiksel Karşılaştırma Mantıksal Programlama
DetaylıBilgisayar Mimarisi ve Organizasyonu Giriş
+ Bilgisayar Mimarisi ve Organizasyonu Giriş Bilgisayar Mimarisi Bilgisayar Organizasyonu Programcının görebileceği bir sistemin nitelikleri Bir programın mantıksal yürütülmesi üzerinde direk bir etkisi
DetaylıHACETTEPE ÜNİVERSİTESİ BAHAR DÖNEMİ
Öğrenci Adı Soyadı: Öğrenci Numarası: S1 S2 S3 S4 S5 S6 S7 Toplam HACETTEPE ÜNİVERSİTESİ 2012-2013 BAHAR DÖNEMİ BİLGİSAYAR MÜHENDİSLİĞİ BÖLÜMÜ BBM202 Algoritmalar 1. Ara Sınav 25.04.2013 Sınav Süresi:
DetaylıC PROGRAMLAMA YRD.DOÇ.DR. BUKET DOĞAN PROGRAM - ALGORİTMA AKIŞ ŞEMASI
C PROGRAMLAMA DİLİ YRD.DOÇ.DR. BUKET DOĞAN 1 PROGRAM - ALGORİTMA AKIŞ ŞEMASI Program : Belirli bir problemi çözmek için bir bilgisayar dili kullanılarak yazılmış deyimler dizisi. Algoritma bir sorunun
DetaylıBilgisayarların Gelişimi
Bilgisayarların Gelişimi Joseph Jacquard (1810) Bilgisayar tabanlı halı dokuma makinesi Delikli Kart (Punch Card) Algoritma ve Programlama 6 Bilgisayar Sistemi 1. Donanım fiziksel aygıtlardır. 2. Yazılım
DetaylıBilişim Sistemleri. Modelleme, Analiz ve Tasarım. Yrd. Doç. Dr. Alper GÖKSU
Bilişim Sistemleri Modelleme, Analiz ve Tasarım Yrd. Doç. Dr. Alper GÖKSU Ders Akışı Hafta 10-11. Nesneye Yönelik Sistem Analizi Haftanın Amacı Bilişim sistemleri geliştirmede nesneye yönelik sistem analizi
DetaylıProgramlanabilir Devreler
Programlanabilir Devreler Testbench & Simülasyon İçerik Tasarlamış olduğumuz sayısal sistemlerin fonksiyonel olarak istenildiği gibi gerçekleştirdiğini doğrulamak gerekir. Verilog ve VHDL gibi donanım
DetaylıDOĞU AKDENİZ ÜNİVERSİTESİ BAHAR BİLGİSAYAR MÜHENDİSLİĞİ BÖLÜMÜ BLGM-324 BİLGİSAYAR MİMARİSİ DENEY #6
DOĞU AKDENİZ ÜNİVERSİTESİ BAHAR 2012-2013 BİLGİSAYAR MÜHENDİSLİĞİ BÖLÜMÜ BLGM-324 BİLGİSAYAR MİMARİSİ DENEY #6 16 Bitlik R Tipi İçin ALTERA MAX-PLUS-II VHDL de Tam Tek Saat Veri Yolu Birimi Amaç: Tek-Saat
DetaylıDİNAMİK - 7. Yrd. Doç. Dr. Mehmet Ali Dayıoğlu Ankara Üniversitesi Ziraat Fakültesi. Tarım Makinaları ve Teknolojileri Mühendisliği Bölümü
DİNAMİK - 7 Yrd. Doç. Dr. Mehmet Ali Dayıoğlu Ankara Üniversitesi Ziraat Fakültesi Tarım Makinaları ve Teknolojileri Mühendisliği Bölümü 7. HAFTA Kapsam: Parçacık Kinetiği, Kuvvet İvme Yöntemi Newton hareket
DetaylıDOKUZ EYLÜL ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ DEKANLIĞI DERS/MODÜL/BLOK TANITIM FORMU. Dersin Kodu: CME 2006
Dersi Veren Birim: Bilgisayar Mühendisliği Dersin Türkçe Adı: BİLGİSAYAR MİMARİSİ Dersin Orjinal Adı: COMPUTER ARCHITECTURE Dersin Düzeyi:(Ön lisans, Lisans, Yüksek Lisans, Doktora) Lisans Dersin Kodu:
DetaylıDENEY 3a- Yarım Toplayıcı ve Tam Toplayıcı Devresi
DENEY 3a- Yarım Toplayıcı ve Tam Toplayıcı Devresi DENEYİN AMACI 1. Aritmetik birimdeki yarım ve tam toplayıcıların karakteristiklerini anlamak. GENEL BİLGİLER Toplama devreleri, Yarım Toplayıcı (YT) ve
DetaylıFonksiyon Blokları Açıklamaları
Fonksiyon lokları Açıklamaları A İsim PWM Fonksiyonu Açıklama Sayısal girişi On/Off kontrole çevirir. Kullanım alanı aha çok PI kontrol sonrası çıkışın On/Off olarak yapıldığı proseslerde kullanılır. Kullanımı
DetaylıTEKNOLOJİ FAKÜLTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ EET-206 SAYISAL ELEKTRONİK - II LABORATUVARI
TEKNOLOJİ FAKÜLTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ EET-206 SAYISAL ELEKTRONİK - II LABORATUVARI DENEY FÖYÜ 1 EET-206 SAYISAL ELEKTRONİK - II LABORATUVARI DENEY NO : 1 DENEYİN ADI : OSİLATÖR DEVRESİ Giriş
DetaylıİTKİLİ MOTORLU UÇAĞIN YATAY UÇUŞ HIZI
İTKİLİ MOTORLU UÇAĞIN YATAY UÇUŞ HIZI Mustafa Cavcar Anadolu Üniversitesi Havacılık ve Uzay Bilimleri Fakültesi 26470 Eskişehir Yatay uçuş sabit uçuş irtifaında yeryüzüne paralel olarak yapılan uçuştur.
Detaylı