KENAR TETİKLEMELİ D FLİP-FLOP

Ebat: px
Şu sayfadan göstermeyi başlat:

Download "KENAR TETİKLEMELİ D FLİP-FLOP"

Transkript

1 Karadeniz Teknik Üniversitesi Bilgisaar Mühendisliği Bölümü Saısal Tasarım Laboratuarı KENAR TETİKLEMELİ FLİP-FLOP 1. SR Flip-Flop tan Kenar Tetiklemeli FF a Geçiş FF lar girişlere ugulanan lojik değerlere göre durum değiştiren, geribeslemeli lojik devrelerdir. En basit FF Set-Reset (SR) FF udur. evre apısı, doğruluk tablosu ve zamanlama diagramı Şekil-1.1 de gösterilmiştir. S S S R L L izin verilmez R R X L H H H L L H H X Şekil-1.1 Basit SR FF Şekil-1.1 deki devrede S ve R girişleri anı anda üksek olduğunda çıkış bir önceki durumunu korur. S alçak, R üksek olduğunda çıkış setlenir (=1). S üksek, R alçak olduğunda çıkış resetlenir (=0). S ve R nin anı anda alçak seviede bulunması durumunda ve lojik-1 olur. FF larda ve daima birbirlerinin tersi olarak düşünüldüğünden bu istenmeen bir durumdur. Bu sebeple S=0, R=0 durumuna izin verilmez. Basit SR FF ta girişlerden biri değiştiği anda çıkış etkilenir. aha karmaşık devrelerde, kullanılan elemanlar arasındaki senkronizasonu sağlamak için, FF girişlerinin çıkışı belirli zaman aralıklarında etkilemesi istenir. Bu ise devree bir saat girişi eklenerek sağlanabilir. S R Şekil-1.2 Latch Mode SR FF Bu devrede girişi alçak olduğu sürece S ve R deki değişmelerin FF u etkilemesine izin verilmez. üksek olduğunda ise devre basit SR FF doğruluk tablosunu gerçekler. Bu devre latchmode SR FF olarak adlandırılır. Şekil-1.2 deki latch mode SR FF dan latch mode FF elde edilebilir. Şekil-1.3 te gösterildiği gibi bu FF un data () ve saat () olmak üzere iki girişi vardır. çıkışı saatin üksek seviesi süresince girişine eşittir. Saatin düşük seviesinde ise, üksek durumdaki en son girişi çıkışta 1

2 korunur. nin seviesine bakılarak nin FF u etkilemesine izin verildiğinden bu FF a sevie tetiklemeli FF da denilir. Şekil-1.3 Latch Mode FF Şekil-1.3 teki devrede, saat üksek iken ve deki değerler daima birbirlerinin tersi olacağından, Şekil-1.3 teki devrede değişiklik apılarak Şekil-1.4 te anı özellikteki devre elde edilebilir. Şekil-1.4 Latch Mode FF girişi alnızca saat işaretinin ükselen vea düşen kenarında çıkışa aktarılırsa bu FF kenar tetiklemeli FF udur. Şekil-1.4 ten kenar tetiklemeli FF unu elde etmee çalışalım. Şekil-1.4 teki devrede alçak olduğu sürece ve lojik-1 olur ve bir önceki değerini korur. alçaktan ükseğe geçtikten kısa bir süre sonra ve farklı eni değerler alır. Bu kısa sürede, ani tetikleme anında =1, =1 ve =1 değerlerini alır. Bu tetikleme anında i çıkışa aktaran ve diğer anlarda nin i etkilemesini önleen ek bir lojik düzenek oluşturarak FF kenar tetiklemeli apılabilir. Bu ek lojik düzenek için doğruluk tablosu şu şekilde oluşturulabilir. =0 için ve de değişiklik olamaacağından inceleme =1 için apılacaktır. w w Şekil-1.5 Kenar Tetiklemelie Geçiş evresi 1. Bölge 2. Bölge 2

3 Şekil-1.5 teki devrenin doğruluk tablosunda 2. bölge tetikleme anındaki kombinasonları içerir. Bu bölgede nin çıkışa aktarılması için w, girişine eşit olmalıdır. oğruluk tablosunda 1. bölgede iken in eski değeri korunmalıdır. Bu da w nun, in tersi olarak alınmasıla sağlanabilir w =.+ w = ((.).) Şekil-1.6 Ek Lojik evre iagram ve Şekli oğruluk tablosundan elde edilen ek devre Şekil-1.6 da görülmektedir. Ek devre ile Şekil- 1.5 teki devre eniden düzenlenirse Şekil-1.7 deki kenar tetiklemeli FF u elde edilmiş olur. Şekil-1.7 deki devrede daha önce belirtilen tetikleme anında (=1, =1, =1) in eni değeri oluşmadan önce =0 olur ve çıkış resetlenir. =0 ise, çıkış zaten resetlenecekti. =1 için =1 olması sağlanarak resetleme durumu önlenmelidir. Bu, i üreten kapıa nin tersi girilerek gerçeklenebilir. Bu bağlantı Şekil-1.8 de gösterilmiştir. w Şekil-1.7 Kritik urumlu Kenar Tetiklemeli FF z Şekil-1.8 Kenar Tetiklemeli FF 3

4 2. Ana Modlu evre Tasarım Yöntemile Kenar Tetiklemeli FF Tasarımı Kenar tetiklemeli FF ana modlu ardışıl devre tasarım tekniği ile de gerçeklenebilir. Bilindiği üzere, bu devre tasarım önteminde ilk önce ve girişlerinde medana gelebilecek olası tüm değşiklikleri içeren ilkel akış tablosu düzenlenmelidir Şekil-2.1 Kenar Tetiklemeli FF için ilkel akış tablosu evrenin başlangıçta sıfır çıkışını veren 1 kararlı durumunda olduğunu varsaalım. girişi sıfır iken, girişi lojik-1 e geçtiğinde çıkış lojik-0 olmalıdır. Bu da 2 kararlı durumuna geçmek demektir. Eğer den önce lojik-1 olursa devre 3 kararlı durumuna geçer. 3 durumunda, nin 0-1 geçişi 5 durumuna geçişi sağlaacaktır. Bu şekilde devam edilirse olası tüm değişimler için ilkel akış tablosu kurulmuş olur. Şekil-2.1 deki ilkel akış tablosundan merger diagramı ardımıla Şekil-2.2 deki minimum akış tablosu oluşturulur (1, 2, 4) 3 (3) (5, 6, 8) 7 (7) a b c d Şekil-2.2 Merger diagramı ve minimum akış tablosu urum ataması apılarak Şekil-2.3 teki geçiş diagramı elde edilir Şekil-2.3 Tamamlanmış geçiş tablosu 4

5 gibidir. Şekil-2.3 teki tablodan Y 1 ve Y 0 ın elde edilebilmesi için Karnaugh diagramı Şekil-2.4 teki * * Y * Y 0 Şekil-2.4 Y 1 ve Y 0 için Karnaugh iagramları Karnaugh diagramından elde edilen Y 1 ve Y 0 ifadeleri şöledir; Y= + + Y = Bu ifadeler NAN lojik mantığına çevrilirse; Y = + ( + ) Y = + ( + ) = ( + ) = ( + ) = () = ( ) Tamamlanmış geçiş tablosundan çıkış ifadesinin Y 1 e eşit olduğu kolaca görülebilir. Yani, Z=Y 1 dir. Elde edilen sonuçlara göre çizilen devre Şekil-2.5 te verilmiştir. evrenin daha ekonomik hale getirilmesi, 3 numaralı kapı girişindeki 0 terimini elde etmek için NOT kapısı kullanmak erine 2 numaralı kapı çıkışını kullanmakla sağlanabilir. Oluşacak eni devre Şekil-2.6 daki gibidir. Y 0 Y 1 Şekil-2.5 Bulunan evre 5

6 Y 0 Y 1 Y 2 Şekil-2.6 NOT Kapısız Yeni evre Şekil-2.6 daki devre için Y 1 ifadesi eniden azılırsa; Y = Bu ifadenin Karnaugh diagramı incelendiğinde statik risk olduğu görülür. Şekil-2.7 Yeni Y 1 İfadesi için Karnaugh iagramı Buradaki statik riski ortadan kaldırmak için eni bir ikincil değişken Y 2 tanımlanırsa denklemler basitleşir ve statik risk problemini çözmek kolalaşır. Eşitlikler eniden düzenlenirse; Y = Y = Y = ifadeleri elde edilir. Bu ifadeler incelendiğinde sadece Y 2 ifadesinde riskin var olduğu görülür. Bu üzden Y 2 nin Karnaugh diagramı eniden oluşturulmalıdır. Bunun için de eni devrenin geçiş tablosunu tekrar oluşturmak gerekir (a) Şekil-2.8 a) Yeni devre için geçiş tablosu b) Y 2 nin Karnaugh iagramı (b) 6

7 Şekil-2.8.b de de gösterilen 0 teriminin ilavesile statik risk önlenebilir. Fakat bu terim ek bir donanım gerektirir. Statik-risk devre kararlı bir durumdan anı satırdaki başka bir kararlı duruma geçerken medana geldiğinden alnız buradaki 1 grupları birleştirilecektir. Bu geçiş anı Şekil- 2.8.a da gösterilen a dan b e geçiştir. Risk problemini ortadan kaldırmak için alnız taranmış bölgedeki 1 lerin birleştirilmesi eterlidir. Oluşacak terim 2 dir. Bu terim eklenirse statik risk ortadan kalkar ve durum tablosunda (,, 2, 1, 0 )=(1,1,1,1,0) durumunda (Y 2,Y 1,Y 0 )=(0,1,1) durumu (1,1,1) e değişir ve (1,1,1,0,0) durumunda ise (0,0,1) durumu (1,0,1) e değişir. Bu durumlar kararlı değillerdir, arıca arışa (race) sebep olacak bir çevrim (ccle) içinde bulunmadıklarından bir fark medana getirmezler. Bu nedenle Y 2 e 2 terimini ekleecek Şekil-1.8 deki z bağlantısının apılmasında hiç bir sakınca oktur. enein Yapılışı 1. Şekil-1.2 deki latch-mode SR FF devresini kurunuz ve girişlerine ugulanan işaretlere göre çıkış şekillerini elde ediniz. 2. enein 1. aşamasındaki işaretleri Şekil-1.3 teki latch mode FF a ugulaınız ve çıkış şekillerini elde ediniz. 3. Anı işaretleri Şekil-1.8 deki nihai devree ugulaınız. 4. Teorik olarak kenar tetiklemeli FF tasarımını anlaıp, başka tür FF ların tasarımını apabilecek bilgii edininiz. 5. Master-slave FF kavramını anlaıp düşen kenarda tetiklenen bir FF elde ediniz. 6. Latch mode FF a spike (anlık darbe) üreten bir bağlantı aparak sonucu gözlemleiniz. ene Soruları 1. Latch mode FF lar ile kenar tetiklemeli FF lar arasındaki fark nedir (çalışma önünden)? 2. Şekil-1.5 te verilen tablodaki 1. Ve 2. Bölge kavramları nei ifade etmektedir? Zaman çizelgesinde gösteriniz. 3. Şekil-2.7 de gösterilen risk durumu için neden 1 0 bağlantısı apılmamaktadır? 4. Şekil-2.8 de 2 bağlantısının eklenmesinin amacı nedir? Bu ekleme ile risk durumu kalkar mı? 5. Ana modlu ardışıl devre tasarımı öntemlerile düşen kenarda tetiklenen FF tasarlaınız. 6. Mastes-slave FF ların çalışma mantığı nasıldır? Araştırınız. 7. Spike (anlık darbe) üreten bir devrei temel lojik elemanları kullanarak nasıl üretebiliriz? 7

Bölüm 4 Ardışıl Lojik Devre Deneyleri

Bölüm 4 Ardışıl Lojik Devre Deneyleri Bölüm 4 Ardışıl Lojik Devre Deneyleri DENEY 4-1 Flip-Floplar DENEYİN AMACI 1. Kombinasyonel ve ardışıl lojik devreler arasındaki farkları ve çeşitli bellek birimi uygulamalarını anlamak. 2. Çeşitli flip-flop

Detaylı

1. Sayıcıların çalışma prensiplerini ve JK flip-floplarla nasıl gerçekleştirileceğini anlamak. 2. Asenkron ve senkron sayıcıları incelemek.

1. Sayıcıların çalışma prensiplerini ve JK flip-floplarla nasıl gerçekleştirileceğini anlamak. 2. Asenkron ve senkron sayıcıları incelemek. DENEY 7-2 Sayıcılar DENEYİN AMACI 1. Sayıcıların çalışma prensiplerini ve JK flip-floplarla nasıl gerçekleştirileceğini anlamak. 2. Asenkron ve senkron sayıcıları incelemek. GENEL BİLGİLER Sayıcılar, flip-floplar

Detaylı

Ders Notlarının Creative Commons lisansı Feza BUZLUCA ya aittir. Lisans: http://creativecommons.org/licenses/by-nc-nd/3.0/

Ders Notlarının Creative Commons lisansı Feza BUZLUCA ya aittir. Lisans: http://creativecommons.org/licenses/by-nc-nd/3.0/ Eşzamanlı (Senkron) Ardışıl Devrelerin Tasarlanması (Design) Bir ardışıl devrenin tasarlanması, çözülecek olan problemin sözle anlatımıyla (senaryo) başlar. Bundan sonra aşağıda açıklanan aşamalardan geçilerek

Detaylı

TURGUT ÖZAL ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ MANTIK DEVRELERİ LABORATUARI. Deney 5 Flip Flop Devreleri

TURGUT ÖZAL ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ MANTIK DEVRELERİ LABORATUARI. Deney 5 Flip Flop Devreleri TURGUT ÖZAL ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ MANTIK DEVRELERİ LABORATUARI Deney 5 Flip Flop Devreleri Öğrenci Adı & Soyadı: Numarası: 1. Flip Flop Devresi ve VEYADEĞİL

Detaylı

BÖLÜM 8 MANDAL(LATCH) VE FLİP-FLOPLAR SAYISAL ELEKTRONİK. Bu bölümde aşağıdaki konular anlatılacaktır

BÖLÜM 8 MANDAL(LATCH) VE FLİP-FLOPLAR SAYISAL ELEKTRONİK. Bu bölümde aşağıdaki konular anlatılacaktır AYIAL ELETONİ BÖLÜM 8 MANAL(LATCH) VE FLİP-FLOPLA Bu bölümde aşağıdaki konular anlatılacaktır Mandallar(Latches),- Mandalı, Mandalı ontak sıçramasının mandallar yardımı ile engellenmesi Flip-Floplar,-

Detaylı

18. FLİP FLOP LAR (FLIP FLOPS)

18. FLİP FLOP LAR (FLIP FLOPS) 18. FLİP FLOP LAR (FLIP FLOPS) Flip Flop lar iki kararlı elektriksel duruma sahip olan elektronik devrelerdir. Devrenin girişlerine uygulanan işarete göre çıkış bir kararlı durumdan diğer (ikinci) kararlı

Detaylı

Bölüm 4 Ardışıl Lojik Devre Deneyleri

Bölüm 4 Ardışıl Lojik Devre Deneyleri Bölüm 4 Ardışıl Lojik Devre Deneyleri DENEY 4-1 Flip-Floplar DENEYİN AMACI 1. Kombinasyonel ve ardışıl lojik devreler arasındaki farkları ve çeşitli bellek birimi uygulamalarını anlamak. 2. Çeşitli flip-flop

Detaylı

BSE 207 Mantık Devreleri Lojik Kapılar ve Lojik Devreler (Logic Gates And Logic Circuits)

BSE 207 Mantık Devreleri Lojik Kapılar ve Lojik Devreler (Logic Gates And Logic Circuits) SE 207 Mantık Devreleri Lojik Kapılar ve Lojik Devreler (Logic Gates nd Logic Circuits) Sakarya Üniversitesi Lojik Kapılar - maçlar Lojik kapıları ve lojik devreleri tanıtmak Temel işlemler olarak VE,

Detaylı

ARDIŞIL DEVRELER. Çıkışlar. Kombinezonsal devre. Girişler. Bellek

ARDIŞIL DEVRELER. Çıkışlar. Kombinezonsal devre. Girişler. Bellek ARDIŞIL DEVRELER Ardışıl Devreler konusunda Temel bellek elemanları Tutucu (Latch) Flip-flop Ardışıl devrelerin analizi Ardışıl devrelerin sentezi Saklayıcı (Register) ve Sayıcı (Counter) gibi çok kullanılan

Detaylı

τ s =0.76 ρghj o τ cs = τ cb { 1 Sin

τ s =0.76 ρghj o τ cs = τ cb { 1 Sin : Taban eğimi J o =0.000 olan trapez kesitli bir sulama kanalı ince çakıl bir zemine sahip olup, bu malzeme için kritik kama gerilmesi τ cb =3.9 N/m dir. Bu kanaldan 35 m 3 /s lik debi iletilmesi halinde

Detaylı

SAYICILAR. Tetikleme işaretlerinin Sayma yönüne göre Sayma kodlanmasına göre uygulanışına göre. Şekil 52. Sayıcıların Sınıflandırılması

SAYICILAR. Tetikleme işaretlerinin Sayma yönüne göre Sayma kodlanmasına göre uygulanışına göre. Şekil 52. Sayıcıların Sınıflandırılması 25. Sayıcı Devreleri Giriş darbelerine bağlı olarak belirli bir durum dizisini tekrarlayan lojik devreler, sayıcı olarak adlandırılır. Çok değişik alanlarda kullanılan sayıcı devreleri, FF lerin uygun

Detaylı

BÖLÜM 9 (COUNTERS) SAYICILAR SAYISAL ELEKTRONİK. Bu bölümde aşağıdaki konular anlatılacaktır

BÖLÜM 9 (COUNTERS) SAYICILAR SAYISAL ELEKTRONİK. Bu bölümde aşağıdaki konular anlatılacaktır SYISL ELETRONİ ÖLÜM 9 (OUNTERS) SYIILR u bölümde aşağıdaki konular anlatılacaktır Sayıcılarda Mod kavramı senkron sayıcılar senkron yukarı sayıcı (Up counter) senkron aşağı sayıcı (Down counter) senkron

Detaylı

Bir devrede bellek elemanı olarak kullanılmak üzere tutucuları inceledik.

Bir devrede bellek elemanı olarak kullanılmak üzere tutucuları inceledik. Flip-Flop Bir devrede bellek elemanı olarak kullanılmak üzere tutucuları inceledik. Tutucular bazı problemlere sahiptir: Tutucuyu ne zaman enable yapacağımızı bilmeliyiz. Tutucuyu çabucak devredışı bırakabilmeliyiz

Detaylı

Temel Flip-Flop ve Saklayıcı Yapıları. Mikroişlemciler ve Mikrobilgisayarlar

Temel Flip-Flop ve Saklayıcı Yapıları. Mikroişlemciler ve Mikrobilgisayarlar Temel Flip-Flop ve Saklayıcı Yapıları 1 Sayısal alga Şekilleri 1 2 4 3 1. Yükselme Zamanı 2. Alçalma Zamanı 3. Sinyal Genişliği 4. Genlik (Amplitude) 2 Periot (T) : Tekrar eden bir sinyalin arka arkaya

Detaylı

DENEY 1a- Kod Çözücü Devreler

DENEY 1a- Kod Çözücü Devreler DENEY 1a- Kod Çözücü Devreler DENEYİN AMACI 1. Kod çözücü devrelerin çalışma prensibini anlamak. GENEL BİLGİLER Kod çözücü, belirli bir ikili sayı yada kelimenin varlığını belirlemek için kullanılan lojik

Detaylı

DESTEK DOKÜMANI MALZEME VİRMANI

DESTEK DOKÜMANI MALZEME VİRMANI MALZEME VİRMANI Malzemeler arası miktar/stok aktarımı için ve/veya farklı bir amaç için alınmış malzeme miktarının bir kısmı yada tamamı sabit kıymet olarak kullanılmak istendiğinde, malzemeler arası aktarım

Detaylı

DENEY 10 UJT-SCR Faz Kontrol

DENEY 10 UJT-SCR Faz Kontrol DNY 0 UJT-SCR Faz Kontrol DNYİN AMACI. Faz kontrol ilkesini öğrenmek.. RC faz kontrol devresinin çalışmasını öğrenmek. 3. SCR faz kontrol devresindeki UJT gevşemeli osilatör uygulamasını incelemek. GİRİŞ

Detaylı

İnönü Üniversitesi Mühendislik Fakültesi Bilgisayar Mühendisliği Bölümü

İnönü Üniversitesi Mühendislik Fakültesi Bilgisayar Mühendisliği Bölümü İnönü Üniversitesi Mühendislik Fakültesi Bilgisayar Mühendisliği Bölümü 00223 - Mantık Devreleri Tasarımı Laboratuar Föyleri Numara: Ad Soyad: Arş. Grv. Bilal ŞENOL Devre Kurma Alanı Arş. Grv. Bilal ŞENOL

Detaylı

25. Aşağıdaki çıkarma işlemlerini doğrudan çıkarma yöntemi ile yapınız.

25. Aşağıdaki çıkarma işlemlerini doğrudan çıkarma yöntemi ile yapınız. BÖLÜM. Büyüklüklerin genel özellikleri nelerdir? 2. Analog büyüklük, analog işaret, analog sistem ve analog gösterge terimlerini açıklayınız. 3. Analog sisteme etrafınızdaki veya günlük hayatta kullandığınız

Detaylı

BÖLÜM 1: MADDESEL NOKTANIN KİNEMATİĞİ

BÖLÜM 1: MADDESEL NOKTANIN KİNEMATİĞİ BÖLÜM 1: MADDESEL NOKTANIN KİNEMATİĞİ 1.1. Giriş Kinematik, daha öncede vurgulandığı üzere, harekete sebep olan veya hareketin bir sonucu olarak ortaya çıkan kuvvetleri dikkate almadan cisimlerin hareketini

Detaylı

BÖLÜM 3 ALTERNATİF AKIMDA SERİ DEVRELER

BÖLÜM 3 ALTERNATİF AKIMDA SERİ DEVRELER BÖÜM 3 ATENATİF AKMDA SEİ DEVEE 3.1 - (DİENÇ - BOBİN SEİ BAĞANMAS 3. - (DİENÇ - KONDANSATÖÜN SEİ BAĞANMAS 3.3 -- (DİENÇ-BOBİN - KONDANSATÖ SEİ BAĞANMAS 3.4 -- SEİ DEVESİNDE GÜÇ 77 ATENATİF AKM DEVE ANAİİ

Detaylı

(Random-Access Memory)

(Random-Access Memory) BELLEK (Memory) Ardışıl devreler bellek elemanının varlığı üzerine kuruludur Bir flip-flop sadece bir bitlik bir bilgi tutabilir Bir saklayıcı (register) bir sözcük (word) tutabilir (genellikle 32-64 bit)

Detaylı

DENEY 21 IC Zamanlayıcı Devre

DENEY 21 IC Zamanlayıcı Devre DENEY 21 IC Zamanlayıcı Devre DENEYİN AMACI 1. IC zamanlayıcı NE555 in çalışmasını öğrenmek. 2. 555 multivibratörlerinin çalışma ve yapılarını öğrenmek. 3. IC zamanlayıcı anahtar devresi yapmak. GİRİŞ

Detaylı

ARDIŞIL DEVRELER FLIP FLOP (İKİLİ DEVRELER)

ARDIŞIL DEVRELER FLIP FLOP (İKİLİ DEVRELER) AIŞIL EVELE TANIM: ÇIKIŞLAIN BELİLİ Bİ ANAKİ EĞEİ, GİİŞLEİN YANLIZA O ANKİ EGEİNE EĞİL, AYNI ZAMANA GİİŞLEİN ÖNEKİ EĞELEİNİN IAINA A BAĞLI OLAN EVELEE AIŞIL EVELE AI VEİLİ. GEÇMİŞ GİİŞ EĞELEİNİN IAI HAFIZA

Detaylı

BÖLÜM 3: İLETİM HAT TEORİSİ

BÖLÜM 3: İLETİM HAT TEORİSİ BÖLÜM 3: İLETİM HAT TEORİSİ 1 İLETİM HATLARI İletim hatlarının tarihsel gelişimi iki iletkenli basit hatlarla(ilk telefon hatlarında olduğu gibi) başlamıştır. Mikrodalga enerjisinin iletimini gerçekleştirmek

Detaylı

ÜNİTE. MATEMATİK-1 Prof.Dr.Murat ÖZDEMİR İÇİNDEKİLER HEDEFLER GRAFİK ÇİZİMİ. Simetri ve Asimtot Bir Fonksiyonun Grafiği

ÜNİTE. MATEMATİK-1 Prof.Dr.Murat ÖZDEMİR İÇİNDEKİLER HEDEFLER GRAFİK ÇİZİMİ. Simetri ve Asimtot Bir Fonksiyonun Grafiği HEDEFLER İÇİNDEKİLER GRAFİK ÇİZİMİ Simetri ve Asimtot Bir Fonksionun Grafiği MATEMATİK-1 Prof.Dr.Murat ÖZDEMİR Bu ünitei çalıştıktan sonra; Fonksionun simetrik olup olmadığını belirleebilecek, Fonksionun

Detaylı

VEKTÖRLER KT YRD.DOÇ.DR. KAMİLE TOSUN FELEKOĞLU

VEKTÖRLER KT YRD.DOÇ.DR. KAMİLE TOSUN FELEKOĞLU VEKTÖRLER KT YRD.DOÇ.DR. KMİLE TOSUN ELEKOĞLU 1 Mekanik olaları ölçmekte a da değerlendirmekte kullanılan matematiksel büüklükler: Skaler büüklük: sadece bir saısal değeri tanımlamakta kullanılır, pozitif

Detaylı

Multivibratörler. Monastable (Tek Kararlı) Multivibratör

Multivibratörler. Monastable (Tek Kararlı) Multivibratör Multivibratörler Kare dalga veya dikdörtgen dalga meydana getiren devrelere MULTİVİBRATÖR adı verilir. Bu devreler temel olarak pozitif geri beslemeli iki yükselteç devresinden oluşur. Genelde çalışma

Detaylı

Zaman Diyagramları (Timing Diagrams) A B C AB. Propagasyon Gecikmesi (Propagation Delay)

Zaman Diyagramları (Timing Diagrams) A B C AB. Propagasyon Gecikmesi (Propagation Delay) ayısal evreler (Lojik evreleri) Zaman iyagramları (Timing iagrams) ayısal devrelerin zaman içindeki davranışlarını (giriş/çıkış ilişkisini) gösteren diyagramlardır. x ekseninde zaman, y ekseninde ise girişlerin

Detaylı

- 2-1 0 1 2 + 4a a 0 a 4a

- 2-1 0 1 2 + 4a a 0 a 4a İKİNCİ DERECEDEN FNKSİYNLARIN GRAFİKLERİ a,b,c,z R ve a 0 olmak üzere, F : R R f() = a + b + c şeklinde tanımlanan fonksionlara ikinci dereceden bir değişkenli fonksionlar denir. Bu tür fonksionların grafikleri

Detaylı

DERS 2. Fonksiyonlar

DERS 2. Fonksiyonlar DERS Fonksionlar.1. Fonksion Kavramı. Her bilim dalının önemli bir işlevi, çeşitli nesneler vea büüklükler arasında eşlemeler kurmaktır. Böle bir eşleme kurulması tahmin ürütme olanağı verir. Örneğin,

Detaylı

5. LOJİK KAPILAR (LOGIC GATES)

5. LOJİK KAPILAR (LOGIC GATES) 5. LOJİK KPILR (LOGIC GTES) Dijital (Sayısal) devrelerin tasarımında kullanılan temel devre elemanlarına Lojik kapılar adı verilmektedir. Her lojik kapının bir çıkışı, bir veya birden fazla girişi vardır.

Detaylı

Birden Çok Tabloda Sorgulama (Join)

Birden Çok Tabloda Sorgulama (Join) Birden Çok Tabloda Sorgulama (Join) Join(Birleştirici), iki ya da daha fazla tabloyu aynı anda sorgulayarak bir sonuç tablosu (result table) oluşturmaya yarar. Örneğin: İki tabloyu birleştirici ile birleştirerek

Detaylı

Bir motorun iç yapısı çok farklı gözükse bile, motorun uç davranışını bu iki türün birisi cinsinden tanımlamak her zaman mümkündür.

Bir motorun iç yapısı çok farklı gözükse bile, motorun uç davranışını bu iki türün birisi cinsinden tanımlamak her zaman mümkündür. K TÜ Mühendislik Fakültesi Bilgisayar Mühendisliği Bölümü Mikroişlemciler Laboratuarı ADIM MOTORUNUN MĐKROBĐLGĐSAYARLARLA DENETĐMĐ 1. GENEL TANITIM Adım motorları, küçük momentli sayısal uygulamalarda

Detaylı

Tek kararlı(monostable) multivibratör devresi

Tek kararlı(monostable) multivibratör devresi Tek kararlı(monostable) multivibratör devresi Malzeme listesi: Güç kaynağı: 12V dc Transistör: 2xBC237 LED: 2x5 mm standart led Direnç: 2x330 Ω, 10 K, 100 K Kondansatör: 100μF, 1000μF Şekildeki tek kararlı

Detaylı

SAYISAL ELEKTRONİK. Ege Üniversitesi Ege MYO Mekatronik Programı

SAYISAL ELEKTRONİK. Ege Üniversitesi Ege MYO Mekatronik Programı SAYISAL ELEKTRONİK Ege Üniversitesi Ege MYO Mekatronik Programı BÖLÜM 6 Tutucular, Flip-Floplar ve Zamanlayıcılar Tutucular (Latches) Tutucu iki kararlı (bistable state) durumu olan en temel sayısal depolama

Detaylı

ALÇAK IF ALICI İÇİN (CCII) AKIM TAŞIYICILARLA GERÇEKLEŞTİRİLEN ÇOK FAZLI SÜZGEÇ KATI

ALÇAK IF ALICI İÇİN (CCII) AKIM TAŞIYICILARLA GERÇEKLEŞTİRİLEN ÇOK FAZLI SÜZGEÇ KATI HAVACILIK VE UZAY TEKNOLOJİLERİ DERGİSİ OCAK 26 CİLT 2 SAYI 3 (21-26) ALÇAK IF ALICI İÇİN (CCII) AKIM TAŞIYICILARLA GERÇEKLEŞTİRİLEN ÇOK FAZLI SÜZGEÇ KATI Mahmut ÜN İstanbul Üniversitesi Mühendislik Fakültesi

Detaylı

MİNTERİM VE MAXİTERİM

MİNTERİM VE MAXİTERİM MİNTERİM VE MAXİTERİM İkili bir değişken Boolean ifadesi olarak değişkenin kendisi (A) veya değişkenin değili ( A ) şeklinde gösterilebilir. VE kapısına uygulanan A ve B değişkenlerinin iki şekilde Boolean

Detaylı

Mantık Devreleri Laboratuarı

Mantık Devreleri Laboratuarı 2013 2014 Mantık Devreleri Laboratuarı Ders Sorumlusu: Prof. Dr. Mehmet AKBABA Laboratuar Sorumlusu: Emrullah SONUÇ İÇİNDEKİLER Deney 1: 'DEĞİL', 'VE', 'VEYA', 'VE DEĞİL', 'VEYA DEĞİL' KAPILARI... 3 1.0.

Detaylı

Bilginin Görselleştirilmesi

Bilginin Görselleştirilmesi Bilginin Görselleştirilmesi Bundan önceki konularımızda serbest halde azılmış metinlerde gerek duduğumuz bilginin varlığının işlenmee, karşılaştırmaa ve değerlendirmee atkın olmadığını, bu nedenle bilginin

Detaylı

ROM ve PLD lerle ARDIŞIL DEVRE TASARIMI

ROM ve PLD lerle ARDIŞIL DEVRE TASARIMI Karadeniz Teknik Üniversitesi Mühendislik-Mimarlık Fakültesi Bilgisayar Mühendisli gi Bölümü Sayısal Tasarım Laboratuvarı ROM ve PLD lerle ARDIŞIL DEVRE TASARIMI Ardışıl devreler ROM (Read Only Memory)

Detaylı

DENEY #1 LOJİK KAPILAR. Lojik kapılarının doğruluk tablosunu oluşturmak

DENEY #1 LOJİK KAPILAR. Lojik kapılarının doğruluk tablosunu oluşturmak DENEY #1 LOJİK KAPILAR Deneyin Amacı : Lojik kapılarının doğruluk tablosunu oluşturmak Kullanılan Alet ve Malzemeler: 1) DC Güç Kaynağı 2) Switch ve LED 3) Çeşitli Değerlerde Dirençler ve bağlantı kabloları

Detaylı

VHDL. Ece Olcay Güneş & S. Berna Örs

VHDL. Ece Olcay Güneş & S. Berna Örs VHDL Ece Olcay Güneş & S. Berna Örs Giriş VHDL VHSIC Hardware Description Language in kısaltmasıdır. VHSIC Very High Speed Integrated Circuit in kısaltmasıdır. VHDL dışında da pekçok donanım tasarlama

Detaylı

BÖLÜM 4 YAPISAL ANALİZ (KAFESLER-ÇERÇEVELER-MAKİNALAR)

BÖLÜM 4 YAPISAL ANALİZ (KAFESLER-ÇERÇEVELER-MAKİNALAR) BÖLÜM 4 YAPISAL ANALİZ (KAESLER-ÇERÇEVELER-MAKİNALAR) 4.1 Kafesler: Basit Kafes: İnce çubukların uçlarından birleştirilerek luşturulan apıdır. Bileştirme genelde 1. Barak levhalarına pimler ve kanak vasıtası

Detaylı

ş Ğ İ İ ş ş ş ş ç ş ş ç ç ş ş ş ş ş ş İ ş ş ç ç ş ş ç ş ş ş ş ş ş ş ş ş ş ş ş ş ç ş ş ş ş ş İ ş ş ş ç ş ş ş ş ş ş ş ç Ü ç ş ş ş ş ş ş ş ç ş ş ş ç ç ş ş ş ş İ ş ş ş ş ş ç ç ş ç ç ş ş ş ş ş ş ş ş ş ç ş ş

Detaylı

Ü Ğ Ğ Ğ Ğ Ğ ş Ğ Ğ Ö Ğ ö ö ş ş ö ş Ğ Ğ Ğ Ğ ş ö ş ş ö ş ş ç ş ş ç ş ş ş ş ç ö ö ö ş ö ö ş ç ç ö ö ç Ç Ç ş ş Ğ ç ş ş ş ş ç ş ö ş ç ş ö ş ş ö ç ş ş ö Ö ç ş ö ş ö Ö ç ş ş ş ç ş ö ş ş ç ç ö ö ç ş Ö ö ş ö ö ş

Detaylı

ELEKTRİK DEVRELERİ-2 LABORATUVARI VII. DENEY FÖYÜ

ELEKTRİK DEVRELERİ-2 LABORATUVARI VII. DENEY FÖYÜ ELEKTRİK DERELERİ-2 LABORATUARI II. DENEY FÖYÜ TRANSFORMATÖR ÖZELLİKLERİNİN BELİRLENMESİ Amaç: Transformatörün özelliklerini anlamak ve başlıca parametrelerini ölçmek. Gerekli Ekipmanlar: Ses Transformatörü,

Detaylı

Şekil 7.1 Bir tankta sıvı birikimi

Şekil 7.1 Bir tankta sıvı birikimi 6 7. DİFERENSİYEL DENKLEMLERİN SAYISAL ÇÖZÜMLERİ Diferensiyel denklemlerin sayısal integrasyonunda kullanılabilecek bir çok yöntem vardır. Tecrübeler dördüncü mertebe (Runge-Kutta) yönteminin hemen hemen

Detaylı

BEKLEMELĐ ÇALIŞMA VE ZAMAN SINIRLI ĐŞLER. 1. Genel Tanıtım. 2- WAIT işaretinin üretilmesi

BEKLEMELĐ ÇALIŞMA VE ZAMAN SINIRLI ĐŞLER. 1. Genel Tanıtım. 2- WAIT işaretinin üretilmesi K TÜ Mühendislik Fakültesi Bilgisayar Mühendisliği Bölümü Mikroişlemciler Laboratuarı BEKLEMELĐ ÇALIŞMA VE ZAMAN SINIRLI ĐŞLER 1. Genel Tanıtım CPU lar bazı çevre birimlerine göre daha hızlı çalışabilir

Detaylı

İmal Usulleri. Fatih ALİBEYOĞLU -8-

İmal Usulleri. Fatih ALİBEYOĞLU -8- Fatih ALİBEYOĞLU -8- Giriş Dövme, darbe veya basınç altında kontrollü bir plastik deformasyon sağlanarak, metale istenen şekli verme, tane boyutunu küçültme ve mekanik özelliklerini iyileştirme amacıyla

Detaylı

Alternatif Akım; Zaman içerisinde yönü ve şiddeti belli bir düzen içerisinde değişen akıma alternatif akım denir.

Alternatif Akım; Zaman içerisinde yönü ve şiddeti belli bir düzen içerisinde değişen akıma alternatif akım denir. ALTERNATiF AKIM Alternatif Akım; Zaman içerisinde yönü ve şiddeti belli bir düzen içerisinde değişen akıma alternatif akım denir. Doğru akım ve alternatif akım devrelerinde akım yönleri şekilde görüldüğü

Detaylı

BAŞKENT ÜNİVERSİTESİ MAKİNE MÜHENDİSLİĞİ BÖLÜMÜ MAK 402 MAKİNE MÜHENDİSLİĞİ LABORATUVARI DENEY - 5 PSİKROMETRİK İŞLEMLERDE ENERJİ VE KÜTLE DENGESİ

BAŞKENT ÜNİVERSİTESİ MAKİNE MÜHENDİSLİĞİ BÖLÜMÜ MAK 402 MAKİNE MÜHENDİSLİĞİ LABORATUVARI DENEY - 5 PSİKROMETRİK İŞLEMLERDE ENERJİ VE KÜTLE DENGESİ BAŞKENT ÜNİVERSİTESİ MAKİNE MÜHENDİSLİĞİ BÖLÜMÜ MAK 402 MAKİNE MÜHENDİSLİĞİ LABORATUVARI DENEY - 5 PSİKROMETRİK İŞLEMLERDE ENERJİ VE KÜTLE DENGESİ BAŞKENT ÜNİVERSİTESİ MAKİNA MÜHENDİSLİĞİ BÖLÜMÜ MAK 402

Detaylı

Ölçüm Temelleri Deney 1

Ölçüm Temelleri Deney 1 Ölçüm Temelleri Deney 1 Deney 1-1 Direnç Ölçümü GENEL BİLGİLER Tüm malzemeler, bir devrede elektrik akımı akışına karşı koyan, elektriksel dirence sahiptir. Elektriksel direncin ölçü birimi ohmdur (Ω).

Detaylı

2- Tristör ile yük akımı değiştirilerek ayarlı yükkontrolü yapılabilir.

2- Tristör ile yük akımı değiştirilerek ayarlı yükkontrolü yapılabilir. Tristörlü Redresörler ( Doğrultmaçlar ) : Alternatif akımı doğru akıma çeviren sistemlere redresör denir. Redresörler sanayi için gerekli olan DC gerilimin elde edilmesini sağlar. Büyük akım ve gerilimlerin

Detaylı

AKIŞKANLAR MEKANİĞİ. Doç. Dr. Tahsin Engin. Sakarya Üniversitesi Makine Mühendisliği Bölümü

AKIŞKANLAR MEKANİĞİ. Doç. Dr. Tahsin Engin. Sakarya Üniversitesi Makine Mühendisliği Bölümü AKIŞKANLAR MEKANİĞİ Doç. Dr. Tahsin Engin Sakarya Üniversitesi Makine Mühendisliği Bölümü İLETİŞİM BİLGİLERİ: Ş Ofis: Mühendislik Fakültesi Dekanlık Binası 4. Kat, 413 Nolu oda Telefon: 0264 295 5859 (kırmızı

Detaylı

Hatalar ve Bilgisayar Aritmetiği

Hatalar ve Bilgisayar Aritmetiği Hatalar ve Bilgisayar Aritmetiği Analitik yollardan çözemediğimiz birçok matematiksel problemi sayısal yöntemlerle bilgisayarlar aracılığı ile çözmeye çalışırız. Bu şekilde Sayısal yöntemler kullanarak

Detaylı

Makina Mühendisliği Bölümü Makine Laboratuarı

Makina Mühendisliği Bölümü Makine Laboratuarı Makina Mühendisliği Bölümü Makine Laboratuarı Reynolds Sayısı ve Akış Türleri Deneyi 1. Genel Bilgi Bazı akışlar oldukça çalkantılıyken bazıları düzgün ve düzenlidir. Düzgün akım çizgileriyle belirtilen

Detaylı

Mil li Eği tim Ba kan lı ğı Ta lim ve Ter bi ye Ku ru lu Baş kan lı ğı nın 24.08.2011 ta rih ve 121 sa yı lı ka ra rı ile ka bul edi len ve 2011-2012

Mil li Eği tim Ba kan lı ğı Ta lim ve Ter bi ye Ku ru lu Baş kan lı ğı nın 24.08.2011 ta rih ve 121 sa yı lı ka ra rı ile ka bul edi len ve 2011-2012 Mil li Eği tim Ba kan lı ğı Ta lim ve Ter bi e Ku ru lu Baş kan lı ğı nın.8. ta rih ve sa ı lı ka ra rı ile ka bul edi len ve - Öğ re tim Yı lın dan iti ba ren u gu lana cak olan prog ra ma gö re ha zır

Detaylı

BÖLÜM 2 AKIŞKANLARIN STATİĞİ (HİDROSTATİK)

BÖLÜM 2 AKIŞKANLARIN STATİĞİ (HİDROSTATİK) BÖLÜM AKIŞKANLARIN STATİĞİ (HİDROSTATİK) Hidrostatik duran akışkanlar ile üniform olarak hareket eden ( akışkanın hızının her erde anı olduğu ) akışkanların durumunu inceler. 1 BİR NOKTADAKİ BASINÇ Hidrostatik

Detaylı

Seri Giriş, Seri Çıkış

Seri Giriş, Seri Çıkış Seri Giriş, Seri Çıkış Seri-giriş/seri-çıkış kaydıran yazmaçlar bir zaman için bir veri geciktirir. Her bir kaydırma için bir bit veri saklarlar. Bir seri-giriş/seri-çıkış kaydıran yazmacı birden 64 bite

Detaylı

9. MERKEZİ İŞLEM BİRİM MODÜLÜ TASARIMI

9. MERKEZİ İŞLEM BİRİM MODÜLÜ TASARIMI 1 9. MERKEZİ İŞLEM BİRİM MODÜLÜ TASARIMI Mikroişlemci temelli sistem donanımının en önemli kısmı merkezi işlem birimi modülüdür. Bu modülü tasarlamak için mikroişlemcinin uç işlevlerinin çok iyi bilinmesi

Detaylı

ERCİYES ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ ENERJİ SİSTEMLERİ MÜHENDİSLİĞİ BÖLÜMÜ

ERCİYES ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ ENERJİ SİSTEMLERİ MÜHENDİSLİĞİ BÖLÜMÜ ERCİYES ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ ENERJİ SİSTEMLERİ MÜHENDİSLİĞİ BÖLÜMÜ DENEY FÖYÜ DENEY ADI AC AKIM, GERİLİM VE GÜÇ DENEYİ DERSİN ÖĞRETİM ÜYESİ DENEY SORUMLUSU DENEY GRUBU: DENEY TARİHİ : TESLİM

Detaylı

DENEY 4-1 Kodlayıcı Devreler

DENEY 4-1 Kodlayıcı Devreler DENEY 4-1 Kodlayıcı Devreler DENEYİN AMACI 1. Kodlayıcı devrelerin çalışma prensibini anlamak. GENEL BİLGİLER Kodlayıcı, bir ya da daha fazla girişi alıp, belirli bir çıkış kodu üreten kombinasyonel bir

Detaylı

SAYISAL DEVRELERE GİRİŞ ANALOG VE SAYISAL KAVRAMLARI (ANALOG AND DIGITAL) Sakarya Üniversitesi

SAYISAL DEVRELERE GİRİŞ ANALOG VE SAYISAL KAVRAMLARI (ANALOG AND DIGITAL) Sakarya Üniversitesi SAYISAL DEVRELERE GİRİŞ ANALOG VE SAYISAL KAVRAMLARI (ANALOG AND DIGITAL) Sakarya Üniversitesi DERS İÇERİĞİ Analog Büyüklük, Analog İşaret, Analog Gösterge ve Analog Sistem Sayısal Büyüklük, Sayısal İşaret,

Detaylı

DC Akım/Gerilim Ölçümü ve Ohm Yasası Deney 2

DC Akım/Gerilim Ölçümü ve Ohm Yasası Deney 2 DC Akım/Gerilim Ölçümü ve Ohm Yasası Deney 2 DENEY 1-3 DC Gerilim Ölçümü DENEYİN AMACI 1. DC gerilimin nasıl ölçüldüğünü öğrenmek. 2. KL-22001 Deney Düzeneğini tanımak. 3. Voltmetrenin nasıl kullanıldığını

Detaylı

T.C. ERCİYES ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ MEKATRONİK MÜHENDİSLİĞİ BÖLÜMÜ ELEKTRONİK SİSTEMLER LABORATUVARI 1 OPAMP DEVRELERİ-1

T.C. ERCİYES ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ MEKATRONİK MÜHENDİSLİĞİ BÖLÜMÜ ELEKTRONİK SİSTEMLER LABORATUVARI 1 OPAMP DEVRELERİ-1 T.C. ERCİYES ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ MEKATRONİK MÜHENDİSLİĞİ BÖLÜMÜ ELEKTRONİK SİSTEMLER LABORATUVARI 1 OPAMP DEVRELERİ-1 DENEY SORUMLUSU Arş. Gör. Memduh SUVEREN MART 2015 KAYSERİ OPAMP DEVRELERİ

Detaylı

MS WORD 6. BÖLÜM. Başvurular sekmesindeki seçenekler Şekil 3.127 de görülmektedir. Şekil 3. 127. Başvurular Sekmesi

MS WORD 6. BÖLÜM. Başvurular sekmesindeki seçenekler Şekil 3.127 de görülmektedir. Şekil 3. 127. Başvurular Sekmesi MS WORD 6. BÖLÜM Bölüm Adı: BAŞVURULAR Bölümün Amacı: Başvurular sekmesini kullanmak. Neler Öğreneceksiniz? Bu bölümü bitiren kişi: 1. Belgeye içindekiler tablosu oluşturabilir. 2. Belge içinde dipnot

Detaylı

ÜNİTE. MATEMATİK-1 Doç.Dr.Murat SUBAŞI İÇİNDEKİLER HEDEFLER TÜREV UYGULAMALARI-I

ÜNİTE. MATEMATİK-1 Doç.Dr.Murat SUBAŞI İÇİNDEKİLER HEDEFLER TÜREV UYGULAMALARI-I HEDEFLER İÇİNDEKİLER TÜREV UYGULAMALARI-I Artan ve Azalan Fonksiyonlar Fonksiyonların Maksimum ve Minimumu Birinci Türev Testi İkinci Türev Testi Türevin Geometrik Yorumu Türevin Fiziksel Yorumu MATEMATİK-1

Detaylı

11 SÜRÜM İLE EKLENEN ÖZELLİKLER/DEĞİŞİKLİKLER ( V7 (B1554) )

11 SÜRÜM İLE EKLENEN ÖZELLİKLER/DEĞİŞİKLİKLER ( V7 (B1554) ) 11 SÜRÜM İLE EKLENEN ÖZELLİKLER/DEĞİŞİKLİKLER ( V7 (B1554) ) Evrak dağıtımlarında oluşan PDF içerisinde alt kısımda gösterdiğimiz ek listesi, evrak meta alanlarından ek metin kutusu ile manuel olarak girildiğinde,

Detaylı

İç direnç ve emk. Seri bağlı dirençler. BÖLÜM 28 Doğru Akım Devreleri. İç direnç ve emk. ve emk. Elektromotor kuvvet (emk) kaynakları.

İç direnç ve emk. Seri bağlı dirençler. BÖLÜM 28 Doğru Akım Devreleri. İç direnç ve emk. ve emk. Elektromotor kuvvet (emk) kaynakları. BÖLÜM 8 Doğru Akım Devreleri Elektromotor Kuvveti emk iç direnç Seri ve Paralel Bağlı Dirençler Eşdeğer direnç Kirchhoff Kuralları Düğüm kuralı İlmek kuralı Devreleri Kondansatörün yüklenmesi Kondansatörün

Detaylı

TRANSİSTÖR KARAKTERİSTİKLERİ

TRANSİSTÖR KARAKTERİSTİKLERİ Karadeniz Teknik Üniversitesi Mühendislik Fakültesi * lektrik-lektronik Mühendisliği ölümü lektronik Anabilim Dalı * lektronik Laboratuarı 1. Deneyin Amacı TRANSİSTÖR KARAKTRİSTİKLRİ Transistörlerin yapısının

Detaylı

Trafik Işık Kontrolü

Trafik Işık Kontrolü Trafik Işık Kontrolü TUNCELİ ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ ELEKTRİK - ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ OTOMASYON LABORATUVARI DENEY NO:2 1. Zamanlayıcılar PLC bünyesinde bulunan zamanlayıcılar klasik

Detaylı

7. BÖLÜM: FET Öngerilimleme. Doç. Dr. Ersan KABALCI

7. BÖLÜM: FET Öngerilimleme. Doç. Dr. Ersan KABALCI 7. BÖLÜM: FET Öngerilimleme oç. r. Ersan KABALCI 1 Genel FET Öngerilimleme evreleri JFET abit Öngerilim evresi Kendinden Öngerilim evresi Gerilim Bölücü Öngerilim evresi Kanal Ayarlamalı MOFET (-MO) Kendinden

Detaylı

SAYISAL DEVRE TASARIMI LABORATUVARI DENEY 1: TEMEL LOJİK KAPI KARAKTERİSTİKLERİNİN ÖLÇÜMÜ

SAYISAL DEVRE TASARIMI LABORATUVARI DENEY 1: TEMEL LOJİK KAPI KARAKTERİSTİKLERİNİN ÖLÇÜMÜ SAYISAL DEVRE TASARIMI LABORATUVARI DENEY 1: TEMEL LOJİK KAPI KARAKTERİSTİKLERİNİN ÖLÇÜMÜ DENEYİN AMACI 1. Temel lojik kapı sembollerini ve karakteristiklerini anlamak. GENEL BİLGİLER TTL kapıların karakteristikleri,

Detaylı

6. Bölüm: Alan Etkili Transistörler. Doç. Dr. Ersan KABALCI

6. Bölüm: Alan Etkili Transistörler. Doç. Dr. Ersan KABALCI 6. Bölüm: Alan Etkili Transistörler Doç. Dr. Ersan KABALCI 1 FET FETler (Alan etkili transistörler) BJTlere çok benzer yapıdadır. Benzerlikleri: Yükselteçler Anahtarlama devreleri Empedans uygunlaştırma

Detaylı

O )molekül ağırlığı 18 g/mol ve 1g suyun kapladığı hacimde

O )molekül ağırlığı 18 g/mol ve 1g suyun kapladığı hacimde 1) Suyun ( H 2 O )molekül ağırlığı 18 g/mol ve 1g suyun kapladığı hacimde 10 6 m 3 olduğuna göre, birbirine komşu su moleküllerinin arasındaki uzaklığı Avagadro sayısını kullanarak hesap ediniz. Moleküllerin

Detaylı

Autodesk Revit Mimari tasarımda parametrik teknoloji

Autodesk Revit Mimari tasarımda parametrik teknoloji Autodesk Revit Mimari tasarımda parametrik teknoloji Autodesk'in yapı tasarımı ve projelendirmeye yönelik yeni yazılımı Autodesk Revit'in, Türkiye'de de satışa sunulduğunu geçen sayımızda duyurmuştuk.

Detaylı

ELN1001 BİLGİSAYAR PROGRAMLAMA I

ELN1001 BİLGİSAYAR PROGRAMLAMA I ELN1001 BİLGİSAYAR PROGRAMLAMA I DEPOLAMA SINIFLARI DEĞİŞKEN MENZİLLERİ YİNELEMELİ FONKSİYONLAR Depolama Sınıfları Tanıtıcılar için şu ana kadar görülmüş olan özellikler: Ad Tip Boyut Değer Bunlara ilave

Detaylı

TURKCELL HİZMETLERİ. Kullanım Bilgileri. LOGO Kasım 2014

TURKCELL HİZMETLERİ. Kullanım Bilgileri. LOGO Kasım 2014 TURKCELL HİZMETLERİ Kullanım Bilgileri LOGO Kasım 2014 İçindekiler TURKCELL HİZMETLERİ... 3 Online Turkcell Fatura Aktarımı... 4 Fatura Eşleştirme Tabloları... 5 Online Fatura Aktarımları... 6 Toplu Mesaj

Detaylı

ARDIŞIL DEVRELER SENKRON ARDIŞIL DEVRELER

ARDIŞIL DEVRELER SENKRON ARDIŞIL DEVRELER ARDIŞIL DEVRELER TANIM: ÇIKIŞLARIN BELİRLİ BİR ANDAKİ DEĞERİ, GİRİŞLERİN YANLIZA O ANKİ DEĞERİNE BAĞLI OLAN DEVRELER KOMBİNASYONEL DEVRELER OLARAK İSİMLENDİRİLİR. ÇIKIŞLARIN BELİRLİ BİR ANDAKİ DEĞERİ,

Detaylı

Sayısal Sistemler (MECE 305) Ders Detayları

Sayısal Sistemler (MECE 305) Ders Detayları Sayısal Sistemler (MECE 305) Ders Detayları Ders Adı Ders Kodu Dönemi Ders Saati Uygulama Saati Laboratuar Saati Kredi AKTS Sayısal Sistemler MECE 305 Güz 2 0 2 3 5 Ön Koşul Ders(ler)i Dersin Dili Dersin

Detaylı

Çukurova Üniversitesi Biyomedikal Mühendisliği

Çukurova Üniversitesi Biyomedikal Mühendisliği Çukurova Üniversitesi Biyomedikal Mühendisliği BMM212 Elektronik-1 Laboratuvarı Deney Föyü Deney#8 Alan Etkili Transistör (FET) Karakteristikleri Doç. Dr. Mutlu AVCI Arş. Gör. Mustafa İSTANBULLU ADANA,

Detaylı

DENEY 3. Maksimum Güç Transferi

DENEY 3. Maksimum Güç Transferi ULUDAĞ ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ EEM2104 Elektrik Devreleri Laboratuarı II 2014-2015 Bahar DENEY 3 Maksimum Güç Transferi Deneyi Yapanın Değerlendirme Adı

Detaylı

Bu bölümde Coulomb yasasının bir sonucu olarak ortaya çıkan Gauss yasasının kullanılmasıyla simetrili yük dağılımlarının elektrik alanlarının çok

Bu bölümde Coulomb yasasının bir sonucu olarak ortaya çıkan Gauss yasasının kullanılmasıyla simetrili yük dağılımlarının elektrik alanlarının çok Gauss Yasası Bu bölümde Coulomb yasasının bir sonucu olarak ortaya çıkan Gauss yasasının kullanılmasıyla simetrili yük dağılımlarının elektrik alanlarının çok daha kullanışlı bir şekilde nasıl hesaplanabileceği

Detaylı

m=n şeklindeki matrislere kare matris adı verilir. şeklindeki matrislere ise sütun matrisi denir. şeklindeki A matrisi bir kare matristir.

m=n şeklindeki matrislere kare matris adı verilir. şeklindeki matrislere ise sütun matrisi denir. şeklindeki A matrisi bir kare matristir. Matrisler Satır ve sütunlar halinde düzenlenmiş tabloya matris denir. m satırı, n ise sütunu gösterir. a!! a!" a!! a!" a!! a!! a!! a!! a!" m=n şeklindeki matrislere kare matris adı verilir. [2 3 1] şeklinde,

Detaylı

Endüstriyel Sensörler ve Uygulama Alanları Kalite kontrol amaçlı ölçme sistemleri, üretim ve montaj hatlarında imalat sürecinin en önemli aşamalarındandır. Günümüz teknolojisi mükemmelliği ve üretimdeki

Detaylı

Süreç Yönetimi. Logo

Süreç Yönetimi. Logo Süreç Yönetimi Logo Kasım 2013 SÜREÇ YÖNETİMİ Süreç belirlenen bir amaca ulaşmak için gerçekleştirilen faaliyetler bütünüdür. Örn; Sistemde kayıtlı personellerinize doğum günü kutlama maili gönderme, Deneme

Detaylı

DENEY 3. Maksimum Güç Transferi

DENEY 3. Maksimum Güç Transferi ULUDAĞ ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ ELN2024 Elektrik Devreleri Laboratuarı II 2013-2014 Bahar DENEY 3 Maksimum Güç Transferi Deneyi Yapanın Değerlendirme Adı

Detaylı

Çok sayıda adım motoru tasarımı olmasına rağmen, bu motorlar iki değişik temel tür altında toplanabilir: değişken relüktanslı veya hibrid yapılı.

Çok sayıda adım motoru tasarımı olmasına rağmen, bu motorlar iki değişik temel tür altında toplanabilir: değişken relüktanslı veya hibrid yapılı. KTÜ Mühendislik Fakültesi Bilgisayar Mühendisliği Bölümü Mikroişlemciler Laboratuarı ADIM MOTORUNUN MİKROBİLGİSAYARLARLA DENETİMİ 1. GENEL TANITIM Adım motorları, küçük momentli sayısal uygulamalarda son

Detaylı

SELÇUK ÜNĠVERSĠTESĠ MÜHENDĠSLĠK-MĠMARLIK FAKÜLTESĠ ELEKTRĠK-ELEKTRONĠK MÜHENDĠSLĠĞĠ BÖLÜMÜ LOJĠK DEVRE TASARIM DERS NOTLARI

SELÇUK ÜNĠVERSĠTESĠ MÜHENDĠSLĠK-MĠMARLIK FAKÜLTESĠ ELEKTRĠK-ELEKTRONĠK MÜHENDĠSLĠĞĠ BÖLÜMÜ LOJĠK DEVRE TASARIM DERS NOTLARI SELÇUK ÜNĠVERSĠTESĠ MÜHENDĠSLĠK-MĠMARLIK FAKÜLTESĠ ELEKTRĠK-ELEKTRONĠK MÜHENDĠSLĠĞĠ BÖLÜMÜ LOJĠK DEVRE TASARIM DERS NOTLARI Konya- 2012 i KONULAR 1. Ardışıl lojik devreler, senkron ardışıl lojik devreler

Detaylı

İstatistik ve Olasılık

İstatistik ve Olasılık İstatistik ve Olasılık Ders 8: Prof. Dr. Tanım Hipotez, bir veya daha fazla anakütle hakkında ileri sürülen, ancak doğruluğu önceden bilinmeyen iddialardır. Ortaya atılan iddiaların, örnekten elde edilen

Detaylı

DERS 1. İki Değişkenli Doğrusal Denklem Sistemleri ve Matrisler

DERS 1. İki Değişkenli Doğrusal Denklem Sistemleri ve Matrisler DES İki Değişkenli Doğrusal Denklem Sistemleri ve Matrisler.. Doğrusal Denklem Sistemleri. Günlük aşamda aşağıdakine benzer pek çok problemle karşılaşırız. Problem. Manavdan alışveriş eden bir müşteri,

Detaylı

Fatih University- Faculty of Engineering- Electric and Electronic Dept.

Fatih University- Faculty of Engineering- Electric and Electronic Dept. Dijital Devre Tasarımı EEE122 A Ref. Morris MANO & Michael D. CILETTI DIGITAL DESIGN 4 th edition Fatih University- Faculty of Engineering- Electric and Electronic Dept. Chapter 3 Boole Fonksiyon Sadeleştirmesi

Detaylı

Algoritma Geliştirme ve Veri Yapıları 9 Ağaç Veri Modeli ve Uygulaması. Mustafa Kemal Üniversitesi

Algoritma Geliştirme ve Veri Yapıları 9 Ağaç Veri Modeli ve Uygulaması. Mustafa Kemal Üniversitesi Algoritma Geliştirme ve Veri Yapıları 9 Ağaç Veri Modeli ve Uygulaması Ağaç, verilerin birbirine sanki bir ağaç yapısı oluşturuyormuş gibi sanal olarak bağlanmasıyla elde edilen hiyararşik yapıya sahip

Detaylı

DENEY 3-1 Kodlayıcı Devreler

DENEY 3-1 Kodlayıcı Devreler DENEY 3-1 Kodlayıcı Devreler DENEYİN AMACI 1. Kodlayıcı devrelerin çalışma prensibini anlamak. GENEL BİLGİLER Kodlayıcı, bir ya da daha fazla girişi alıp, belirli bir çıkış kodu üreten kombinasyonel bir

Detaylı

Bölüm 8 FET Karakteristikleri

Bölüm 8 FET Karakteristikleri Bölüm 8 FET Karakteristikleri DENEY 8-1 JFET Karakteristikleri DENEYİN AMACI 1. JFET'in yapısını ve çalışma prensibini anlamak. 2. JFET karakteristiklerini ölçmek. GENEL BİLGİLER JFET in Yapısı ve Karakteristikleri

Detaylı

İTÜ Bilgisayar Mühendisliği Bölümü, BLG433-Bilgisayar Haberleşmesi ders notları, Dr. Sema Oktuğ

İTÜ Bilgisayar Mühendisliği Bölümü, BLG433-Bilgisayar Haberleşmesi ders notları, Dr. Sema Oktuğ Bölüm 3 : HATA SEZME TEKNİKLERİ Türkçe (İngilizce) karşılıklar Eşlik sınaması (parity check) Eşlik biti (parity bit) Çevrimli fazlalık sınaması (cyclic redundancy check) Sağnak/çoğuşma (burst) Bölüm Hedefi

Detaylı

SCHMITT TETİKLEME DEVRESİ

SCHMITT TETİKLEME DEVRESİ Karadeniz Teknik Üniversitesi Elektrik-Elektronik Mühendisliği Bölümü Elektronik Lab. SCHMITT TETİKLEME DEVRESİ.Ön Bilgiler. Schmitt Tetikleme Devreleri Schmitt tetikleme devresi iki konumlu bir devredir.

Detaylı