Otomatik Kontrol Ulusal Toplantısı, TOK2013, Eylül 2013, Malatya AYRIK ZAMANLI SİSTEMLER

Transkript

1 Otoatik Kontrol Ulusal oplantısı, OK013, 6-8 ylül 013, Malatya AYRIK ZAMANLI SİSMLR 131

2 Otoatik Kontrol Ulusal oplantısı, OK013, 6-8 ylül 013, Malatya FPGA ile Seri Port asarıı ve Uygulaası Hüseyin Oktay rkol 1, Hüseyin Deirel 1 Mekatronik Mühendisliği Bölüü Karabük Üniversitesi, Karabük oktayerkol@karabuk.edu.tr lektrik-lektronik Mühendisliği Bölüü Karabük Üniversitesi, Karabük hdeirel@karabuk.edu.tr Özetçe Bu çalışada, Alanda Progralanabilir Kapı Dizileri (Field Prograable Gate Array, FPGA) kullanılarak bir seri port alıcı ve verici donanıı tasarlanış ve uygulaası yapılıştır. Donanı tasarıı VHDL (Very high speed integrated circuit Hardware Description Language, Çok hızlı bütünleşiş Devre anılaa Dili) kullanılaraapılış ve uygulaa Altera D0-Nano denee kartı üzerinde gerçekleştiriliştir. FPGA ile bilgisayar arasında seri iletişi kurularak iki yönlü veri iletii değişik hızlarda gerçekleştiriliştir. Bu donanı sayesinde çeşitli kontrol verileri ve paraetrelerinin FPGA üzerinde tasarlanan donanıa hızlı ve pratik bir şekilde aktarılası hedefleniştir. FPGA ile gerçekleştirilen, çeşitli robotik ve yapay zekâ uygulaaları başta olak üzere, veri iletiine ihtiyaç duyulan yerlerde pratik bir çözü sağlayacaktır. Gelişen teknoloji ile birlikte cihazların haberleşe birileri ile kuanda edilebile eğilileri ve seri portun bu tür cihazlarda ki yaygın kullanıı göz önünde bulundurulduğunda bu pratik çözü birçok çalışada kendine yer bulacaktır. 1. Giriş Seri port iletilecek bir verinin, herhangi bir anda, yalnızca bir bitini iletebilen elektronik bir donanıdır. Seri portlar genellikle iki yönlü (bidirectional) yapıdadır; yani he veri iletebilir, he veri alabilir. Seri port terii daha çok asenkron iletişi yapan arabiriler için kullanılır. Seri portun en büyük avantajları arasında, herhangi bir anda bir bit ilettiği için, az sayıdaki veri hattı ve küçük bağlantı eleanlarına (konnektörler) ihtiyaç duyası gelektedir [1]. Günüüzde seri iletişi teknolojileri gelişereüksek veri aktarı hızına ihtiyaç duyulan yerlerde USB (Universal Serial Bus), SAA (Serial A Attachent) gibi teknolojiler ortaya çıkıştır. eel çalışa prensibi hepsinde aynıdır. Bu gelişi ile birlikte klasik iletişi portu RS-3 günüüzde halen kullanılakta ve öneini koruaktadır. ablo 1 ve ablo de bazı seri arayüzlerin karşılaştırası veriliştir. ndüstri çok geniş bir ölçekte uzaktan kuanda edilebilir ve kontrolü kolay yapılar geliştire eğilidedir. Bu eğilie paralel uzaktan, çeşitli kontrol etotlarıyla kontrol edilebilen cihazlar ve sisteler yaygınlaşıştır. Büyük kapasiteli otorlarda olduğu kadar küçük otorlarda da benzer kontrol yöntelerine sahip ürünler piyasada bulunaktadır. Bu çalışada geliştirilen seri port donanıı ile seri hattan iletişi kurulabilecek her türlü donanı kontrol edilebilir. RS-3 ile kurulacak seri iletişi de veri aktarıı 600bps ile 15500bps aralığında bütün bilgisayarlar tarafından desteklenektedir. Burada veri aktarı hızının birii bps (Bit Per Second) saniyede aktarılacak bit sayısını ifade etektedir. Asenkron odda veriye ait her bir bit belirli bir zaan aralığında gönderilir. Gönderilecek veri bir başlangıç biti (start biti), 7 yada 8 veri biti, ihtiyaç duyulursa eşlik biti ve durdura bitinden (stop bit) oluşan bir paket şeklinde gönderilir. ablo 1: Bazı seri arayüzlerin karşılaştırası Arayüz Forat Maksiu hız (bit) RS-3 (IA-3) Seri (asenkron) 00k RS-485 (IA-485) Seri (asenkron) 10M thernet Seri 10G I C Seri (asenkron) 3.4M SPI Seri (asenkron).1m USB Seri (asenkron) ablo : Bazı seri arayüzlerin özellikleri Arayüz Maksiu cihaz sayısı RS-3 (IA-3) RS-485 (IA-485) 3 (bazı donanılar ile 56) 1.5M, 1M, 480M ipik kullanı yeri Mode ve teel iletişi Kontrol ve veri takip sisteleri thernet 104 Bilgisayar ağları I C 40 Mikrodenetleyic i ağları SPI 8 Mikrodenetleyic i ağları USB 17 Bilgisayar çevre birileri 13

3 Otoatik Kontrol Ulusal oplantısı, OK013, 6-8 ylül 013, Malatya Veri: b Bit 0 Başlangıç biti Şekil 1 8 bitlik veri paketi Bit 7 Durdura biti Sıklıkla kullanılan bir biçi 8-N-1 dir. Bu 8 veri biti ve 1 durdura bitinden oluşan, eşlik biti içereyen bir forattır. şlik biti içerdiğinde N yerine (even) veya O (odd) harfleri gelerek tek veya çift eşlik bitini ifade etektedir. Burada verilecek örnekler ve yapılan uygulaada veri iletii 8-N-1 biçiinde olacaktır. Şekil 1 de asenkron odda 8 bitlik veri paketinin gönderilesi sırasında oluşan sinyal gösterilektedir. Beklee konuunda hat antıksal 1 duruundadır. Hattın antıksal 0 konuuna geçesiyle alıcı veri gönderileceğini anlar ve sonraki tü bitleri dâhili saatine göre doğru zaanda okur. Seri iletişide bps biriiyle ifade edilen saniyede iletilen bit hızından yola çıkarak bir bitin zaan eksenindeki konuu bulunabilir. İleti hızıız 9600 bps olsun. Bu bize veri ile birlikte başlangıç biti, durdura ve eşlik bitleri de dâhil bir saniyelik zaan diliinde 9600 bit iletileceği gösterir. 1/9600=0,0001s lik dilide bir bitin iletii gerçekleşecektir. Alıcı başlangıç bitini alır alaz dâhili saatiyle sayaya başlar ve ilk 0,0001s den sonra ilk biti, ikinci 0,0001s den sonra ikinci biti okuyup bu şekilde deva ederek durdura bitine kadar tü bitleri okur. Bundan sonra ikinci bir başlangıç biti gelene kadar bekleeye geçer. Donanıın verici kısı ise ayarlanış ileti hızına göre kaydedicisine yerleştirilen 8 bitlik veriyi başlangıç, durdura ve eşlik bitlerini de üreterek seri hatta gönderir. Çalışaın bu kısında VHDL kodları kullanılarak seri port donanıı tasarlanacaktır. Konuyla ilgili çeşitli çalışalar için referanslar incelenebilir. FPGA ve seri iletişi ile ilgili literatürde yer alan çalışalara ise şu şekilde özetlenebilir; Y.Fang ve X. Chen tarafından 011 yılında yapılan çalışada standart bir seri iletişi donanıının VHDL ile tasarıı ve siilasyonu gerçekleştiriliştir []. Yine. Fongjun ve ekibi tarafından 011 yılında yapılan bir çalışada ise birden fazla dijital giriş-çıkış kartını tek bir erkezi işle biriine bağlayabilek için FPGA tabanlı bir seri port arayüzü gerçekleştiriliş [3]. 01 yılında H. Niu ve arkadaşları tarafından yapılan çalışada ise VHDL ile yüksek hızlı eşzaanlı bir seri port tasarıı gerçekleştiriliştir [4].. Materyal ve yönte VHDL ile donanıın geliştirilesinde Altera Quartus II yazılıı kullanılıştır. Uygulaa yine Altera D0-Nano board üzerinde gerçekleştiriliştir. FPGA gelitire kartı ile bilgisayar arasında seri port bağlantısı kuruluş, bu bağlantının kurulası için USB den seri porta dönüştüre aparatı kullanılış ve geliştire kartını koruak için iki yönlü seri iletie izin verecek bir yalıtı devresi tasarlanıştır. Oluşturulan donanıı test etek için bilgisayar ile FPGA arasında iki yönlü veri iletii gerçekleştirecek basit bir uygulaa yapılıştır..1. D0-Nano board Altera D0-Nono Board göülü sisteler ve bilgisayar iarisi kursları için kullanılabilecek bir karttır. Üzerinde Cyclone IV P4CF17C6N yongası kullanılıştır, bu yonga yaklaşık olarak 30 lojik eleente sahiptir. 3Mb Sdra ve Kb eproa sahiptir. Üzerinde bulunan diğer donanılar 3 eksen iveölçer, 8 kanal analog-sayısal dönüştürücü, giriş olarak kullanılak üzere 4 adet ini anahtar ve adet buton, 8 adet led olarak sıralanabilir. Kart aynı zaanda dâhili 50MHz lik bir saate ve giriş-çıkış portlarını kullanabilek için 3 adet erkek sokete sahiptir. Bu ve benzeri inial kartlar üzerinde genellikle seri port arayüzü bulunaaktadır. Bütün bu özellikleri ile robotik uygulaalar için de çok uygun bir karttır... USB-Seri port dönüştürücü Günüüzde USB arabiriin yaygınlaşasının da etkisiyle ile seri port standart bir donanı olarak sunulaaktadır (asaüstü bilgisayarlarda hala standart olarak sunulaktadır). Bu nedenle birçok zaan Usb-RS3 dönüştürücü olarak bilinen USB portunu seri porta dönüştüren aparatlar kullanılaktadır. Örnek bir aparat Şekil de gösteriliştir. Değişik firalar tarafından üretilen bu dönüştürücüler bilgisayara takıldığında, kullandığı sürücü sayesinde he yazılısal he de donanısal olarak bir seri port gibi kullanılabilektedir. Seri port aparatlarının sinyallerinin 5V (L) seviyesinde ve 1V seviyesinde çalışan çeşitleri evcuttur. Bu uygulaada L seviyesinde çalışan bir odel tercih ediliştir..3. lektriksel yalıtı kartı Uygulaa sırasında FPGA denee kartının zarar göreeesi için, FPGA giriş-çıkışları ile harici bağlantılar arasına, elektriksel olaraalıtı sağlaak aacı ile optokuplör kullanarak bir kart tasarlanıştır. Kartın şeatiapısı Şekil 3 de veriliştir. Optokuplör bir diyot ve bir foto transistörden oluşur. Foto diyotun enerjilenesi ile birlikte yayılan ışık foto-transistörü iletie geçirir ve bu şekilde sinyalin elektriksel bir bağlantı oladan aktarılası sağlanış olur. Şekil 3 de 1 nuaralı pinler beslee uçları, nuaralı pinler toprak bağlantısı, 3 nuaralı pinler veri göndere, 4 nuaralı pinler ise veri ala ucudur. Bu devrede optokuplörlerin yapısı gereği sinyal terslenektedir. Bu duru seri port donanıının kodlanası sırasında ilgili pinlerin tekrar terslenesi ile ortadan kaldırılaktadır..4. erinal Prograı FPGA üzerinde geliştirilen donanıın testleri sır sında bilgisayar ve bilgisayara bağlı USB-Seri Port dönüştürücü kullanılıştır. Bu sistede seri porttan veri gönderek ve gönderilen verileri görüntüleek için Realer isili terinal prograı kullanılıştır. Prograın ekran görüntüsü Şekil 4 de veriliştir. Bu progra vasıtası ile seri port üzerindeki sinyallerin duruu gözlenebilekte, değişik protokoller ve hızlar ile seri port üzerinden veri alış verişi yapılabilektedir. Alınan ve gönderilen veriler değişik foratlarda (decial, hexadecial, ascii v.b.) olabilektedir. 133

4 Otoatik Kontrol Ulusal oplantısı, OK013, 6-8 ylül 013, Malatya Şekil USB-Seri port dönüştürücü 150 PC817 10k k PC817 Şekil 3 Yalıtı kartı Saat Sinyali Şekil 4 erinal prograı Verici (UAR X) Dahili Saat (BaudRate Generator) Alıcı (UAR RX) Dahili Saat (BaudRate Generator) Saat Sinyali 3. Seri port donanı tasarıı Şekil 5 de tasarlanan sistein alıcı ve verici blok diyagraları gösteriliştir. Blokların içerdiği donanılar VHDL dili kullanılarak gerçekleştiriliştir. Dahili saat (baudrate generator) harici bir saat sinyalini kullanarak seri ileti için gerekli saat sinyalini oluşturur. Bu saat sinyalleri kullanılarak veri belleğinde tutulan 8-bitlik veri, tasarlanan algoritik duru akinesi vasıtasıyla, başlangıç ve durdura bitleri de üretilerek çıkış kaydedicisi üzerinden data hattına verilir. Alıcı kısıda vericinin yaptığı işle tersine çevrilir. Dahili saat verici ile aynı frekansta bir saat sinyali üretir. Bu sinyal kullanılarak, algoritik duru akinesinin kontrolünde, giriş kaydedicisine belirli zaan aralıklarıyla yollanan bitler alınarak veri belleğine kaydedilir. Gönderilen 8 Bit Veri Algoritik Duru Makinesi (Algorithic State Machine) Veri Belleği (Shift Register) Çıkış Kaydedicisi (Output Buffer) ek Bitlik Data Hattı Algoritik Duru Makinesi (Algorithic State Machine) Veri Belleği (Shift Register) Giriş Kaydedicisi (Input Buffer) Alınan 8 Bit Veri 3.1. Seri port donanıının kodlanası Öncelikle seri portu oluşturacak olan alıcı (UartRX) ve gönderici (UartX) donanıları kodlanıştır. Devaında kodları Altera De0 Nano Board üzerinde deneek için bir uygulaa geliştiriliştir. 3.. Alıcı donanıın kodlanası Donanıın alıcı kısını tesil eden algoritaya ait blok diyagra Şekil 6 da veriliştir. Sürekli olarak seri hat dinlenerek başlangıç biti olan 0 beklenektedir. Başlangıç biti okunduktan sonra bir saat çevrii beklenekte ve ilk bit okunarak kaydedilekte ve sayıcı değeri bir artırılaktadır. Arkasından her saat çevriinde aynı işle uygulanarak sırasıyla tü veri okunaktadır. Verinin okunası sırasında her bir bit okunduktan sonra sayıcı isili değişken bir artırılakta ve 8 bit okunduktan sonra sayıcı sıfırlanıp başa dönülerek sıradaki veri beklenektedir. Saat sinyali D0-Nono Board üzerindeki 50MHz saat sinyalinin bölünesi suretiyle elde edilektedir. Gerekli saat hızını bulak için 50MHz sinyal iletişi kuracağıız hız değerine bölünektedir. 9600bps hız ile veri iletişii yapak Data Hattının Fiziksel oprak Bağlantısı Şekil 5 Alıcı-verici blokları ve bağlantısı için /9600=508 saat darbesinde bir veri okualıyız. Yani algoritadaki 1 saat çevrii 508 saat darbesine eşit olaktadır Gönderici donanıın kodlanası Donanıın gönderici kısını tesil eden algoritaya ait blok diyagra Şekil 7 de veriliştir. Veri gönderilek istendiğinde öncelikle başlangıç biti olan antıksal 0 çıkışa verilir ve bir saat çevrii süre beklenir. Arkasından gönderek istediğiiz 8 bitlik verinin her bir biti sırasıyla çıkışa yazılır ve her defasında bir saat çevrii süre beklenir. Gönderilecek her 8 bitlik veri için aynı işle uygulanır. Saat sinyali tıpkı alıcı kısıda olduğu gibi D0-Nono Board üzerindeki 50MHz saat sinyalinin bölünesi ile elde 134

5 Otoatik Kontrol Ulusal oplantısı, OK013, 6-8 ylül 013, Malatya Başla Başla Hayır Giriş antıksal 0 ı? vet Bir saat çevrii bekle veri(sayıcı)= Hat duruu sayıcı=sayıcı+1 Çıkış=0 Bir saat çevrii bekle Çıkış=veri(sayıcı) sayıcı=sayıcı+1 sayıcı değeri 8 i? Hayır sayıcı değeri 8 i? vet Hayır vet Sayıcı=0 Sayıcı=0 Bitir Şekil 6 Veri ala algoritası edilektedir. Alıcı ve gönderici kısılardaki saat hızları yani bir saat çevrii süreler bir birine eşit olalıdır. Şekil 7 Veri göndere algoritası 3.4. Uart RX ve Uart X bileşenlerinin kullanıı Algoritaları verilen alıcı ve verici donanılar bir arada kullanılarak bilgisayar ile FPGA arasında seri hat üzerinden iki yönlü veri iletii gerçekleştiriliştir. 9600bps ve 1500bps hızlarda yapılan testlerde başarı sağlanıştır. Oluşturulan sistein blok diyagraı Şekil 8 de veriliştir. FPGA üzerinde iki ayrı donanı olarak tasarlanan alıcı ve verici donanıları FPGA in ve gerçekleştirilen tasarıın yapısı gereği taaen birbirinden bağısızdır. Aynı anda farklı veriler üzerinde farklı veya aynı hızlarda, farklı veya aynı cihaz ile veri alışverişi yapabilirler. Gerekli durularda FPGA üzerindeki alıcı-verici sayısı artırılarak birden fazla cihazla farklı hatlar üzerinden veri alış verişi yapılabilir. 4. Sonuçlar Yapılan çalışanın sonunda FPGA ile yapılan çalışalarda, veri iletiine ihtiyaç duyulan her noktada bilgisayar veya diğer seri porta sahip donanılar ile haberleşebilecek bir donanı elde ediliş, uygulaa ve testleri yapılıştır. Uygulaada 9600bps ile 11500bps arasında değişik hızlarda yapılan deneeler başarılı oluştur. Bu çalışanın FPGA üzerinde oluşturulacak çeşitli yapay zeka ve optiizasyon uygulaalarında online paraetre değişii ve robotik uygulaalarda çeşitli eyleyiciler ve sensörlerin kontrolü için kullanılası planlanaktadır. Bilgisayar Altera D0- Nano USB/Seri port dönüştürücü lektriksel yalıtı kartı Şekil 8 est siteinin blok diyagraı Kaynakça [1] J. Axelson, Serial Port, nd ed. Lakeview Research, 007. [] Y. Fang and X. Chen, Design and Siulation of UAR Serial Counication Module Based on VHDL, 011 3rd International Workshop on Intelligent Systes and Applications, vol. 1, pp. 1 4, May 011. [3]. Fongjun, A. antaworrasilp, P. Kwansud, P. Bunnun, and C. heeraworn, Autoatic Multi Channel Serial I / O Interface using FPGA MULI CHANNL SRIAL I / O INRFAC, pp , 011. [4] H. Niu, W. Wang, and Z. Liu, High Speed Synchronous Serial Port and Research on Glitch Based on the DSP and FPGA, 01 International Conference on Control ngineering and Counication echnology, pp , Dec

6 Otoatik Kontrol Ulusal oplantısı, OK013, 6-8 ylül 013, Malatya Yat Yük Yöneti Sisteinin Ayrık Olay Kontrol Sisteleri ile asarlanası C. Koç 1, İ. Şener, G. Cansever 3 1 Kontrol ve Otoasyon Mühendisliği Bölüü Yıldız eknik Üniversitesi, İstanbul cuneytkocc@yahoo.co Kontrol ve Otoasyon Mühendisliği Bölüü Yıldız eknik Üniversitesi, İstanbul isener@yildiz.edu.tr 3 Kontrol ve Otoasyon Mühendisliği Bölüü Yıldız eknik Üniversitesi, İstanbul cansever@yildiz.edu.tr Özetçe Geilerdeki elektrik güç sisteleri geinin noral seyrine deva etesini, geideki hayati koşulların sürdürülesini ve herhangi bir acil duruda elektriksel tehlikelere karşı yolcuları, ürettebatı ve geiyi koruaya yönelik bazı önlelerin alınasını sağlaak üzere tasarlanaktadır [1]. Bu elektrik güç sistei elektriğin üretilesi, dönüştürülesi, depolanası ve dağıtılasından oluşaktadır. Geide konforlu ve güvenli bir seyahatin sağlanabilesi için enerji akışının kontrol edilesi gerekektedir. Acil durularda, geinin seyrine güvenli bir şekilde deva edebilesini sağlayacak hayati üniteler dışındaki sistelerin devreden çıkartılası suretiyle elektrik güç sisteine gerekli üdahaleler yapılarak güç akışının kontrol edilesi ve yük dengesinin sağlanası çok önelidir. Bu çalışada, bir geinin elektrik güç sisteindeki enerji akışının İngiliz Klass kuruluşu Lloyd Register kuralları dikkate alınarak Ayrık Olay Kontrol siste odeli oluşturuluş ve önerilen odelde bir geideki yük dengesinin sağlanası gösteriliştir. 1. Giriş Deniz üstünde seyreden bir gei için geinin yol alabilesinin, anevra yapabilesinin, navigasyonunun ve güvenliğinin yanı sıra yolcuların da deniz üstünde canlarının güvence altına alınası gerekli olan en öneli hususlardır. Bununla birlikte gerekli elektriksel ekipanların sürekli devrede kalarak çalışası he geinin he de içindeki yolcuların güvenliği için vazgeçilez bir unsurdur. Bu elektriksel ekipanlar arz ettikleri önee göre Klass kuruluşu Lloyd Register tarafından birincil ve ikincil gerekli ekipanlar olarak ikiye ayrılaktadırlar. Burada birincil gerekli ekipanlar acil durularda bile kesintisiz çalışası gereken ekipanlardır [1]. Lloyd Register a göre yangın sisteleri, yağlaa sisteleri, yakıt sisteleri gibi tü hayati önedeki sistelerin koşullar ne olursa olsun çalışaya deva etesi gerekektedir. Jeneratörler tarafından beslenen bu siste ve ekipanların devreye alınıp çıkartılası jeneratörler üzerindeki yük dağılıının değişesine sebep olaktadır. Bunun sonucunda ani ve aşırı yükleneler eydana gelebilekte ve geinin seyahati esnasında dönüşü olayan hatalara neden olaktadır. Bu nedenle bu yüklerin dağılıının düzenlenesi ve jeneratörlerin aşırı yüklenelerinin önlenesi gerekektedir. Geiler ve yatlarda noral koşullarda jeneratörler noinal yüklene seviyesinde yüklenirler ve bu yüklene seviyesi noral kabul edilir. Ancak aşırı talep sonucunda jeneratörlerde eydana gelecek aşırı yüklene duruunda ikincil ekipanlar birer birer devreden çıkartılarak jeneratörlerin tekrar noinal yükle yükleneleri sağlanır. Gei yapıında geinin ağırlığı öneli bir paraetredir. Bundan dolayı geide bulunan jeneratör, transforatör, dağıtı panoları gibi elektriksel ekipanların ağırlıkları da gei yapıında göz önünde bulundurulan unsurlardır. lektriksel ekipanların seçii geinin tipine ve kullanı aacına göre değişektedir. Bir gei için noral koşullar altında yapılan yük analizleri 50 kw lık iki adet jeneratörün yeterli olacağını gösteriştir. Analizler noral koşullar altında yapıldığından herhangi bir aşırı yüklene sonucunda eydana gelebilecek hataları engelleek için yük dağılıının kontrol edilesi çok önelidir. Bu çalışada jeneratörlerin aşırı yüklenesinin önlenesi için yapılacak kontrol işleinin Ayrık Olay Kontrol sistei kullanılarak odellenesi gerçekleştiriliştir. 136

7 Otoatik Kontrol Ulusal oplantısı, OK013, 6-8 ylül 013, Malatya. Gei lektrik Güç Sistei Geilerdeki elektrik güç sistei ana elektrik güç ünitesi, acil duru güç ünitesi ve batarya ünitesi ve dağıtı ünitesinden oluşaktadır. 4. Oyster 15 ft Yelkenli 180 ton ağırlığında hafif gei sınıfına sahip Oyster 15ft yelkenlisi uzunluğunda ve 8.95 genişliğindedir. Aşağıdaki şekilde yelkenlinin resi görülektedir..1. Ana elektrik Güç Ünitesi Geilerde, noral seyrin deva etesini ve hayati koşulların sürdürülesini sağlaak için en az iki adet AC jeneratörden oluşan ana elektrik güç ünitesinin bulunası gerekektedir. Bu jeneratörlerin üreti kapasitesi herhangi birinin devreden çıkası duruunda diğer jeneratörün geinin güvenli bir şekilde seyahatine deva etesini ve iniu yaşanabilir koşulların sürdürülesini sağlayacak şekilde seçilektedir [1]. Bu seçiin yapılasında üşteri talepleri de öneli bir rol oynaaktadır... Acil Duru lektrik Güç Ünitesi Ana elektrik güç ünitesinde herhangi bir hata sonucunda devreden çıkası sonucunda sistein besleneye deva edebilesi için ana elektrik güç ünitesinden bağısız ve güvenlik gereksinilerini karşılayabilecek acil duru güç ünitesi bulunaktadır [1]..3. Batarya Ünitesi Batarya ünitesi akülerin birbirine seri, paralel veya bu iki bağlantı tipinin kobinasyonu olacak şekilde bağlanasıyla teşkil edilektedir. İzin verilen aksiu batarya voltajı 1500 V DC yi aşaalıdır. Akülerin şarj gücü, şarj ünitelerinin verebileceği aksiu akıa ve akülerin voltaj değerine göre hesaplanır [1]. 3. Petri Ağları Petri ağları otoasyon sistelerinin odellenesinde yetersiz kalabilektedir. Petri ağlarının odellee gücünü artırabilek için yasaklaa okları, yetkilee okları ve geçişlere atanan tetiklee koşulları gibi bazı ekleeler yapılarak Otoasyon Petri Ağları geliştiriliştir. Bu sayede otoasyon sisteleri daha iyi ifade edilebilekte ve daha iyi odellenebilektedir. Otoasyon Petri ağları aşağıdaki gibi tanılanabilir [4]. Burada noral Petri ağlarından farklı olarak, ( ) yerden geçişe yönleniş yasaklaa oklar küesini ( ) yerden geçişe yönleniş yetkilee oklar küesini geçişlere atanış tetiklee koşulları küesini İfade etektedir. Bir Petri ağında kullanılan yerler siste hakkındaki duruları tesil ederken, geçişler ise tetiklenek suretiyle sistede eydana gelen olayları gösterektedir. Sistein herhangi bir andaki duruu, ilgili yerde en az bir adet jetonun varlığıyla anlaşılaktadır. Sistede eydana gelecek herhangi bir olay sonucunda ilgili geçişin tetiklenesiyle geçişin giriş yerinden jeton alınır ve çıkış yerine aktarılır. Böylece siste bir durudan başka bir durua geçiş olur.[3] Şekil 1. Oyster 15ft Yelkenli Oyster 15ft yelkenlide bir adet CA C18 600Hp ana akina ve adet 50kW lık AC güç üreten Cuins jeneratör bulunaktadır. Bu jeneratörlerden biri sürekli devredeyken, diğeri ise beklee duruundadır. Sistede aşırı yükleneler eydana geldiğinde ikinci jeneratör de devreye girektedir. Bunlara ek olarak Lloyd Register tarafından yatın noral seyrine güvenli bir şekilde deva edebilesi için hayati öne taşıyan sisteler olarak belirlenen haberleşe sistei, navigasyon sistei ve alar izlee sistei gibi sistelerin beslenesi için 100Ah 4V DC batarya ünitesi bulunaktadır. Sistein elektrik dağıtıı AC dağıtı panosu ve DC dağıtı panolarından ayrı ayrı yapılaktadır. Sistede 300 I/O ya sahip bir alar izlee ve kontrol sistei bulunaktadır. Mesaj içerikli haberleşenin getirdiği kablolaa kolaylığı ve bunun getirdiği düşük aliyet, hata tespit rutinlerinin çok güçlü olasının getirdiği güvenirlik, yeni ünitelerin eklenesi için sistede değişie giteenin getirdiği kolaylık, saniyede esaj iletii sağlaasından dolayı Can- Bus haberleşesi alar izlee sisteinde kullanılıştır. Jeneratör bilgileri ve ana akina bilgileri, uygulaa alanı yüksek hızlı ağlardan düşük aliyetli çoklu kablolaalı sistelere kadar geniş olan Can-Bus üzerinden alar izlee sisteinden takip edilektedir. Bunlara ek olarak tü hayati öne taşıyan sisteler buradan izlenekte ve üdahale edilebilektedir. Yatdaki yüöneti sistei adet Woodward yük yöneti ünitesi üzerinden yapılaktadır. Her jeneratör için bir adet bulunan bu cihaz sistedeki yük dengesinin sağlanası için kullanılaktadır. Woodward ünitesi jeneratörün yüklene seviyesine göre 5 kadeeli yük ata özelliğine sahiptir. Jeneratör bilgilerinin tüünü, ana bara üzerindeki akı, voltaj ve frekans bilgilerini okuyarak kuruluda istenilen ayarlara göre yük atıı yapar veya yükleri devreye alır. 5. Yük Yöneti Sistei Lloyd Kuralları Oyster 15ft yelkenlisi, denizcilik sektöründe deneti ve gözeti yapan bağısız kuruluşlardan biri olan İngiliz Klass kuruluşu Lloyd Register kurallarına göre üretiliştir. 137

8 Otoatik Kontrol Ulusal oplantısı, OK013, 6-8 ylül 013, Malatya lektriüöneti sistei için Lloyd Kuralları: ü düzenleeler jeneratör veya jeneratörlerin aşırı yüklenesi duruunda belirli bir zaan gecikesi olduktan sonra önesiz kategorideki yüklerin otoatik olarak devreden çıkartılasıyla yapılalıdır [1]. ğer gerekirse yüklerin devreden çıkartılası birkaç kadeede yapılabilir. Bu duruda en önesiz yükler ilk kadeede olacak şekilde yapılalıdır [1]. Yüksek güçteki otorların otoatik başlatılası duruunda jeneratörün kapasitesi bunları besleeye yetecek seviyeye gelene kadar beklenesi göz önüne alınalıdır [1]. Yelkenlinin elektrik güç sistei için belirtilen Lloyd kuralları baz alınaraüöneti sistei için belirlenen kurallar: 1. ü hayati öne taşıyan yükler kesintisiz bir şekilde çalışalarına deva etelidirler.. 1 nuaralı jeneratörün yüklenesi %90 seviyesini aşarsa, yük kadeesi 1 deki yükler atılır ve aniden yüklene %110 seviyesine çıkarsa jeneratör devreye girer nuaralı jeneratörün yüklenesi %90 seviyesini aşarsa, yük kadeesi 1 deki yüklerin atılası yetersiz kalırsa yük kadeesi deki yükler atılır ve aniden yüklene %110 seviyesine çıkarsa jeneratör devreye girer nuaralı jeneratör ün yüklene %90 seviyesini aşarsa, yük kadeesi 1 ve deki yüklerin atılası yetersiz kalırsa yük kadeesi 3 deki yükler atılır ve aniden yüklene %110 seviyesine çıkarsa jeneratör devreye girer nuaralı jeneratörün yüklenesi %90 seviyesini aşarsa, yük kadeesi 1, ve 3 teki yüklerin atılası yetersiz kalırsa yük kadeesi 4 deki yükler atılır ve aniden yüklene %110 seviyesine çıkarsa jeneratör devreye girer nuaralı jeneratörün yüklenesi %90 seviyesini aşarsa, yük kadeesi 1,, 3 ve 4 teki yüklerin atılası yetersiz kalırsa yük kadeesi 5 deki yükler atılır ve aniden yüklene %110 seviyesine çıkarsa jeneratör devreye girer nuaralı jeneratörün yüklenesi %90 seviyesini aşarsa, yük kadeesi 1,, 3, 4 ve 5 teki yüklerin atılası yetersiz kalırsa jeneratör devreye girer. 8. Her iki jeneratör çalışırken topla yük %90 (45kW) seviyesinin altına düşerse jeneratör devreden çıkar. önesiz yükler devreden çıkartılak suretiyle jeneratör1 in yüklenesi tekrar noral seviye olan %90 seviyesine çekileye çalışılır. ğer atılan yükler yeterli ise siste tekrar noral çalışasına geri döner. Herhangi bir yük ata kadeesinde yüklene aniden %110 seviyesinin üzerine çıkarsa woodward1 woodward cihazını aktif hale getirir ve jeneratör nin devreye giresini sağlar. Bu sayede yüklene tekrar noral seviye olan %90 seviyesine çekiliş olur ve jeneratör devreden çıkar. Aşağıda sistein Otoasyon Petri ağı odeli görülektedir. Sistein Otoasyon Petri ağı odelinde 14 adet yer ve 1 adet geçiş kullanılıştır. Ayrıca geçişler tetiklee koşulları ile ilişkilendiriliştir. Aşağıdaki tablolarda kullanılan yer, geçişler ve geçişlere atanan tetiklee koşullarının açıklaaları gösterilektedir. 6. Yük Yöneti Sistei Petri Ağı Modeli Oluşturulan Otoasyon Petri ağı odeline göre başlangıç olarak 1 nuaralı Woodward aktif durudadır ve 1 nuaralı jeneratörün devreye giresini sağlar. Jeneratör1 devreye alındıktan 5 dakika sonra jeneratörün çıkışındaki devre kesicisini açar ve ana barayı enerjilendirerek baraya bağlı tü yükler besleneye başlar. Bu esnada Woodward1 akı, voltaj ve frekans bilgilerini he ana baradan he jeneratörden alır ve akı değerleri üzerinden jeneratör1 in yüklene seviyesini kontrol eder. ğer yüklene %90 ın altındaysa yük ata veya ikinci jeneratörün devreye alınası işlei yapılaz. Jeneratör1 in yüklenesi %90 - %110 seviyeleri arasında olası duruunda 1. kadeeden başlanarak 138

9 Otoatik Kontrol Ulusal oplantısı, OK013, 6-8 ylül 013, Malatya Şekil. Yük Yöneti Sistei Petri Ağı Modeli ablo 1: Petri Ağında Kullanılan Yerler ve Açıklaası Yerler P0 P1 P P3 P4 P5 P6 P7 P8 P9 P10 P11 P1 P13 P14 Açıklaa Woodward1 aktif Jeneratör1 devrede 5 dk beklee süresi Ana bara enerjili Yüklene %90 ı aştı 1. Kadee yükler atılıyor. Kadee yükler atılıyor 3. Kadee yükler atılıyor 4. Kadee yükler atılıyor 5. Kadee yükler atılıyor Jeneratör1 %90 yüklü Jeneratör1 %90-%110 arası yüklü Jeneratör1 yükü %110 u aştı Woodward aktif Jeneratör devrede ablo : Petri Ağında Kullanılan Geçişler ve Açıklaası Geçişler Koşul Açıklaa X0 Koşul yok X1 Koşul yok X X3 X4 X5 X6 X7 X8 X9 X10 X11 X1 X13 X14 X15 Koşul yok X16 X17 Jeneratör1 çalıştır Yük %90 ı aştı Yük %90 nın altında Yük %90-%110 arasında Yük %110 a ulaştı Yük %90 nın altında Yük %90-%110 arasında Yük %110 a ulaştı Yük %90 nın altında Yük %90-%110 arasında Yük %110 a ulaştı Yük %90 nın altında Yük %90-%110 arasında Yük %110 a ulaştı Yük %90 nın altında Yük %110 a ulaştı Jeneratör1 çalıştır Jeneratör1 durdur 139

10 Otoatik Kontrol Ulusal oplantısı, OK013, 6-8 ylül 013, Malatya 7. Sonuçlar Bu çalışada, Oyster 15ft yelkenlisi için yüöneti sistei Petri ağı kullanılarak odelleniştir. Yüöneti sistei Petri ağı odeli İngiliz Klass kuruluşu Lloyd Register kuralları baz alınarak belirlenen kurallar çerçevesinde oluşturuluştur. Modele göre sistedeki aşırı yükleneler 5 kadeeli şekilde yapılabilektedir. Böylece yatdaki yükler 5 kadeeye ayrılış ve ilk olarak en önesiz yüklerden başlanaraük atıı gerçekleştirilerek jeneratörlerin aşırı yüklenelerinin önüne geçiliştir. Petri ağıyla yapılan bu çalışa, sistein güvenilirliği arttırış ve daha kısa sürede tasarıın yapılabilesini sağlaıştır. Çalışanın ileriki aşaalarında Petri Ağı odeli Prograable Logic Controller (PLC) ye aktarılacak ve erdiven antık diyagraı çok daha hızlı bir şekilde gerçekleştirilebilecektir. Bu sayede daha büyük ölçekli gei ve yat projelerinde elektrik tasarıı Petri ağı sayesinde daha kolay ve güvenilir bir şekilde yapılabilecektir. Kaynakça [1] Rules And Regulations For he Classification Of Ships, Lloyds Register, Part 6 Control&lectrical ngineering [] D. Gray, Marine electrical installations he Proceedings of the Institution of lectrical ngineers,, Cilt: 15, No: 11, s: , [3]. Murata, Petri Nets: Properties, Analysis and Applications, Proceeding of I, Cilt:77, s: , [4] M. Uza, A.H. Jones, Discrete vent Control Syste Design Using Autoation Petri Nets and heir Ladder Diagra Ipleentation, he International Journal of Advanced Manufacturing echnology, Cilt: 14, Sayı: 10, s:716-78, [5]. ricsen, he Ship Power lectronic Revolution: Issues and Answers Petroleu and Cheical Industry echnical Conference, s:1-11, 008. [6] N. Kari, R. Lisner, H. Kazei and F. Annaz, Rule- Based Power Manageent For he All-lectrıc Ship [7] C.H. Lin: Distribution network reconfiguration for loadbalancing with a coloured Petri net algorith 1 Proc.- Gener. rans. Distribution. Vol I50 No. 3, Mayıs 003 [8] Jaw-Shyang Wu, A petri-net algorith for ultiple contigiencies of distribution syste operation, I ransactions on Power Systes, Cilt: 13, Sayı: 3, s: , Ağustos [9] C. S. Chen, C.H. Lin, H. Y. sai., A rule-based espert syste with colored petri net odels for distribution syste service restoration, I ransactions on Power Systes, Cilt: 17, Sayı: 4, s: ,

11 Otoatik Kontrol Ulusal oplantısı, OK013, 6-8 ylül 013, Malatya Optik Akışın Paralel Şekilde FPGA abanlı Hesaplaaya Uygun Hale Getirilesi Hiket Koca 1, Mustafa Doğan, M. Cengiz aplaacıoğlu 3 1 lektrik-lektronik Mühendisliği Bölüü Gazi Üniversitesi, Ankara hkoca@stc.co.tr Kontrol Mühendisliği Bölüü Doğuş Üniversitesi, İstanbul dogan@dogus.edu.tr 3 ürk Hava Kuruu Üniversitesi, Ankara tapla@thk.edu.tr Özetçe Bu çalışada, Lucas-Kanade optik akış hesaplaalarını daha hızlı ve gerçek zaanlı olaraapabilek için FPGA tabanlı paralel iaride çalışan bir siste geliştiriliştir. Optik akış hesaplaalarının görüntü örnekleri üzerinde gerçek zaanlı olarak gerçekleştirilebilesi için FPGA-kaera arayüzü ve görsel sonuçların görsel olarak izlenebilesi için FPGA-ekran arayüzü gerçekleştiriliştir. 1. Giriş Optik akış gözleyici ve gözetleyenin bağıl hareketiyle oluşan, gözetlenen yüzey/cisi veya nesnelerin görülen hareketidir. Optik akış hesaplaaları ühendislikte birçok alanda kullanılaktadır. [1] Bu çalışada görüntü dizilerinden gerçek-zaanda optik akış tahini gerçekleştiren yüksek karaşıklığa sahip bir algoritanın donanısal olarak gerçekleştirilesi anlatılaktadır. Optik akış hesaplaaları genelde genel aaçlı işlecilerle gerçek-zaan özelliğine sahip oladan gerçekleştirilektedir. Bu çalışada optik akış hesaplaası için özel iari geliştiriliş, donanı tanılaa dilleri kullanılarak test ediliştir. Bu siste optik akışı 56x56 piksel görüntü için 60 fps de hesaplayabilektedir. [] Bilgisayarla göre için optik akış tahini ilgi çekici bir proble oluştur. Bu problein çözüü noral işleciler için hesaplaa yönünden ağır olduğundan dolayı bu çalışada gerçek-zaanlı hareket tahini gerçekleştirecek FPGA-tabanlı donanı iarisi tasarlanıştır. Gradyantabanlı ters sonlu elean optik akış algoritası donanısal olarak tasarlanıştır. Önerilen siste 18x10 piksel fps de optik akışı hesaplayabilektedir. [3]Birçok bilgisayarla göre uygulaası gerçek-zaanlı görüntü işlee gerekektedir. Bu özellikle hedef takibi, yörünge planlaa, engellerden kurtula gibi uygulaalarda kritik önee sahiptir. Hızlı hesaplanabilen kaba şekilde hareket tahini yapabilen bir siste daha doğru tahin yapan ancaavaş çalışan bir sisteden daha kullanışlıdır. Bu çalışada gergi-tabanlı optik akış algoritası geliştirip Alan Progralanabilir Kapı Dizileri (FPGA) üzerinde, küçük insansız araçlarda engelden kurtula ve navigasyon için uygulanıştır. Önerilen siste optik akışı kpps de yani 640x480 piksel 64 fps de hesaplayabilektedir. [4] Hareket hesaplaası optik akış olarak da adlandırılaktadır. Bu çalışada optik akış hesaplaası için kaynak kullanıı ve perforans açısından yeni, yeniden uyarlanabilir bir iari geliştiriliştir. Geliştirilen siste optik akış hesaplaasını 18x96 pikseli 177 fps de gerçekleştirektedir. Bu çalışadaki katkı canlılardan esinlenilen, geri besleeyle yeniden düzenlenebilen, donanısal olarak gerçekleştiriliş ve gradyan tabanlı yöntelerden daha çok işle karaşıklığına sahip bir sistein geliştirilesidir. [5] Karaşık işle gereksinii ve yüksek çerçeve hızı gereksiniinden dolayı optik akış algoritalarının pratikte robot göre uygulaalarında uygulanası oldukça zordur. Birçok duruda geleneksel, genel aaçlı işleciler ve sıralı işle yapısına sahip yazılılar optik akış hesaplaalarını gerçekzaanda hesaplayaaaktadırlar. Bu çalışada gergi-tabanlı optik akış algoritası geliştiriliş ve FPGA teknolojisi kullanılarak gerçekleştiriliştir. Sonuçta geliştirilen ardışık düzüne sahip algorita yayınlanış diğer FPGA tabanlı çalışalara göre öneli ölçüde daha doğru çalışaktadır. Bu tasarı 640x480 pikseli 64 fps de işleyebilektedir ve bu hız birçok gerçek-zaanlı robotik güdü uygulaası için yeterlidir. Geliştirilen tasarı küçük göülü sistelerde uygulanaya olanak tanıyan düşük kaynak iktarına ihtiyaç duyaktadır. Makalenin bundan sonraki bölülerinde sırasıyla; Lucas- Kanade optik akış tahin yönteinin paralel şekilde hesaplanabilesi için yapılan işleler, Lucas-Kanade yönteinin FPGA tabanlı geliştirilesi, kaeradan görüntülerin FPGA kartına aktarılası için geliştirilen Kaera-FPGA arayüzü donanıı, FPGA de yapılan işleler sonucu elde edilen çıktı görüntünün görsel olarak izlenebilesi için geliştirilen Vga kran Arayüzü ve çalışa sonucunda elde edilen sonuçlar da Sonuçlar başlıkları altında anlatılaktadır. 141

12 Otoatik Kontrol Ulusal oplantısı, OK013, 6-8 ylül 013, Malatya. Lucas-Kanade Yönteinin Paralel Şekilde Hesaplanası Bu bölüde optik akış hesaplaalarını FPGA tabanlı olarak paralel şekilde gerçekleştirek için gerekli düzenleeler yapılıştır ve işle adıları aşağıda veriliştir. u 1 x A A A b (1) v A A A A y k 1 1 k 1 k 1 k 1 x k tk A b x k tk k 1 k 1 k 1 1 (1) y k t k tk 1 1 k 1 k 1 k 1 k 1 A b x k t k x k tk k 1 k 1 k 1 k 1 1 (13) x1 y1 t1 A b A x y t x y t 1 x1 x x y1 y y () u v 1 y k t k tk k 1 k 1 k 1 k 1 x k t k tk k 1 k 1 k 1 k 1 1 (14) A A A A x1 x x x y1 y y x1 y1 x y y (3) x1 x x x1 y1 x y x y x1 y1 x y x y y1 y y (4) y k t k tk k 1 k 1 k 1 k 1 v x k t k tk k 1 k 1 k 1 k 1 1 u 1 u 1 v x k t k tk k 1 k 1 k 1 k 1 x k t k tk k 1 k 1 k 1 k 1 1 (15) (16) A A x k k 1 k 1 x k k 1 k 1 (5) u x k t k tk k 1 k 1 k 1 k 1 x k k 1 k 1 k 1 k 1 (17) AA A A x k k 1 k 1 k 1 k 1 u yk 1 1 k 1 k 1 x k 1 x A A A b Ab Ab v x k k 1 k 1 (8) t1 x1 x x t y1 y y t 1 (7) (9) x1 t1 x t x t y1 t1 y t y t 1 (10) (6) v x k t k tk k 1 k 1 k 1 k 1 x k k 1 k 1 k 1 k 1 (18) Yukarıda görülen denkle kullanılarak optik-akışın yatay hız (u) bileşeni hesaplanaktadır. F ( i, j 1) F ( i, j) 1 1 F ( i 1, j 1) F ( i 1, j) A x 4 4 F i j F i j (, 1) (, ) F ( i 1, j 1) F ( i 1, j) F ( i 1, j) F ( i, j) 1 1 F ( i 1, j 1) F ( i, j 1) B y 4 4 F i j F i j ( 1, ) (, ) F ( i 1, j 1) F ( i, j 1) (0) (19) Ab k 1 xk tk yk tk k 1 1 (11) F ( i, j) F ( i, j) 1 F ( i 1, j) F ( i 1, j) C 1 1 t 4 4 F i j F1 i j (, 1) (, 1) F ( i 1, j 1) F ( i 1, j 1) 1 (1) 14

13 Otoatik Kontrol Ulusal oplantısı, OK013, 6-8 ylül 013, Malatya Optik akışın yatay hız bileşeninin (u) denkleinde A,B,C değişkenleri x, y, t yerlerine koyulursa: u Ak Bk BkCk Bk Ak Ck k 1 k 1 k 1 k 1 Ak Bk Ak Bk Ak Bk k 1 k 1 k 1 k 1 () Optik akışın dikey hız bileşeninin (v) denkleinde A,B,C değişkenleri x, y, t yerlerine koyulursa: v Ak Bk Ak Ck Ak BkCk k 1 k 1 k 1 k 1 Ak Bk Ak Bk Ak Bk k 1 k 1 k 1 k 1 (3) u değişkenini hesaplaak için kullanılan forül A,B,C cinsinden elde ediliş olur. opla işareti ile yapılan işleleri aşağıdaki gibi X 1, X,X 3, X 4, X 5 adı verilirse: X A A A A A A A A 1 k k 1 1 k 1 (4) Şekil 1:A,B ve C donanı yapıları. A,B ve C hesaplaaları Siulinazılıında bir kutu içerisinde toplanıştır. Şekil de bu kutucuk görülektedir. A,B ve C nin hesaplaaları 3x3 lük atriste yer alan bütün pikseller için yapılacağı için 9 adet ABC kutusu yer alaktadır. Bu kutucuklar ABC 0 dan başlayarak ABC 8 e kadar gitektedir. A,B ve C hesaplaaları eş zaanlı yapılaktadır. Örneğin ABC 8 kutusunun işle yapası için ABC 7 kutusunun işlelerinin taalanası bekleneektedir. Şekil ABC 1 kutusuna aittir. A 1,B 1,C 1 hesaplaaları bu kutu içerisinde gerçekleştirilir. X B B B B B B B B k k 1 1 k 1 (5) X A B A B A B A B 3 k k 1 1 k 1 (6) X A C AC A C A C 4 k k 1 1 k 1 (7) X B C B C B C B C 5 k k 1 1 k 1 (8) Optik akışın yatay ve dikey bileşenleri yapılan kısaltalar sonucunda aşağıdaki gibi elde edilir. 3. Lucas-Kanade Yönteinin Fpga abanlı Gerçekleştirilesi A, B ve C nin Xilinx Syste Generator kullanılarak tasarlanış donanı yapısı Şekil 1 de verilektedir. Donanı yapısı 3 aşaadan eydana gelektedir. İlk aşaada çıkara işleleri gerçekleştirilektedir. İkinci ve üçüncü aşaada ise toplaa işleleri gerçekleştirilektedir. Şekil :ABC donanıının bloapısı 143

14 Otoatik Kontrol Ulusal oplantısı, OK013, 6-8 ylül 013, Malatya Şekil 4:X 1 donanıının blok ve içyapısı Şekil 5 te X eleanının hesaplanası için geliştirilen kutu görülektedir. Kutunun girişinde B 0 xb 0...B 8 xb 8 eleanları yer alaktadır. Kutunun çıkışında ise X eleanı yer alaktadır. Şekil 3:ABC donanıının içyapısı Şekil 4 te X 1 eleanının hesaplanası için geliştirilen kutu görülektedir. Kutunun girişinde A 0 xa 0...A 8 xa 8 eleanları yer alaktadır. Kutunun çıkışında ise X 1 eleanı yer alaktadır. Şekil 5:X donanıının blok ve içyapısı Şekil 6 da X 3 eleanının hesaplanası için geliştirilen kutu görülektedir. Kutunun girişinde A 0 xb 0...A 8 xb 8 eleanları yer alaktadır. Kutunun çıkışında ise X 3 eleanı yer alaktadır. 144

15 Otoatik Kontrol Ulusal oplantısı, OK013, 6-8 ylül 013, Malatya Şekil 8:X 5 donanıının blok ve içyapısı Şekil 6:X 3 donanıının blok ve içyapısı Şekil 7 de X 4 eleanının hesaplanası için geliştirilen kutu görülektedir. Kutunun girişinde A 0 xc 0...A 8 xc 8 eleanları yer alaktadır. Kutunun çıkışında ise X 4 eleanı yer alaktadır. Şekil 9 da u ve v eleanlarının forülleri verilektedir. Bu forüllerde yer alan böle işleleri bit aşıı yüzünden gerçekleştiriliştir. Böle işlei ileride yapılacak çalışalarda eklenecektir. Böle işleine kadar olan diğer çarpa ve çıkara işleleri aşağıda verilen kutu içerisinde gerçekleştirilektedir. Şekil 9:u ve v donanıları Şekil 7:X 4 donanıının blok ve içyapısı Şekil 8 de X 5 eleanının hesaplanası için geliştirilen kutu görülektedir. Kutunun girişinde B 0 xc 0...B 8 xc 8 eleanları yer alaktadır. Kutunun çıkışında ise X 5 eleanı yer alaktadır. 4. Kaera Arayüzü Bu çalışada kaera olarak C3188a odel kaera kullanılaktadır. Kaera pinlerini gösteren figür aşağıda veriliştir. Kaera YUV foratında çıktı verektedir. Kaeranın 1 den 8 e kadar olan ilk 8 pini Y çıkışı ve 3 den 30 a kadar olan 8 pini ise UV pinleridir. Kaera ara yüzünün FPGA kartına olan fiziksel bağlantısı konektör sıkıntısından dolayı sadece Y foratındaki bilgiyi alacak şekilde yapılabiliştir. HRF, VSYN ve PCLK sinyalleri dikkate alınarak piksel okua işlei gerçekleştirilektedir. 145

16 Otoatik Kontrol Ulusal oplantısı, OK013, 6-8 ylül 013, Malatya Şekil 10 da soldaki reside projede kullanılan kaera donanınıın osiloskop kullanılarak elde edilenvsyn Sinyali görülektedir. Sağdaki reside ise HRF Sinyali görülektedir. Şekil 10:HRF ve VSYN sinyalleri Projede kullanılan kaera ile FPGA arayüzünü gerçekleştirilek için vga arayüzü isili donanı yazılısal olarak tanılanıştır. Bu yazılıın kısa bir örneği ve siülasyonu sonucunda elde edilen sinyal şekilleri aşağıda verilektedir. Şekil 1-VGA ekran-fpga Ara yüzünün siülasyon sonucu 6. Sonuçlar Bu çalışada, Lucas-Kanade optik akış hesaplaalarını daha hızlı ve gerçek zaanlı olaraapabilek için FPGA tabanlı paralel iaride çalışan bir siste geliştiriliştir. Optik akış hesaplaalarının görüntü örnekleri üzerinde gerçek zaanlı olarak gerçekleştirilebilesi için FPGA-kaera arayüzü ve görsel sonuçların görsel olarak izlenebilesi için FPGA-ekran arayüzü gerçekleştiriliştir. Sistein gerçekleştirilen parçaları birleştirilerek bir araya getirildikten sonra siste obil robotların/sistelerin kapalı göz (dead reckoning) navigasyonunda kullanılak üzere geliştirilecektir. Şekil 11: Kaera-FPGA arayüzü siülasyon sonuçları 5. Vga kran Arayüzü Kaeradan alınan görüntülerin ekranda gösterilebilesi için FPGA-VGA ekran arayüzü yazılıı Matlab-Siulink kullanılarak geliştiriliştir. Bu prograın ekran çıktısı aşağıdaki reside görülektedir ve bu odelin benzeti sonucu aşağıda verilektedir. 7. Kaynakça [1] 4 José L. Martín, Aitzol Zuloaga, Carlos Cuadrado, Jesús Láizaro, Unai Bidarte, Hardware ipleentation of optical flow constraint equation using FPGAs, Coputer Vision and Iage Understanding, v.98 n.3, p , June 005 [] 7 Browne,.A., Condell, J.V.[Joan V.], Prasad, G., McGinnity,.M., An Investigation into Optical Flow Coputation on FPGA Hardware, IMVIP08( ). [3] 9 Zhaoyi Wei, Dah-Jye Lee, Dah-Jye Lee, Brent Nelson, Michael Martineau, "A Fast and Accurate ensor-based Optical Flow Algorith Ipleented in FPGA," wacv,pp.18, ighth I Workshop on Applications of Coputer Vision (WACV'07), 007 [4] 10 G. Botella,. Ros, M. Rodríguez, A. García,, Castillo Morales,. Andrés and M.C. Molina, "FPGA- Based Architecture for Robust Optical Flow Coputation," Proc. of 4th Southern Conference on Prograable Logic SPL'008 (Bariloche, Mar ), pp [5] 11 Z. Wei, D.-J. Lee, and B.. Nelson, FPGA-based real-tie optical flow algorith design and ipleentation, Journal of Multiedia, vol., no. 5, pp ,

17 Otoatik Kontrol Ulusal oplantısı, OK013, 6-8 ylül 013, Malatya Progralanabilir Kontrolcü ile Yasaklanış Duruların Meydana Gelesini Önleyen Denetleyici asarıı Durukan Matsar Ali Seih Yıldırı Aydın Aybar lektrik lektronik Mühendisliği Bölüü Anadolu Üniversitesi, skişehir Özetçe Bu çalışada, otoata odeli ile odelleniş kesikli olay sisteleri ele alınıştır. Bu odel için yasaklanış duruların eydana gelesini önleyen bir denetleyici tasarıı kullanılıştır. Otoata odeli, JK flip floplar ve lojik devre eleanları kullanılarak gerçekleştiriliş ve PIC (Prograable Interface Controller) kullanılarak denetleyici tasarlanıştır. Ayrıca bu çalışada örnek bir otoata ele alınarak, sunulan yönte adı adı açıklanıştır. 1. Giriş Günüüz sistelerinin karaşıklaşası ve büyüesi nedeniyle, bu sistelerin çözülenesi ve denetlenesi öneli bir proble olarak ortaya çıkaktadır. Literatürde bu problein çözüüne yönelik farklı çalışalar sunuluştur. Bu çalışalar içinde hiyerarşik denetleyici tasarıı ve erkezi olayan denetleyici tasarı yönteleri en popüler tasarı yöntelerinin başında gelektedir [1,]. Bu çalışada, kesikli olay sisteler olarak adlandırılan olayların oluşunun başka olay veya olaylara bağlı olduğu sisteler ele alınıştır [3,4]. Bu sistelere ait odellee yönteleri; teel olarak Petri ağları, otoata, arkov zincirleri olarak bilinektedir. Bunlar içinden otoata odellee yöntei bu çalışa için seçiliştir. Bu çalışa, Anadolu Üniversitesi lektrik lektronik Mühendisliği Bölüü bünyesinde yer alan bitire projeleri kapsaında geliştiriliştir [6,7]. [6] da yasaklanış durular ele alınırken, [7] de ise eydana gelesi istenilen durular ele alınıştır. Yasaklanış duru yaklaşıı, kesikli olay sisteleri için teel kontrol yaklaşılarındandır []. Duru küesi içinden eydana gelesi istenilen durular ve başlangıç duruundan istenilen durulara ulaşılasını sağlayan durular çıkartıldığında geri kalan duruların yasaklanış duru olarak tanılanası ükündür. Böylece, her iki çalışa içinde yasaklanış duru denetleyici yaklaşıı kullanılası ükün olaktadır. Yasaklanış duru yaklaşıı için sunulan teorik alt yapı kullanılarak, PLC (progralanabilir antık denetleyicisi) tabanlı çalışalar yapılıştır (örneğin, [5]). Bu çalışada ise PIC kullanılarak oluşturuluş denetleyici tasarıları sunuluştur. 16 bitlik, PIC16F877 [8] adlı ikrodenetleyici kullanılarak denetleyici tasarıı ele alınaktadır. Bu çalışada, sırasıyla, otoata odeli ve yasaklanış duru yaklaşıı tabanlı denetleyici tasarıı verildikten sonra otoata odelinin, duru akinası (finite state achine) olarak lojik kapı ve devreler ile odellenesi verilecektir. Ayrıca, örnek bir otoata ile teorik olarak bilinen / sunulan çalışanın, PIC16F877 ve lojik devreler ve eleanlar kullanılarak pratik olarak gerçekleesi yapılacaktır.. Mateatik Model Otoata odeli, olaylar, durular ve olaylar ile durular arasındaki ilişkiyi tanılayan bir fonksiyon ile ifade edilekte olup,,,, ile gösterilektedir. Burada, Q duruların küesini, Σ olayların küesini, : x, kısi ileti fonksiyonu ve q 0 başlangıç duruunu gösterektedir []. Yasaklanış duru yaklaşıı, denetleyici tasarıında [] teel alınıştır:, verilen yasaklanış duruların küesi ve, siste çıkazı gösteren duruların küesini gösterek üzere, aşağıda yasaklanış ve istenilen durular ile ilgili tanılar veriliştir ( 1,,.,, ğ, :,,,, ğer her hangi bir için ise, için olur. için ve ise tü yasaklanış duruların küesi, Ѓ olarak elde edilektedir []. 147

18 Otoatik Kontrol Ulusal oplantısı, OK013, 6-8 ylül 013, Malatya ğer herhangi bir q duruundan sonra hiçbir olay eydana geleiyorsa, q duruu, siste çıkazı gösteren duru olarak adlandırılaktadır. Dolayısıyla, siste çıkazı gösteren durular da yasaklanış durulara ilave edilerek denetleyici tasarıı yapılacaktır Bu çalışada, Ѓ kabullenesi yapılıştır. Aksi halde, denetleyici tasarıı ükün olaaktadır. Denetleyici aşağıdaki şekilde tanılanaktadır;, için,, =, ğ, Ѓ, aksi durularda Böylece, yasaklanış duruların ortaya çıkası engelleniş olaktadır. Karar verici olarak, bilgisayar, ikro işleci ve/veya PLC kullanılabilektedir. Bu çalışada ise, yaygın ve düşük aliyetli olası nedeniyle, karar verici ekaniza için bir ikrodenetleyici kullanılacaktır. Burada, oluşturulan sistein benzetii yapılarak baskılı devre oluşturak için Proteus adlı bir progra kullanılaktadır. Denetleyici için geliştirilen yazılı da PIC16F877 ye bu progra aracılığıyla yüklenekte ve çalıştırılaktadır. 4. Uygulaa Yukarıda detayları verilen tasarı ve yönteler Şekil 1 de verilen otoata odeli üzerinde örneklenerek açıklanacaktır. Ayrıca, Ѓ küesi, durular küesinden, eydana gelesinin istenilen durular ve başlangıç duruundan istenilen durulara ulaşılasını sağlayan duruların çıkarılası sonucu kalan duruların oluşturduğu küe olarak da seçilebilir. Böylece, eydana gelesi istenilen duruların ortaya çıkası ükün olacaktır. Otoata ve denetleyici tasarıına yönelik açıklaalara yer veriliştir. Şidi, otoata odeli için sonlu duruu akinesi (finite state achine) olarak ele alınası ve bir karar vericiye ihtiyaç duyulaktadır. akip eden bölülerde bu bilgiler yer alaktadır. 3. Lojik Devre asarıı Her bir duru, ikilik sayı sistein bir sayıyı ve her bir olay, durular arasındaki ilişkiyi gösterek üzere sıfır veya bir olarak seçilerek, sonlu duruu akinası şeklinde ele alınaktadır. Böylece, ele alınan otoata, JK flip flop ve lojik devre eleanları kullanılarak inşaa edilebilektedir [9].,,, ait duru sayısı, olak üzere, sağlayan en küçük doğal sayısı kadar dijit ile durular ifade edilektedir örneğin, 3 için gösterilektedir. Şidiki Duru ve Gelecek Duru tablosu arasındaki bağlantı da küesinin eleanı olan olaylar ile sağlanaktadır. Bu duruda da lojik olarak 0 veya 1 ile ifade edilektedir. Bu çalışada, herhangi bir duruda sonra en faz iki olayın eydana geldiği kabul ediliştir farklı olasılıklar için bkz 10. Doğruluk tablosundan sonra gerekli lojik analizlerden sonra, tane flip flopun kullanıldığı lojik devre elde edilektedir. Şekil 1: Örnek otoata [10] Şekil 1 de verilen otoatada, durular küesi;,,, ve olaylar küesi;,,, olarak veriliştir. Durular arasındaki olay bağlantılarını gösteren ileti fonksiyonu örneğin,,,, vb. şeklinde elde edilektedir. le alınan otoata, on tane duru olduğundan ve her birini de ikilik sayı ile gösterildiğinden, 4 tane JK Flip Flop kullanarak tasarlanabilektedir: olak üzere , , , Olaylar ise 0 veya 1 olarak belirleniştir. asarıı kolaylaştırak için, verilen otoata verileyen durular ve özellikle siste çıkazı gösteren duru (kendisine geri döndürecek şekilde) için yeni olaylar da ilave ediliştir. 148

19 Otoatik Kontrol Ulusal oplantısı, OK013, 6-8 ylül 013, Malatya Yukarıda sunulan tablo kullanılarak, sonlu duru akinesi olarak ele alınan otoata için doğruluk tablosu oluşturuluştur. Buradan da yararlanılarak JK Flip Floplar için karakteristik denkleler elde edilektedir. PIC in oluşturulan lojik siste içine, otoanın şidiki duru ve olay bilgilerini algılanak ve yasaklanış duruların eydana gelesini önleek için ilave edilektedir (bkz, [6,7]). Saat (clock) sinyal kullanarak, denetleyici görevini yerine getirektedir. Daha önce den belirleniş yasaklanış durular kullanarak aşağıda verilen küeler ve denetleyici tasarıı elde edilektedir: ve yasaklanış duru olarak veriliştir;,. Siste çıkazı olarak adlandırılan durular küesi. Böylece,,, elde edilektedir. Sonuç olarak, yasaklanış durular küesi genişleyerek Ѓ,,, şeklinde bulunaktadır. ablo 1: Doğruluk abloları Şidiki Duru Olay Gelecek Duru e1: 0 q1 e8: 1 q e: 0 q4 e3: 1 q e5: 0 q0 e6: 1 q e14: 0 q3 e9: 1 q e4: 0 q 1 q e11: 0 q6 e7: 1 q e13: 0 q7 e15: 1 q e10: 0 q1 e1: 1 q q q8 e17: 0 q10 1 q9 şeklinde elde edilektedir. Burada, 0 izin verileesini ve 1 izin vereyi gösterektedir., 0,, 0 ve, 0 için PIC den lojik devreye giden saat sinyalini sıfır yapacak şekilde ve kapısına sıfır girişi üretilektedir. Böylece, Şekil 1 de verilen otoatada,,, ve, çiftlerinde, PIC sistein ilerleesini durdurarak, yasaklanış duruların eydana gelesini önlerken, ilgili durulardan (,, sonra, veya olayların olasına izin vererek sistei çalışasına olanak verektedir. Yukarıda verilen doğruluk tabloları ve PIC karar verici yöntei belirlendikten sonra PROUS prograı kullanılarak yanda verilen şea elde edilektedir. PIC için PROUS ortaında yazılan progra aşağıda veriliştir. void ain() { RISC=0X00; RISB=0XFF; PORB=0; PORC=0; while(1) { if(portb.f0==0 & portb.f1==1 & portb.f==1 & portb.f3==0 & portb.f4==1) { portc.f0=0; } else if(portb.f0==0 & portb.f1==1 & portb.f==1 & portb.f3==1 & portb.f4 ==1) { portc.f0=0; } else if(portb.f0==0 & portb.f1==0 & portb.f==0 & portb.f3==0 & portb.f4==1) { portc.f0=0; } else portc.f0=1; }} Burada, yasaklanış durulara erişii önleek için, şidiki duru ve istenilen olaylar karşılaştırarak, izin verip / vereek şeklinde bir denetleyici elde edilektedir e16: 0 q9 1 q10 Denetleyici,, 0,, 0 ve, 0 iken, 1, \Ѓ ve 149

20 Otoatik Kontrol Ulusal oplantısı, OK013, 6-8 ylül 013, Malatya 5. Sonuç Bu çalışada, otoata ile odellenen kesikli olay sisteleri için planlanan / geliştirilen yasaklanış duru kontrolüne dayalı denetçilerin gerçekleesinin ikrodenetleyiciler vasıtasıyla nasıl yapılabileceği sunuluştur. Bu duru ve çiftler önceden belirlenip PIC e yüklenekte ve daha sonra bu bilgiler kullanılaktadır. Saat sinyali kullanılarak olayların olup olaasına karar verilektedir. Böylece, teorik çalışaların donanı aşaasına taşınası ile sonuçların fiziksel ortada da elde edilesi ükün oluştur. 6. Kaynakça Şekil : Örnek otoata için PIC ve lojik devre tasarıı [1]. M. Ikeda and D. D. Šiljak, Overlapping decopositions, expansions, and contractions of dynaic systes, Large Scale Systes, 1, 9 38, []. Aybar and A. İftar, Overlapping decopositions of large scale discrete event systes, Proceeding CD-ROM of he 15th IFAC World Congress, Barcelona, İspanya, 00. [3]. C. G. Cassandras and S. Lafortune., Introduction to Discrete vent Systes, Kluwer Acadeic, Norwell, MA, [4]. P. J. G. Raadge and W. M. Wonha, he control of discrete event systes, Proceedings of the I, 77, 81 98, [5]. M. Uza, G. Gelen, İ. B. Koç, ve B. H. Aksebzeci, Ayrık Olay Kontrol Sistelerinin Petri Ağları ile asarıı ve PLC ile Gerçekleştirilesi, ndüstri & Otoasyon, 15, 18-, Ağustos 007. [6]. D. Matsar, Forbidden State Controller Design for Autoata Using PIC Anadolu Üniversitesi, lektrik-lektronik Mühendisliği Uygulaaları Dersi Projesi, skişehir, 01. [7]. A. S. Yıldırı, Desired State Controller Design for State Machines Using PIC Anadolu Üniversitesi, lektrik-lektronik Mühendisliği Uygulaaları Dersi Projesi, skişehir, 01. [8]. Ç. Akpolat, PIC Progralaa, Pusula Yayıncılık, 006. [9].. Aybar ve A. Aybar, "A Logic Representation Method For ied Autoata," Proc. of the 10th International Conference on he Modern Inforation echnology in the Innovation Processes of the Industrial nterprises, 10 15, Prag, Çek Cuhuriyeti, 008. [10]. A. Aybar, Ç. Polat ve F. Atasoy, Algoriths for Deadlock Avoidance and Reversibility nforceent in Discrete vent Systes, Dynaics of Continuous, Discrete and Ipulsive Systes (Series B), 13, ,

21 Otoatik Kontrol Ulusal oplantısı, OK013, 6-8 ylül 013, Malatya MAKAS MOORUNUN PRİ AĞI İL MODLLNMSİ V MODLİN SPIN İL DOĞRULANMASI Öğr. Gör. Aslı Leblebici 1, Yard. Doç. Dr. Seiha ürkay 1 Mekatronik Bölüü skişehir Osangazi Üniversitesi, skişehir aleblebici@ogu.edu.tr lektrik - lektronik Mühendisliği Bölüü Anadolu Üniversitesi, skişehir seihaturkay@anadolu.edu.tr Özetçe Gelişen teknoloji ile birlikte deiryolu taşıacılığı ve eniyetli tren işleteciliği gün geçtikçe öne kazanaktadır. Deiryolu trafiğinin güvenli olarak gerçekleşesi ise sinyalizasyon ve anklaşan (interlocking) sistelerinin tasarıının doğruluğuna bağlıdır. Makas otorları anklaşan sistelerinin en teel eleanlarıdır. Makas otorlarının çalışa prensibi Ayrık Olay Sisteleri (AOS) ile kolayca açıklanabilektedir. Ayrık olay sisteerinin odellenesi ve analizinde ise Petri Ağları sıklıkla kullanılaktadır. Petri Ağ odelleesi ve analizi için literatürde bir çoazılı öneriliştir. Bu çalışada, Unistar CSV 4 akas otoru için PIP yazılıı kullanılarak Petri Ağ odeli elde ediliştir. Daha sonra, bu odel için Siple Proela Interpreter (SPIN) yazılıı kullanılarak odelin doğruluğu araştırılıştır ve yapılan analiz sonucunda siste çıkazının olup oladığı inceleniştir. 1. Giriş Deiryolu sinyal sisteleri, aynı güzergah üzerinde birbirini takip eden trenler arasındaki eniyet uzaklığının korunası ve bununla birlikte deiryolu hatlarının kesişe noktalarında hat geçişlerinin eniyetli bir şekilde gerçekleştirilesi için kullanılaktadır. Bu nedenle deiryolu sinyal sistelerinin kontrolü ve analizi büyük bir öne taşıaktadır. Sinyal sistelerinin kontrolünde oluşabilecek bir hata hayati kayıplara yol açan kazalara sebebiyet verebilektedir. Deiryolu sinyalizasyon sistelerinde kullanılan başlıca sinyalizasyon ekipanları sırasıyla; sinyaller, akaslar, ray devreleri veya dingilsayarlar, hezein geçit koruaları, anklaşan sisteleri ve erkezi trafik kontrol birileridir [1]. Ray devreleri veya dingilsayarlar, tren yolunun herhangi bir deiryolu aracı tarafından eşgul edilip edilediği ile ilgili bilgi verirken, akas otorları yolun hangi yöne (sapan veya noral) tahsis ediliş olduğu konusunda bilgi verektedir [1, ]. Bununla birlikte, deiryolunun karayolu ile birleştiği noktalarda hezein geçit koruaları bulunaktadır ve deiryolu aracına tahsis edilecek olan güzergahı belirtek için sinyal sistelerine ihtiyaç duyulaktadır. ü bu ekipanlardan gelen veriler ile alar duruları, yol duruu, hangi deiryolu aracının hangi hat üzerinde bulunduğu bilgileri erkezi trafik kontrolde toplanakta ve dispeçer olarak adlandırılan kişiler tarafından yönetilektedir. Deiryollarında güvenlik gereksinilerinin karşılanası için N5018 standardı kullanılaktadır ve bu standart, sinyalizasyon ve anklaşan sisteleri odelleesinde Petri Ağ kullanılasını önerektedir [3]. Kesikli olay sisteleri için kullanılan, grafiksel ve ateatiksel yapılardan oluşan Petri Ağları, sistelerin tasarıında, kontrolüde ve analizde kullanılaktadır [4]. [1] de yapılan çalışada anklaşan sistei bileşenleri Petri Ağları ile odelleniştir. lde edilen odeller için Prograable Logic Controller (PLC) bloğu oluşturuluş ve sonuçlar bir siülasyon örneği üzerinde gösteriliştir. Deiryolu ray bölgesi geçişi için gerekli olan anklaşan ve sinyalizasyon sistelerinin Petri Ağ odellenesi [5] de yapılış ve PLC kullanılarak bu odeller gerçekleniştir. Bu çalışada, Petri Ağları kullanılarak bir akas otoru odelleniştir. Modelin doğrulanası ise, SPIN açık-kaynak araç kutusunun ispin grafiksel arayüzü ile yapılıştır. ispin otoata tabanlı bir odel denetleyicidir ve oldukça geniş bir kullanı alanına sahiptir. Proela dilini kullanan yazılı, işleti sisteleri, veri iletişi protokolleri, anahtarlaa sisteleri, eşzaanlı algoritaları, deiryolu sinyalizasyon protokolleri, uzay aracı için kontrol yazılıı, nükleer enerji santralleri, gibi dağıtık siste tasarılarında antıksal tasarı hatalarını izleek için kullanılaktadır [6, 7, 8, 9]. Ayrıca eşzaanlı sistelerin odellenesi ve siste gerekliliklerinin tanılanası ile hesaplaaya dayalı sayısal karaşıklığı azaltayı aaçlaaktadır. ndüstriyel bir robot için [10] da SPIN araç kutusu kullanılarak odel doğrulaası yapılıştır ve onaylanan odel daha sonra PLC ile kontrol ediliştir. [11] de Petri Ağı odeli tek bir süreç olarak ele alınıştır ve Petri Ağı ile tanılanan sistein Proela kullanılarak yazılası yönünde bir etod geliştiriliştir. [1] de ise oyota firasının akıllı elektronik gaz kontrol sistelerinin tasarıı ve uygulaasında güvenlik açığının bulunup bulunadığını belirleek aacıyla SPIN prograından yararlanılıştır. Bu çalışa şu şekilde organize ediliştir. Bölü akaslar ve akas otorları ile ilgili kısa bilgiler sunarken Bölü 3 de Petri Ağlarının çalışa prensipleri özetleniştir. 4. cü bölüde Unistar CSV 4 akas otoru ele alınış ve PIP yazılıı ile Petri Ağı odeli oluşturuluştur. lde edilen odel SPIN aracılığı ile 5. ci bölüde doğrulanıştır ve Sonuçlar kısı ile çalışa bitiriliştir. 151

22 Otoatik Kontrol Ulusal oplantısı, OK013, 6-8 ylül 013, Malatya. Makaslar Makaslar, bir trenin bir yoldan diğerine geçesini sağlayan sinyalizasyon sisteinin teel eleanlarıdır ve hareketleri akas otorları aracılığı ile sağlanaktadır. ürkiye Cuhuriyeti Devlet Deiryolları nda (CDD) çalışakta olan akaslar ikiye ayrılaktadır; (i)lle kuanda edilen akaslar: Bu tip akaslarda konu insan gücü kullanılarak değiştirilir. Referans konuu ise akasın hareketli bölüüne akuple ediliş elektrikli dedektör veya elektrikli kilit ekanizası ile kontrol edilir. (ii)uzaktan kuandalı akaslar: Merkezi kontrol biriinden elektriksel olarak kuanda edilebilektedirler. Makasların uzaktan kuanda edilesini sağlayan en öneli etken, bu sistein içerisinde çalışan elektrikli otorlarıdır. Bu otorlar ise deiryollarında ray akaslarını değiştire otoru olarak kullanılırlar. Uzaktan kuanda ile akasın pozisyonunu değiştirerek son noktaya kilitleyen ve akasın pozisyon bilgilerini sinyalizasyon sisteine gönderen ekanizayı ifade ederler.eknolojinin gelişesiyle birlikte elle kuanda edilen akaslar yerini bu gruptaki akaslara bırakıştır. 3. Petri Ağları Petri Ağları, durular, geçişler ve bunlar arasındaki bağlantılardan oluşaktadır. Petri Ağlarında daireler yerleri, çizgiler geçişleri sigelerken yerler ve geçişler arasındaki bağlar, oklar aracılığı ile gösterilektedir. Petri ağlarının grafiksel gösteriinde sebolü belirtileri (jeton) ifade etektedir [4, 13]. Petri Ağları çalışa prensibine göre, bir geçişin tetiklenesi, ilgili yerde var olan jeton sayısının geçişe olan ok ağırlığına (sayısına) eşit veya daha fazla olası ile gerçekleşir. Grafiksel ve ateatiksel bir yapı olan Petri Ağları, ayrık olay sistelerinin tasarıında, analizinde ve kontrolünde kullanılaktadır. Şekil 1 de örnek verilen basit bir Petri Ağının yapısını ( ) ile gösterek ükündür. Burada; atrisini, atrisini, gösterektedir. Şekil 1: Petri Ağı. : Sonlu yerler küesini, : Sonlu geçişler küesini, : Yerlerden geçişlere giriş : Geçişlerden yerlere çıkış : Başlangıç işaretleesini Petri Ağının üç teel yapısal özelliği vardır. Bunlar sırasıyla ulaşılabilirlik, canlılık ve siste çıkazıdır. Petri Ağı odelinde siste, geçişlerin ateşlee sırasından bağısız olarak başlangıç konuuna dönüyorsa ulaşılabilirlik özelliği sağlanıyor deektir. Canlılık özelliğinin var olası siste çıkazının olaasını garanti etektedir. Siste çıkazının var olduğu duruda ise sistein çalışaya deva edebilesi ükün olayacaktır [14, 15]. Petri Ağı odellerinin oluşturulası ve analizinde bir çok progra kullanılaktadır. Kullanılan progralardan bazılarılarına PNditor, PNetLab, WoPeD, MALAB, PIP örnek olarak verilebilir. Bu çalışada akas otorunun Petri Ağı odelinin oluşturulasında PIP prograı kullanılacaktır Platfor independent petri net editor (PIP) PIP açık kaynaklı bir Petri Ağı tasarı ve analiz prograıdır ve araştıracıya kullanı kolaylığı sağladığı için literatürde oldukça tercih edilektedir [16-17]. Bu akalede, Şekil de gösterilen Unistar CSV 4 akas otoru Petri Ağı ile odelleniştir. Şekil : Makas otoru Unistar CSV4, [18]. Unistar CSV 4 akas otoru ürkiye' de yapılakta olan akaslara uygun olup, birçok sinyalizasyon projesinde kullanılaktadır [18]. Otoatik olarak kuanda edilebildiği gibi anuel olarak bir levye aracılığı ile de döndürülebilektedir. Yol tanzii sırasında akas otoru otoatik olarak kuanda edilektedir ve istenilen pozisyona geldiğinde elektriksel olarak kilitlenesi sağlanaktadır. Manuel olarak kuanda edildiğinde ise kilitlene söz konusu olaaktadır. Levye ile döndürülek istendiğinde bu duru erkezi trafik kontrol biriinde alar olarak işaretlenektedir. Manuel/otoatik kuanda sonrasında akasın 10 saniye içerisinde istenilen pozisyona ulaşası beklenektedir. Bu süre içinde istenilen konua ulaşaıyor ise, bir hata sinyali üretilekte ve bu sinyal dispeçer ekranında görüntülenektedir. Bu bilgiler ele alınarak Unistar CSV 4 akas otorunun Petri Ağı odeli Şekil 3 de oluşturuluştur. Buna göre sonlu yerler küesi P={INI,,FAUL} ablo 1 de veriliştir. ablo ise ={N,,RCH} sonlu geçişler küesini gösterektedir. Burada başlangıç işaretleesi [ ] ile gösterilekte ve sonlu yerler küesinde INI yerinde 1 jeton olduğunu, diğer yerlerde jeton bulunadığını ifade etektedir. Başlangıç işaretleesinden yapılacak her ateşlee sonrası P küesindeki yerlerde bulunan yeni jeton sayılarını ve bu duruda ateşlenebilecek geçişleri bulabilek için, PIP prograından yararlanılaktadır. Bu progra ile elde edilen yerlerden geçişlere olan giriş atrisi ve geçişlerden 15

23 Otoatik Kontrol Ulusal oplantısı, OK013, 6-8 ylül 013, Malatya yerlere olan çıkış atrisi ateatiksel ifadelerin ve ulaşılabilirlik grafiğinin oluşturulasında kullanılabilecektir. NCH RCH Makas noral konuda kilitli iken levye ile döndürüleye çalışılıyor Makas sapan konuda kilitli iken levye ile döndürüleye çalışılıyor Deiryolu trafiğinin eniyeti ve sürekliliğinin sağlanası doğru tasarlanış sistelerin kontrolü ile ükün olaktadır. Dolayısıyla, siste kontrolcüsü tasarlanasında, oluşturuluş odelin doğruluğundan ve siste gereksinilerini karşılayıp karşılaadığından ein olunası gerekektedir. Örneğin, akas otorunun noral konuunda kilitli kalıp sükunet haline bir daha döneesi eniyet ve süreklilik açısından isteneyen bir durua neden olacaktır. Bu duruu engelleek için odellee aşaasında siste çıkazına neden olacak senaryolar belirlenelidir. Aksi halde yanlış tasarlanış bir odel sonrasında hayati kayıplara yol açabilecektir. Bu bölüde PIP ile gerçeklenen ve Şekil 3 de gösterilen Unistar CSV4 akas otoru odeli, bir sonraki bölüde, SPIN prograı ispin arayüzü ile doğrulanacaktır. Şekil 3: Makas otorunun Petri Ağı odeli ablo 1: Makas otoru Petri Ağı odeli yerler küesi Yer adı Açıklaa INI Motorda sükünet hali PN Motor noral yöne dönüyor PMN Motor noral yöne dönüyor anuel kuanda PNL Motor noral konuda kilitli PR Motor sapan yöne dönüyor PMR Motor sapan yöne dönüyor anuel kuanda PRL Motor sapan konuda kilitli FAUL Motor istenilen konua ulaşaadı, hata sinyali 4. Makas otorunun Petri Ağı odelinin SPIN ile doğrulanası Model denetiinin ta olaraapılabilesi olası tü duruların göz önüne alınası ile ükündür. Bunun için gerekli ve yeterli tü ayrıntıları açıklayan odeller oluşturak oldukça önelidir [11, 19]. Günüüzde odel denetiini sağlayan birçok progra evcuttur. Bunlardan bazılarına APAs, DiVinool, LSin, SPIN örnek olarak verilebilir. Bu çalışada, Petri Ağları ile odellenen akas otorunun odel denetii SPIN prograının ispin arayüzü ile yapılıştır. Prograın akışı Şekil 4 te gösteriliştir. ablo : Makas otoru Petri Ağı odeli geçişler küesi Geçiş adı N NP NN MNN NPM NUL MN R RP RPM NR MNR RUL MR RS CH Açıklaa Makas norale dön kuandası otoatik Makas noral konuunda Makas 10s içerisinde noral konua ulaşaadı Makas anuel kuanda ile 10s içerisinde noral konua ulaşaadı Makas noral konuda anuel kuanda Makas noral konuda kilidi açıldı Makas norale dön kuandası anuel Makas sapan konua dön kuandası - otoatik Makas sapan konuda Makas sapan konuda anuel kuanda Makas 10s içerisinde sapan konua ulaşaadı Makas anuel kuanda ile 10s içerisinde sapan konua ulaşaadı Makas sapan pozisyon kilidi açıldı Makas sapan konua git kuandası anuel Makas hata bilgisi sıfırla Makas levye ile döndürüleye çalışılıyor Şekil 4: Unistar CSV4 akas otorunun ispin progra akışı Bu prograda, ablo 1 de listelenen P={INI,,FAUL} yerler küesi, Place olarak tanılanıştır. inp(x) olarak isilendirilen fonksiyon daki x, P küesindeki yerlerde bulunan jeton sayısını gösterektedir. Aynı zaanda 153

24 Otoatik Kontrol Ulusal oplantısı, OK013, 6-8 ylül 013, Malatya ateşleenin gerçekleşesi için gerekli koşulu da içerektedir. Buna göre ilgili geçişin ateşlenebilesi için x in en az 1 olası gerekektedir. Ateşleeden sonra, ateşleenin gerçekleştiği yerde bulunan jeton sayısı ise bir azaltılaktadır. out(x) fonksiyonu ile ateşleenin yapıldığı geçişten sonraki yerde bulunan jeton sayısı bir artırılaktadır. Başlangıçta sadece INI olarak tanılanan yerde 1 jeton bulunaktadır. Petri Ağı odeli tek bir süreç olarak init ile ifade edilen döngüde tanılanıştır. Bu döngüde, ablo de verilen ={N,,RCH} geçişler küesine ait olan 18 tane geçişten her birinin ateşlee işlei atoic olarak adlandırılan ifadeler ile gerçekleşektedir. atoic ifadelerle gösterilen her bir satırın değerlendirilesi koşulu sağlayacak bir şekilde dönüşülü olarak eydana gelektedir. Bu progra ile akas otorunun odel doğrulanası yapılıştır ve sonuçları Şekil 5 te gösteriliştir. Şekil 5: Doğrulaa sonuçları Bu doğrulaa sonuçlarına göre odelde bir hata bulunaıştır ve dolayısıyla bir siste çıkazının oluşadığı ortaya konuluştur. Siste çıkazının oluşaası, akas otorunun çalışa sürekliliğinde bir sorun oladığını ifade etektedir. Daha sonra sistein benzetii yapılır ise, sistein çalışasının bir döngü içerisinde deva ettiği ve sistein, geçişlerin ateşlee sırasından bağısız olarak başlangıç noktasına geri döndüğü gözlenektedir. Böylece sistein ulaşılabilirlik özelliği de sağlanış olaktadır. Siülasyon sırasında her bir geçişin ateşlenesi ile gerçekleşen durular ablo 3 de veriliştir. ablo 3: ispin benzeti sonuçlarına göre elde edilen durular Ateşlee N geçişinin ateşlenesi NP geçişinin ateşlenesi NUL geçişinin ateşlenesi MN geçişinin ateşlenesi Duru (state 74) [((INI>0))] (state 3) [INI = (INI-1)] (state 4) [PN = (PN+1)] (state 74) [((PN>0))] (state 7) [PN = (PN-1)] (state 8) [PNL = (PNL+1)] (state 74) [((PNL>0))] (state 11) [PNL = (PNL-1)] (state 1) [INI = (INI+1)] (state 74) [((INI>0))] (state 15) [INI = (INI-1)] (state 16) [PMN = (PMN+1)] NPM geçişinin ateşlenesi R geçişinin ateşlenesi RP geçişinin ateşlenesi RUL geçişinin ateşlenesi MR geçişinin ateşlenesi RPM geçişinin ateşlenesi CH geçişinin ateşlenesi NN geçişinin ateşlenesi MNN geçişinin ateşlenesi NCH geçişinin ateşlenesi NR geçişinin ateşlenesi MNR geçişinin ateşlenesi RCH geçişinin ateşlenesi RS geçişinin ateşlenesi (state 74) [((PMN>0))] (state 19) [PMN = (PMN-1)] (state 0) [INI = (INI+1)] (state 74) [((INI>0))] (state 3) [INI = (INI-1)] (state 4)[PR = (PR+1)] (state 74) [((PR>0))] (state 7) [PR = (PR-1)] (state 8) [PRL = (PRL+1)] (state 74) [((PRL>0))] (state 31) [PRL = (PRL-1)] (state 3) [INI = (INI+1)] (state 74) [((INI>0))] (state 35) [INI = (INI-1)] (state 36) [PMR = (PMR+1)] (state 74) [((PMR>0))] (state 39) [PMR = (PMR-1)] (state 40) [INI = (INI+1)] (state 74) [((INI>0))] (state 43) [INI = (INI-1)] (state 44) [FAUL= FAUL+1)] (state 74) [((PN>0))] (state 47) [PN = (PN-1)] (state 48) [FAUL = (FAUL+1)] (state 74) [((PMN>0))] (state 51) [PMN = (PMN-1)] (state 5) [FAUL = (FAUL+1)] (state 74) [((PNL>0))] (state 55) [PNL = (PNL-1)] (state 56) [FAUL = (FAUL+1)] (state 74) [((PR>0))] (state 59) [PR = (PR-1)] (state 60) [FAUL = (FAUL+1)] (state 74) [((PMR>0))] (state 63) [PMR = (PMR-1)] (state 64) [FAUL = (FAUL+1)] (state 74) [((PRL>0))] (state 67) [PRL = (PRL-1)] (state 68) [FAUL = (FAUL+1)] (state 74) [((FAUL>0))] (state 71) [FAUL = (FAUL-1)] (state 7) [INI = (INI+1)] Geçişler küesi, ablo 3 te ateşlee sütunu ile gösterilirken, duru sütununda yer alan state ifadeleri bu geçişlerin ateşlenesi sırasında eydana gelebilecek olası tü senaryolarını ifade etektedir. Bu duruda akas otoru kullanıcının önceden belirleyeceği aksiu adı sayısı kadar çalışacaktır ve ablo 3 devalı olaraeniden oluşturulacaktır. ispin prograı kullanı kolaylığı sağlaasının yanı sıra siste benzetiini de çok hızlı bir biçide gerçekleştirektedir. Maksiu adı sayısının çok yüksek olduğu durularda bile ( on binler ertebesinden daha yüksek) benzeti 0 saniyeden daha kısa bir süre içerisinde gerçekleşektedir. Benzeti sonuçlarından da görüleceği üzere sistein ikinci teel özelliği olan canlılık da sağlanış olaktadır. Ancak, odelde bir siste çıkazı oluşuş ise adı sayısı kaç seçiliş olursa olsun siste çıkazının oluştuğu ateşleeye kadar olası state ifadeleri eydana gelecektir fakat ablo 3 ün taaı oluşturulaayacaktır. Buna örnek olarak akas otoru odelinde RS geçişinin unutulduğu duru verilebilir. Bu odel için doğrulaa işlei yapıldığında, odelde siste çıkazı eydana geleceği için Şekil 6 ile gösterilen sonuçlarda hatanın oluştuğu uyarısı verilecektir. Bu hatanın oluştuğu geçişleri görebilek 154

25 Otoatik Kontrol Ulusal oplantısı, OK013, 6-8 ylül 013, Malatya için benzeti çalışası yapıldığında Şekil 7 de gösterilen state ifadelerine ulaşılacaktır. Buna göre siste FAUL yerinde kalacak ve hiçbir zaan başlangıç noktasına (INI) geri döneeyecektir. Böylece sistein üç teel yapısal özelliğinden ulaşılabilirlik ve siste çıkazı sağlanaış olaktadır. Canlılık özelliğinin sağlanıp sağlanadığını görek için yeniden analiz yapılası önerilektedir. Şekil 6: Siste çıkazı için elde edilen doğrulaa sonuçları. Şekil 7: Siste çıkazı için elde edilen benzeti sonuçları. 6. Sonuç Bu çalışada Unistar CSV4 akas otoru Petri Ağları ile odelleniştir. lde edilen odelde, SPIN prograının ispin ara yüzü kullanılarak bir siste çıkazının oluşadığı ve daha sonra oluştuğu durular için doğrulaa ve benzeti çalışaları yapılıştır. Bu odelin doğrulaasını yapak akas otoru kontrolünün güvenilirliğini ve sürekliliğini sağlayabilek açısından oldukça öne arz etektedir. Günüüzde, birçok deiryolu istasyonunda ve depo sahalarında kullanılan sinyalizasyon ekipanlarında hatada güvenli (fail-safe) PLC ler tercih edilektedir. Dolayısıyla, odelin Petri Ağı ile oluşturulası ve sonrasında doğrulanası, akas otoru kontrolü için durular arası geçişlerin öne kazandığı PLC lojiğinin kurulasında oldukça kolaylık sağlayacaktır. Ayrıca SPIN prograından LL progralaa diline geçişin doğrudan yapılabilesi PLC uygulaalarına ekstra bir avantaj getirektedir. Bu çalışanın bir sonraki aşaasında, bir anklaşan sisteinin odelleesi ve doğrulaasından sonra PLC kontrolü yapılabilir. Kaynakça [1] K. Akın, M. S. Duruş ve M.. Söyleez, Deiryolu Sinyalizasyon Sistei Bileşenlerinin Otoasyon Petri Ağları ile Modellenesi ve PLC ile Gerçeklenesi, OK 10 Otoatik Kontrol Ulusal oplantısı, Gebze, 010. [] S. Saygın, İ. Yakın, M. S. Duruş ve M.. Söyleez, Petri Ağlarıyla Deiryolu Makas Bölgelerinin Anklaşan ve Sinyalizasyon asarıı, OK 09 Otoatik Kontrol Ulusal oplantısı, İstanbul, 009. [3] M. S. Duruş ve M.. Söyleez, Railway Signalization and Interlocking Design via Autoation Petri Nets, Proc. of the 7th Asian Control Conference, Hong Kong, China, 009. [4] A. Aybar ve A. İftar, Controller Design to nforce Boundedness, Liveness, and Reversibilty in Petri Nets, Proc. of the 7th IFAC Workshop on Intelligent Manufacturing Systes, Budapeşte, Macaristan, s:199-04, 003. [5] M. S. Duruş ve M.. Söyleez, Petri Ağları ile Deiryolu Anklaşan ve Sinyalizasyon asarıı, LCO'08, lektrik-lektronik-bilgisayar Mühendisliği Sepozyuu ve Fuarı, Bursa, 008. [6] Bilgisayar Bilileri Araştıra Merkezi, Unix Grubu Bell Laboratuarları, SPIN: Siple Proela Interpreter, [7] M. J. Hornos ve J. C. Augusto, Installation Process and Main Functionalities of the Spin Model Checker, [8] R. M. Murray ve N. Wongpirosarn ve U. opçu, Ders Notları, Model Checking and Logic Synthesis Using Spin, California Institute of echnology, CI, 01. [9] A. Ditter, M. Češka, ve G. Lüttgen, On Parallel Software Verification Using Boolean quation Systes, Proc. of the 19th International SPIN Workshop on Model Checking of Software, Oxford, UK, s:80-97, 01. [10] M. Weißann, S. Bedenk, C. Buckl, ve A. Knoll, Model Checking Industrial Robot Systes, Proc. of the 18th International SPIN Workshop on Model Checking of Software, Snowbird, Utah, U.S.A, s: , 011. [11] G. J. Holzan, he Model Checker Spin, Addison- Wesley, 003. [1] M. Kirsch, O. Gonzalez ve arkadaşları, National Highway raffic Safety Adinistration oyota Unintended Acceleration Investigation, NASA ngineering and Safety Center echnical Assessent Report, January 18, 011. [13] R. Zurawski ve M. C. Zhou, Petri Nets and Industrial Applications:A utorial, I ransactions on Industrial lectronics, Cilt: 41, No:6, s: , [14] B. Hrúz ve M.C. Zhou, Modeling and Control of Discrete vent Dynaic Systes with Petri Nets and Other ool, Springer, 007. [15]. Murata, Petri Nets: Properties, Analysis, and Application, Proc. of the I, Cilt:44, No:4, s: , [16] J. Bloo, C. Clark, C. Clifford, A. Duncan, H. Khan ve M. Papantoniou, Platfor Independent Petri-Net ditor, Final Report, s:1-33, 003. [17] N. J. Dingle, W. J. Knottenbelt ve. Suto, PIP: A ool for the Perforance valuation of Generalised Stochastic Petri Nets, ACM SIGMRICS Perforance valuation Review ( Special Issue on ools for Coputer Perforance Modelling and Reliability Analysis), Cilt: 36, No:4, s: 34-39,