BCJR ALGORİTMASI KULLANILAN TURBO KOD ÇÖZÜCÜLERİN FPGA GERÇEKLEŞTİRİMİ
|
|
- Koray Derici
- 7 yıl önce
- İzleme sayısı:
Transkript
1 Gazi Üniv. Müh. Mim. Fa. Der. J. Fac. Eng. Arch. Gazi Univ. Cilt 6, No 4, 83-83, 0 Vol 6, No 4, 83-83, 0 BCJR ALGORİTMASI KULLANILAN TURBO KOD ÇÖZÜCÜLERİN FPGA GERÇEKLEŞTİRİMİ Onur ATAR*, Murat H. SAZLI** *Tübita-UZAY, 0653, ODTÜ Kampüsü, Anara **Anara Üniversitesi Eletroni Mühendisliği, 0600, Tandoğan, Anara onur.atar@uzay.tubita.gov.tr, sazli@eng.anara.edu.tr (Geliş/Received: 5.0.0; Kabul/Accepted: ) ÖZET Kanal apasite sınırına yalaşabilme amacıyla ullanılan anal odlama uygulamalarından en yenisi ve başarılısı olan turbo odların en zorlu tasarım sorunu, odlayıcıların bütün olası durumları için hesaplamalar yapan döngülü (iteratif) od çözücülerin tasarımıdır. Turbo od çözücülerde ullanılan optimal BCJR (MAP) algoritması, bölme işlemi, üstel ve logaritmi hesaplar gibi armaşı matematisel işlemler barındırmatadır. Bu nedenle, turbo od çözücülerin gerçelenmesinde BCJR algoritmasından açınılmış ve onun optimal-altı (suboptimal) türevleri olan Log-MAP ve Max-Log-MAP algoritmaları tercih edilmiştir. BCJR algoritması, öncei çalışmalarda yeniden formüle edilmiş ve FPGA gerçeleştirimine uygun bir yapıya büründürülmüştür. Bu çalışmada, yeniden formüle edilmiş BCJR algoritması gerçelenmiştir. Donanımda yavaş çalışan armaşı matematisel işlemler (bölme, üstel ve logaritmi hesaplar) değer tablolarından ounmuş ve yüse performanslı hesaplama yapıları oluşturulmuştur. Gerçelenen sistem, benzetimler ile doğrulanmıştır. Elde edilen BER performansının belendiği gibi Log-MAP algoritmasından yüse olduğu gözlenmiştir. Anahtar Kelimeler: BCJR algoritması, MAP algoritması, Turbo od çözücü, FPGA FPGA IMPLEMENTATION OF TURBO DECODERS USING BCJR ALGORITHM ABSTRACT The most difficult design issue for turbo codes, which is the most recent and successful channel coding method to approach the channel capacity limit, is the design of the iterative decoders which perform calculations for all possible states of the encoders. BCJR (MAP) algorithm, which is used for turbo decoders, embodies complex mathematical operations such as division, exponential and logarithm calculations. Therefore, BCJR algorithm was avoided and the sub-optimal derivatives of this algorithm such as Log-MAP and Max-Log-MAP were preferred for turbo decoder implementations. BCJR algorithm was reformulated and wrapped into a suitable structure for FPGA implementations at previous wors []. Reformulated BCJR algorithm is implemented in this wor. Complex mathematical operations which run slowly on hardware (division, exponential and logarithm calculations) are read from loo-up-tables and high performance calculation structures are established. Implemented system is verified through simulations. It is observed that the BER performance obtained is better than the Log-MAP algorithm as expected. Keywords: BCJR algorithm, MAP algorithm, Turbo decoder, FPGA. GİRİŞ (INTRODUCTION) Enformasyon Kuramı nın urucusu ve en büyü öncüsü olan Claude Shannon, 948 yılında yayınlanan maalesinde, anal apasitesi sınırı denilen yeni bir avram tanımlamış ve veri hızının anal apasitesinden fazla olmaması durumunda, güvenilir bir iletişim sağlayabilece hata denetim odlarının mevcut olduğunu belirtmiştir []. Anca Shannon, bu odların nasıl oluşturulacağından bahsetmemiş ve böylece, hata denetim odlaması veya anal odlama olara bilinen yeni bir alanın doğmasını sağlamıştır. Bu alanda yapılan çalışmaların en büyü amacı, Shannon ın belirlediği ve daha sonraları
2 O. Atar ve M.H.Sazlı BCJR Algoritması Kullanılan Turbo Kod Çözücülerin FPGA Gerçeleştirimi Shannon Sınırı olara anılaca olan teori anal apasite sınırına yalaşabilmetir. Shannon ın bu öncü çalışmasından sonra birço araştırmacı anal odlama alanında çalışmış ve verimli odlama yapıları oluşturmuşlardır. Anca sadece turbo odlar bir AWGN (Additive White Gaussian Noise) analda Shannon sınırının ço yaınına ulaşmayı başarabilmiştir. 993 yılında bir grup Fransız araştırmacı tarafından icat edilen ve icadı, anal odlama alanındai en büyü başarı olara abul edilen turbo odlar [3], düşü SNR (Signal to Noise Ratio) değerlerinde yapılan iletişimlerde düşü BER (Bit Error Rate) değerleri sağlayabilmetedir. Bugün turbo odlama, bir 3GPP (Third Generation Partnership Project) ve CCSDS (Consultative Committee for Space Data Systems) standardıdır ve derin uzay iletişimi, radyo iletişimi ve mobil iletişim gibi uygulamalarda yaygın olara ullanılmatadır. Turbo odlama tenilerinin çeşitli uygulamalarda nasıl ullanılacağıyla ilgili araştırmalar dünya çapında halen icra edilmete olsa da, turbo od çözücü yapılarının gerçeleştirimleri daha ilginç bir araştırma onusu olara diat çemetedir. Turbo od çözücülerin FPGA (Field Programmable Gate Array) gerçeleştirimiyle ilgili ii temel ısıt vardır: armaşılı ve od çözme gecimesi. Turbo od çözücüler, gerçeleştirimlerini imansız ılaca adar armaşı değildirler. Anca diğer hata denetim algoritmalarıyla ıyaslandılarında ço daha armaşı olduları görülmetedir. Bu durum başlı başına bir gerçeleştirim zorluğudur. Turbo od çözücülerin bir diğer özelliği ise döngülü (iteratif) od çözme yapılarıdır. Döngü (iterasyon) sayısı arttıça, od çözücünün hem BER performansı hem de od çözme gecimesi artar. BER performansının artması istenilen, od çözme gecimesinin artması ise istenmeyen bir durumdur. Turbo odlamada bilgi, paetler halinde odlanır ve veri bloları oluşturulur. Veri bloları ne adar uzunsa, od çözücünün BER performansı da, od çözme gecimesi de o adar yüsetir. Bu sebeple, BER performansında ciddi düşüşlere sebep olmayaca adar ısa od çözme gecimeleri sağlayan, asgari armaşılıta verimli turbo od çözücülerin gerçeleştirimi olduça zorlu bir onudur. Verimli bir turbo od çözücü gerçeleştirimi için öncelile uygun bir od çözme algoritması seçilmelidir. Orijinal turbo od çözücülerde BCJR (Bahl, Coce, Jeline, Raviv) algoritması ullanılmatadır [4]. Anca bu algoritma çarpma, bölme ve logaritma hesaplamaları gibi armaşı matematisel işlemler içermetedir. Dolayısıyla mühendisler, FPGA gerçeleştirimi prati olmayan bu orijinal algoritmayı ullanmatan açınmışlar ve daha düşü BER performansı sağlayan, anca MAP algoritmasından ço daha basit yapıları olan Log- MAP ve Max-Log-MAP algoritmalarını tercih etmişlerdir [5]. Bugüne adar yapılan ticari ve aademi gerçeleştirimlerde, armaşılığı ve dolayısıyla performansı azaltılmış bu algoritmalar ullanılmıştır. Turbo odların icat edildiği yıllarda sahip olunan tenoloji ile BCJR algoritması gibi armaşı bir yapıyı te bir tümleşi devrede (IC) gerçeleme prati değildi. Anca günümüz VLSI tenolojisi, sadece bir anal odlama algoritmasının değil, bütün bir haberleşme sisteminin dahi te bir tümleşi devrede gerçelenmesine olana sağlamatadır. Özellile son yıllarda muazzam bir ilerleme gösteren VLSI tenolojisi ile üretilmiş FPGA lar; hız, alan ve güç gibi ço önemli parametrelerde ciddi gelişmeler aydetmele almamış, aynı zamanda armaşı matematisel işlemlerin daha verimli bir şeilde gerçelenmesini de sağlamıştır. Dolayısıyla, bugüne adar, yüse BER performansına rağmen gerçeleştiriminden açınılan BCJR algoritması, modern FPGA larda artı prati bir şeilde gerçelenebilir olmuştur.. TURBO KODLAMA (TURBO CODING) Bir haberleşme sisteminin en önemli ısımlarından biri, anal odlama ısmıdır. Kanal odlama birimleri, gönderilece iletiye sistemati olara bazı artılılar eleyere, anal boyunca oluşabilece bit hatalarının alıcı tarafından düzeltilmesini sağlayabilmetedir. Turbo odlama, bir anal odlama yapısıdır ve bu çalışmanın temelini oluşturmatadır. Bu bölümde, turbo odlama ile ilgili uramsal bilgiler sunulmatadır... Turbo Kodlayıcı (Turbo Encoder) Bir turbo odlayıcı, birden fazla sistemati odlayıcının paralel olara birleştirilmesinden oluşur. Bu odlayıcıların her birine bileşen odlayıcı/od çözücü adı verilir. Eğer bir turbo odlayıcı ii adet bileşen odlayıcı ihtiva ediyorsa, bu turbo odlayıcıya, ii boyutlu turbo odlayıcı adı verilir. Turbo odlar orijinal olara RSC (Recursive Systematic Convolutional) odlayıcılarla geliştirilmişlerdir. Klasi NSC (Non-Systematic Convolutional) odlayıcıların yüse SNR değerlerinde sistemati odlayıcılara (mevcut durum için RSC odlayıcılar) göre daha iyi BER performansı gösterdileri bilinmetedir. Anca düşü SNR değerlerinde bu durumun tersi gözlenmetedir [3]. Ayrıca RSC odlayıcılar yüse odlama oranlı uygulamalarda SNR değerinden bağımsız olara NSC odlayıcılardan daha iyi BER performansı gösterebilmetedirler. 84 Gazi Üniv. Müh. Mim. Fa. Der. Cilt 6, No 4, 0
3 BCJR Algoritması Kullanılan Turbo Kod Çözücülerin FPGA Gerçeleştirimi O. Atar ve M.H.Sazlı.. RSC Kodlayıcılar (RSC Encoders) RSC odlayıcıların anlaşılabilmesi için öncelile NSC odlayıcıların gözden geçirilmesi geremetedir. R=/ od oranlı, cebirsel uzunluğu K ve hafızası v=k- olan iili bir atlamalı odlayıcı ele alınırsa, bu odlayıcının anındai girişi olan d ile bu girişe arşılı gelen od elimesi C = (X, Y ) arasındai ilişi aşağıdai gibi gösterilebilir. K i i i i= 0 K i i i i= 0 X = g d mod. g = 0, () Y = g d mod. g = 0, () K a = d γ a mod. (3) i i i= X = d ise γ i = g i, Y = d ise γ i = g i olara tanımlanmıştır. RSC odlayıcılar, turbo odlayıcıların bileşen odlayıcılarıdır. Şeil de bir RSC odlayıcı görülmetedir..3. RSC Kodlayıcıların Paralel Birleşimi (Parallel Concatenation of RSC Encoders) G : {g i }, G : {g i } genellile otal biçimde ifade edilen od üreteçleridir. Şeil de G = 7, G = ve v=3 parametrelerine sahip bir NSC odlayıcı görülmetedir. Şeil 3. Turbo odlayıcı (Turbo encoder) Şeil. Klasi NSC odlayıcı (Classical NSC encoder) Şeil. R=/ od oranlı bir RSC odlayıcı (Code rate R=/ RSC encoder) R=/ od oranlı iili bir RSC odlayıcı ise, NSC odlayıcıda bir geri besleme döngüsü oluşturulması ve ii çııştan birinin giriş biti d ile aynı yapılması sayesinde elde edilir. Bir RSC odlayıcının hafızasının girişi ise enformasyon biti olan d değil, yeni bir değişen olan a değişenidir. d ile a arasındai ilişi aşağıdai gibidir. Şeil 3 te R=/3 oranlı bir turbo odlayıcı görülmetedir. Veri (d,d N ) blolar halinde odlanmata ve blo boyutları, arıştırıcının (interleaver) blo boyutu ile belirlenmetedir. Orijinal veri dizisi öncelile birinci RSC odlayıcı tarafından odlanır ve birinci parite dizisi (Y,Y N ) üretilir. Karıştırıcı, orijinal veri dizisini arıştırara dizi içindei verilerin yerlerini değiştirir. Yerleri değiştirilmiş yeni veri dizisi ise iinci RSC odlayıcı tarafından odlanır. Böylece iinci parite dizisi (Y,Y N ) de üretilir. Karıştırma işlemi belirli bir urala göre olabileceği gibi tamamen rastgele de olabilir. Genellile, arıştırıcıların uzunluları ne adar büyü olursa, turbo od çözücülerin BER performansları da o adar iyi olmatadır. Turbo od çözücülerde her bir bileşen od çözücü aynı enformasyon biti üzerinde od çözme işlemi yapar. Anca, turbo od çözücülerde de uygulanan arıştırma işleminden dolayı, bileşen od çözücüler bu işlemleri farlı sıralara göre uygularlar. Her bileşen od çözücü, od çözme işlemi ile elde ettiği bilgiyi diğer bileşen od çözücüye iletir ve bu süreç döngülü (iteratif) bir şeilde devam eder. Dolayısıyla, blo uzunluğu (veya arıştırıcı uzunluğu) arttıça, orijinal veri dizisindei herhangi bir bitin yeri ile arıştırılmış veri dizisindei aynı bitin yeri arasındai far da artacatır. Bu da, bileşen odlayıcı tarafından o bit için üretilmiş olan parite bitlerinin daha az ilintili olmasını sağlayaca ve od çözme işleminin başarımını arttıracatır. Turbo odlayıcılar, enformasyon bitleri için üretilen her ii parite bitini de anahtarlayara iletebilirler. Bu şeilde üretilen turbo odlar /3 oranlı turbo odlar olara adlandırılır. Başa bir seçene ise, parite bitlerinin önceden belirlenmiş bir düzene göre anahtarlanmasıdır. Bu işleme od delme işlemi, üretilen oda ise delinmiş od denir. Örneğin, her Gazi Üniv. Müh. Mim. Fa. Der. Cilt 6, No 4, 0 85
4 O. Atar ve M.H.Sazlı BCJR Algoritması Kullanılan Turbo Kod Çözücülerin FPGA Gerçeleştirimi z x y ˆ ( ) ˆ ( ) Λ d Λ d n y w y dˆ Şeil 4. Turbo od çözücü (Turbo Decoder) hangi bir zaman aralığında (X, Y ) çifti iletiliren, bir sonrai zaman aralığında (X,Y () ) çifti iletilir. Böylece her enformasyon biti için yalnızca bir parite biti üretilir. Böyle turbo odlara / od oranlı turbo odlar denir. Kod çözme işlemi de bu urala uygun olara yapılmalı ve her zaman aralığında bir parite biti esi iletildiği için ilgili od çözücü, parite biti olara 0 değerini ullanmalıdır..4. Turbo Kod Çözücü (Turbo Decoder) Şeil 4 te görülen turbo od çözücü ii adet bileşen od çözücüden oluşmatadır. Bu bileşen od çözücüler döngülü (iteratif) bir yapıda çalışırlar ve bir od çözücünün ürettiği tahmin diğer od çözücü tarafından ullanılır. Turbo od çözücünün il iterasyonunda z lar sıfırlanmıştır. Alınan x ve y bitleri, bileşen od çözücülere uygun parite bitlerinin iletilmesi için anahtarlanırlar. Bileşen od çözücülere sağlanan parite bitleri, odlayıcıda uygulanan od delme düzenine göre iletilirler. Eğer od delme işlemi uygulanmamışsa, her anında y ve y bitleri, sırasıyla D ve D od çözücülerine iletilirler. D od çözücüsü x ve y bitlerini ullanara d biti ile ilgili bir tahminde bulunur. Elde edilen bu il tahminden bir bilgi parçası (harici bilgi) üretilir ve bu bilgi uygun bir şeilde arıştırıldıtan (odlayıcıda ullanılan arıştırıcının aynısı ullanılır) sonra D od çözücüsüne iletilir. D od çözücüsü bu bilgi ile birlite x ve y bitlerini ullanara d biti ile ilgili daha iyi bir tahmin üretir. D od çözücüsünün tahmininden elde edilen harici bilgi ise bir sonrai iterasyon için D od çözücüsüne iletilir. Böylece her iterasyonda daha iyi tahminler üretilmiş olur. Genellile yirmiden daha az iterasyon ile 0-5 gibi bir BER değeri elde edilir. ayarlanmış arar verici bu tahmin bilgisini ullanara turbo od çözücünün d biti ile ilgili esin ararını (son tahminini) üretir. 3. BCJR ALGORITMASININ YENIDEN FORMÜLASYONU (REFORMULATION OF THE BCJR ALGORITHM) Bu bölümde, BCJR algoritmasının, bazı matris manipülasyonları ile yeniden formülasyonu sunulmatadır [6]. Daha önce de belirtildiği gibi, çalışma apsamında yapılan gerçeleştirimin temel aldığı yöntem, bu yeni formülasyondur. 3.. İleri Ölçütlerin (Alfa Katsayılarının) Hesaplanması (Calculation of the Forward Metrics (Alpha Coefficients)) BCJR algoritmasının ileri ölçütleri, aşağıdai eşitliten yola çıılara yeniden formüle edilmiştir. α ( m) = i= α m' i= i= m m' i= α ( m') γ ( R, m', m) ( m') γ ( R, m', m) (4) Alfa atsayılarının hesaplanmasıyla ilgili yapılan yeniden formülasyon, algoritmanın gerçeleştiriminde ullanılabilece bir yapı olara belirtilmiştir [7]. Şeil 5 te bu yapı görülmetedir. A Γ Γ A A Şeil 5. Alfa atsayılarının hesaplanmasında ullanılan yapı (The structure of the alpha calculator) A p A Önceden belirlenmiş iterasyon sayısına ulaşıldığında, D od çözücüsünün d biti ile ilgili tahmini, arar vericiye (hard limiter) iletilir. Eşi değeri sıfır olara 86 Gazi Üniv. Müh. Mim. Fa. Der. Cilt 6, No 4, 0
5 BCJR Algoritması Kullanılan Turbo Kod Çözücülerin FPGA Gerçeleştirimi O. Atar ve M.H.Sazlı 3.. Geri Ölçütlerin (Beta Katsayılarının) Hesaplanması (Calculation of the Bacward Metrics (Beta Coefficients)) Geri ölçütlerin hesaplanmasında da, ileri ölçütlerde yapılan yeniden formülasyona benzer bir formülasyon ullanılmatadır [7]. β ( m) = i= β m' i= i= m m' i= ( m') γ ( R, m, m') α ( m) γ ( R, m, m') (5) Beta atsayılarının hesaplanmasıyla ilgili yapılan yeniden formülasyon, algoritmanın gerçeleştiriminde ullanılabilece bir yapı olara da belirtilmiştir [7]. Şeil 6 da bu yapı görülmetedir. B (Γ ) T B p B Şeil 6. Beta atsayılarının hesaplanmasında ullanılan yapı (The structure of the beta calculator) 3.3. Logaritmi Benzerli Oranlarının (LLR) Hesaplanması (Calculation of the Logarithmic Lielihood Ratios (LLR)) Aşağıdai eşitli, daha önce tanımlanmış olan A, B ve Γ matrisleri ullanılara her d biti için LLR (Logarithmic Lielihood Ratio) değerlerinin nasıl hesaplandığını göstermetedir. Her d biti ile ilişili LLR değerleri aşağıdai gibi hesaplanmatadır. Λ ( d ) = ln m m' m m' γ ( R, m', m) α ( m') β ( m) γ ( R, m', m) α ( m') β ( m) (6) LLR değerlerinin hesaplanmasıyla ilgili yapılan yeniden formülasyon, algoritmanın gerçeleştiriminde ullanılabilece bir yapı olara da belirtilmiştir [7]. Şeil 7 de bu yapı görülmetedir. ( A ) T B ( A ) T Şeil 7. LLR değerlerinin hesaplanmasında ullanılan yapı (The structure of the LLR calculator) p n l 4. BCJR ALGORİTMASI KULLANILAN TURBO KOD ÇÖZÜCÜLERİN FPGA GERÇEKLEŞTİRİMİ (FPGA IMPLEMENTATION OF TURBO DECODERS USING BCJR ALGORITHM) Turbo od çözücüler, birço parametre ile yapılandırılan sistemlerdir. Bu parametrelerin bazılarının seçimi tasarımcının tercihine almış, bazıları ise 3GPP standardı tarafından belirlenmiştir [8]. Tablo de gerçeleştirim parametreleri ve bu parametrelerin seçilen değerleri görülmetedir. 3GPP standardı, bir turbo od çözücü yapısının, R=/3 od oranlı ve K=4 cebirsel uzunluğuna sahip olması geretiğini belirtmiştir. Bu nedenle, bu çalışmada söz onusu parametreler, 3GPP standardının belirttiği şeilde seçilmiştir. Tablo. Tasarım parametreleri (Design Parameters) Parametre Değer Blo Uzunluğu RSC Kodlayıcı Sayısı RSC Kodlayıcıların Cebirsel 4 Uzunluğu RSC Kodlayıcıların Üreteç Matrisi G={7,5}(otal) Kodlama Oranı R=/3 Kod Delme Yo Kod Çözme Algoritması BCJR (MAP) Döngü Sayısı Sistemin Genel Donanım Yapısı (General Hardware Structure of the System) Şeil 8 de, gerçelenen turbo od çözücünün genel yapısı görülmetedir. R ( x, y, y) giriş dizisi, depolanma ve bileşen od çözücülere uygun bir şeilde sağlanma üzere giriş otarma birimine iletilir. Giriş otarma birimi, sistemati x bitleri ile y ve y parite bitlerinin ayrı hafızalarda depolandığı ve gereli olduğu tadirde bu hafızalardan ounduğu birimdir. Ayrıca detaylandırılmasına gere duyulmamıştır. BCJR algoritmasında ullanılan atsayılar ve analdan gürültülü bir şeilde gelen veri dizisi, gerçel sayılardır. Dolayısıyla bu sayılar, donanımda sabitnotalı (fixed-point) olara ifade edilmetedir. Hem analdan gelen veri bitleri için, hem de dahili atsayılar için douz bitli sayılar ullanılmıştır. Bu sayıların ullanımı aşağıdai gibi detaylandırılabilir. Gazi Üniv. Müh. Mim. Fa. Der. Cilt 6, No 4, 0 87
6 O. Atar ve M.H.Sazlı BCJR Algoritması Kullanılan Turbo Kod Çözücülerin FPGA Gerçeleştirimi R ( x, y, y ) x y z z y x z y dˆ Şeil 8. Turbo od çözücünün genel donanım yapısı (General hardware structure of the turbo decoder) Şeil 9. Gerçel sayıların gösterimi (Representation of real numbers) Şeil 9 da da gösterildiği gibi, douz bitli sayıların en soldai biti işaret biti olara ullanılmatadır. En soldai bit ise söz onusu sayı negatif, 0 ise pozitiftir. Bu bitten sonrai üç bit ile sayının tam ısmı gösterilir. Notadan sonrai beş bit ise, sayının ondalı ısmını gösterme amacıyla ullanılır. 4.. INT/DE-INT Birimleri (INT/DE-INT Units) Karıştırıcı birimi (INT), bir veri dizisindei bitlerin yerlerini değiştirme için, ters arıştırıcı birimi (DE- INT) ise arıştırıcının işlevinin tersini gerçeleştirme için ullanılmatadır. Başa bir deyişle, herhangi bir bitin indis değeri, arıştırma işlevi ile başa bir değere dönüştürülür. Ters arıştırma işlevi vasıtasıyla ise, değeri değiştirilmiş indis, esi değerine avuşur. Gerçeleştirimde ullanılan INT/DE-INT birimlerinin indis değeri değiştirme işlevleri, 3GPP belirtiminden alınmıştır. Hem arıştırma, hem de ters arıştırma işlevlerinin, her hangi bir indis değeri için üreteceği değerler önceden bilinmetedir. Dolayısıyla, bu fonsiyonlar için değer tabloları oluşturulmuş ve indis değerleri bu tablodan ounara değiştirilmiştir. İndis değeri değiştirme işlevleri her blo uzunluğu (arıştırıcı uzunluğu) için farlı değerler üretmetedir. Dolayısıyla, tanımlı her blo uzunluğu için (8, 56, 5, 04, 048, 4096) ii adet (bir adet arıştırıcı, bir adet ters arıştırıcı için) değer tablosu oluşturulmuştur. Bu tablolar, FPGA da hafıza birimleri olara gerçelenmiştir ve blo uzunluğu adar hafıza aplamatadır Bileşen Kod Çözücüler (Component Decoders) Daha önce de belirtildiği gibi, bileşen od çözücüler, yeniden formüle edilmiş BCJR algoritmasını ullanmatadırlar [6]. Şeil 0 da bu algoritmanın donanımdai yapısı gösterilmetedir. Kanaldan alınan veri dizisi, turbo od çözücünün giriş otarma birimi tarafından uygun bir şeilde bileşen od çözücülere iletilir. Bunun yanında her bileşen od çözücü, diğer bileşen od çözücü tarafından üretilen harici bilgileri (z ) de ullanmatadır. Bileşen od çözücülerde öncelile, gama hesaplama birimleri vasıtasıyla durum geçiş ölçütleri olan gama atsayıları hesaplanır. Gama atsayıları hesaplanıp gama depolama birimine atarılıren, aynı zamanda x y z Γ Γ Α Α Sum( ) Γ Sum( ) Α Α Γ B w Şeil 0. Bileşen od çözücülerin donanım yapısı (Hardware structure of the component decoders) 88 Gazi Üniv. Müh. Mim. Fa. Der. Cilt 6, No 4, 0
7 BCJR Algoritması Kullanılan Turbo Kod Çözücülerin FPGA Gerçeleştirimi O. Atar ve M.H.Sazlı alfa/sum hesaplama birimine iletilirler. Bu sayede, alfa atsayıları ve Sum() değerleri de hesaplanmaya başlar. Beta atsayılarının hesaplanmasının başlayabilmesi için, bütün veri dizisi için alfa atsayıları hesaplanmış olmalıdır. Alfa atsayılarının hesaplanması bittiğinde, sum depolama birimi ve gama depolama biriminden ouma yapılır ve sırasıyla Sum() değerleri ve Γ matrisi beta hesaplama birimine iletilir. Beta atsayıları beta hesaplama birimi tarafından hesaplanıp LLR hesaplama birimine iletiliren, aynı zamanda alfa depolama biriminden ouma yapılara ilgili alfa atsayıları da LLR hesaplama birimine iletilir. LLR hesaplama birimi ise Α, Α ve B matrislerini ullanara, d biti ile ilgili bir tahminde bulunur ve ayrıca w değerlerini hesaplayara diğer bileşen od çözücüye iletir. Böylece bir döngü (iterasyon) tamamlanmış olur Gama Hesaplama Birimi (Gamma Calculation Unit) Durum geçiş ölçütlerini hesaplama amacıyla ullanılan eşitli aşağıdai gibidir. exp( z / ) γ ( R, m', m) = exp( iz / ) i πσ exp( z ).( qd = i S = ms, = m') σ.exp{ [( x ) ( ) ]} i y Y Durum geçiş ölçütlerinin hesaplandığı yuarıdai eşitli, üç ifadenin çarpımı biçimindedir. Bu nedenle, bu eşitlitei üç çarpan, üç ayrı terim olara ele alınabilir. exp( z / ) exp( iz / ) ifadesi birinci πσ exp( z ) terim, qd ( = i S = ms, = m') ifadesi iinci terim, exp{ [( x ) ( ) ]} i y Y ifadesi ise σ üçüncü terim olsun. Bu üç terim birbirleriyle çarpılmış ve durum geçiş ölçütleri sayısal elemanlar vasıtasıyla hesaplanmıştır. Birinci terimde bulunan ifadesi sabit bir sayıdır πσ ve bir AWGN analın SNR bilgileri ullanılara bir tablodan ounur. Dolayısıyla donanım üzerinde bir işlem yüüne sebep olmamatadır. Bu sabit sayı ile çarpılan exp( z / ) exp( iz / ) exp( z ) ifadesi ise ii farlı tablodan ounabilir. Söz onusu geçiş ölçütü Γ matrisi için hesaplanıyorsa i =, Γ matrisi için hesaplanıyorsa i = alınır. Bu nedenle, bu ifade ii farlı durum için tablolardan ounara sabiti πσ ile çarpılır ve birinci terim hesaplanmış olur. Birinci terimin hesaplanmasında sadece çarpma işlemi (7) ullanılmata ve exponansiyel hesabı için tablolardan yararlanılmatadır. Daha önce de belirtildiği gibi, iinci terim olan qd ( = i S = ms, = m') terimi de 0 ya da değerlerini alabilir. Bu ifadenin alacağı değerler de önceden belirlenmiştir. Bu sayede, qd ( = i S = ms, = m') teriminin hesaplanmasında da sadece tablolardan yararlanılmatadır. Üçüncü terim olan exp{ [( x ) ( ) ]} i y Y σ teriminde bulunan ifadesi de sabit bir sayıdır ve σ bu ifade de SNR bilgileri ullanılara bir tablodan ounur. [( x i) ( y Y) ] ifadesindei Y değeri, turbo odlayıcının qd ( = i S = ms, = m') = ien ürettiği parite bitidir ve daha önce de belirtildiği gibi ya da - değerlerini alabilir. Dolayısıyla Y değeri de bir tablodan ounara elde edilir. [( x i) ( y Y) ] ifadesi için yapılan işlemler, çarpma ve toplama işlemleridir. Bu ifadedei exponansiyel de tablodan ouma yöntemi ile hesaplanmıştır. Bu üç terimin hesaplanara birbiriyle çarpılması ile anındai durum geçiş ölçütleri hesaplanmış olur. Gama atsayılarının hesabında çarpma ve toplama işlemleri ullanılmıştır. Tablodan yapılan oumalar ise, donanımda hafızadan yapılan oumalar olara gerçelenmiştir Alfa ve Beta Hesaplama Birimleri (Alpha and Beta Calculation Units) Alfa ve beta hesaplama birimleri, BCJR algoritmasının yeniden formülasyonunda da belirtildiği gibi [6], sırasıyla Şeil 5 ve Şeil 6 dai yapılar ullanılara gerçelenmiştir. Bu yapılarda, çarpma ve toplama işlemleri dışında, bölme işlemleri de yapılmatadır. Donanımda gerçelenen bölme işlemi, günümüzün yüse hızlı FPGA larına rağmen olduça yavaş çalışmatadır. Bu nedenle bölme işlemi de, hız azanma amacıyla tablolar ullanılara gerçelenmiştir. Bölme işleminin tablolar vasıtasıyla hesaplanması aşağıdai gibidir. N ve N ii gerçel sayı olsun. Yapılma istenen işlem ise N N olsun. N N işlemi, N. şelinde de ifade N edilebilir. Daha önce de belirtildiği gibi, gerçeleştirimde ullanılan bütün gerçel sayılar, douz bitli sayılar ile gösterilmetedir. Alfa ve beta atsayıları pozitif sayılar olduğu için, işaret bitleri ihmal edilebilir. Bu durumda N ve N sayıları seiz bitli sayılar haline gelirler. Dolayısıyla, N. N Gazi Üniv. Müh. Mim. Fa. Der. Cilt 6, No 4, 0 89
8 O. Atar ve M.H.Sazlı BCJR Algoritması Kullanılan Turbo Kod Çözücülerin FPGA Gerçeleştirimi Tablo. R=/3 oranlı BCJR turbo od çözücü ile Log-MAP turbo od çözücünün, 5 iterasyon sonucu elde edilen BER performanslarının arşılaştırılması (BER performance comparison of R=/3 BCJR turbo decoder and the Log- MAP turbo decoder after 5 iterations) Blo Uzunluğu 5 Bit 04 Bit 048 Bit SNR BCJR Log-MAP BCJR Log-MAP BCJR Log-MAP SNR = 0.5 db SNR = db SNR =.5 db SNR = db < < Tablo 3. R=/3 oranlı BCJR turbo od çözücü ile Log-MAP turbo od çözücünün, sırasıyla 39 MHz ve 349 MHz çalışma freansı ile elde edilen toplam veri hızı performanslarının arşılaştırılması (Total throughput performance comparison of R=/3 BCJR turbo decoder and the Log-MAP turbo decoder at 39 MHz and 349 MHz cloc frequency respectively) (Mbit/s) Blo Uzunluğu 5 Bit 04 Bit 048 Bit Döngü Sayısı BCJR Log-MAP BCJR Log-MAP BCJR Log-MAP Döngü = 3 7,87 3,93 7,88 35,58 7,90 37,96 Döngü = 5 4,69 0,68 4,7,4 4,74 4,00 Döngü = 7 3,35 5,08 3,36 6,37 3,38 7,54 Döngü = 9,6,86,6,89,63 3,8 işleminin sonucunun, lasi bölme işlemi ullanılmadan gerçelenebilmesi için, N işleminin sonucunun bir tablodan ounması ve ounan değerin N sayısı ile çarpılması geremetedir. Söz onusu tabloda 8 tane farlı değer vardır ve bu değerler donanım üzerinde bir hafızada tutulurlar. Seiz bitli sayılar söz onusu olduğu için, bölme işleminin bu şeilde gerçelenmesi, aplanan hafıza alanının azlığı açısından olduça verimli bir yöntemdir LLR Hesaplama Birimi (LLR Calculation Units) Şeil 7 de de görüldüğü gibi, LLR hesaplama biriminde de ağırlılı olara çarpma ve toplama işlemleri yapılmatadır. Seiz bitli ii sayının çarpımı 6 bitli bir sonuç vermetedir. Gama, alfa ve beta hesaplama birimlerinde, çarpım sonuçları olan bu 6 bitli sayılar, seiz bitli sayılar olara nicemlenmiştir. Anca LLR hesaplama biriminde daha hassas sonuçlar elde edilmesi amacıyla, çarpım sonuçları 0 bitli sayılar olara nicemlenmiştir. Söz onusu birimde bu işlemler dışında, donanımda armaşılı yarataca te işlem logaritma hesabıdır. Şeil 7 dei yapıya göre gerçelenen LLR hesaplama biriminde, p ve n sayılarının doğal logaritmaları, tablolardan ounmuş ve ln( p) ln( n) işleminin sonunu hesaplanmıştır. p ve n sayıları 0 bitli sayılar olduğu için, bu sayıların doğal logaritma değerleri 0 elemanlı bir tablodan ounmatadır. Bu tablo, donanım üzerinde bir hafızada tutulur. Her bileşen od çözücüde toplam ii logaritma işlemi olduğu için, 0 elemanlı dört tablo ullanılara bir logaritma hesaplayıcı gerçelenmiş ve böylece armaşı logaritma hesabından açınılmıştır BCJR Turbo Kod Çözücünün BER Performansı (BER Performance of the BCJR Turbo Decoder) BCJR algoritmasının, uramsal olara Log-MAP ve Max-Log-MAP algoritmasından daha yüse BER performansı gösterdiği bilinmetedir. Bu çalışmada gerçelenen BCJR turbo od çözücünün, Xilinx firmasına ait Log-MAP turbo od çözücüden [9] daha yüse bir performans gösterdiği anıtlanmıştır. Tablo de çalışma apsamında gerçelenen BCJR turbo od çözücü ile Xilinx firmasına ait Log-MAP turbo od çözücünün BER performanslarının arşılaştırılması görülmetedir. Çalışma apsamında gerçelenen BCJR turbo od çözücünün, Xilinx firmasına ait Log-MAP turbo od çözücüden daha yüse BER performansı gösterdiği gözlenmiştir. Tablo de de görülebileceği gibi, BCJR turbo od çözücü ile Log-MAP turbo od çözücülerin BER performansları, SNR değeri arttıça birbirine yalaşmatadır. Bunun sebebi, BCJR turbo od çözücünün düşü SNR değerlerinde daha yüse performans göstermesidir. SNR değeri arttıça hata olasılığı da azalmatadır. Bu durum, Log-MAP od çözücünün de performansını arttırmatadır BCJR Turbo Kod Çözücünün Toplam Veri Hızı Performansı (Total Throughput Performance of the BCJR Turbo Decoder) Daha önce de belirtildiği gibi, turbo od çözme işlemi, döngülü bir işlemdir. Her veri bloğu için birden fazla (pratite altıdan fazla) döngü gerçeleştirilir. Bu sayede turbo od çözücülerin BER performansları artmatadır. Anca bu döngülü yapı toplam veri hızının azalmasına sebep olmatadır. Tablo 3 te çalışma apsamında gerçelenen BCJR 830 Gazi Üniv. Müh. Mim. Fa. Der. Cilt 6, No 4, 0
9 BCJR Algoritması Kullanılan Turbo Kod Çözücülerin FPGA Gerçeleştirimi O. Atar ve M.H.Sazlı turbo od çözücü ile Xilinx firmasına ait Log-MAP turbo od çözücünün toplam veri hızı performanslarının arşılaştırılması görülmetedir. Çalışma apsamında gerçelenen BCJR turbo od çözücünün toplam veri hızı performansının, Xilinx firmasına ait Log-MAP turbo od çözücünün performansından düşü olduğu gözlenmiştir. Bu performans düşülüğünün sebebi, BCJR turbo od çözücünün azami çalışma freansının 39 MHz, Log- MAP turbo od çözücünün azami çalışma freansının ise 349 MHz olmasıdır. Çarpma işlemi gibi armaşı matematisel işlemlere sahip olan BCJR turbo od çözücü, sadece toplama ve çıarma işlemi yapılan Log-MAP turbo od çözücüden daha armaşı bir donanım yapısı sahip olmata ve dolayısıyla daha yavaş çalışmatadır. Anca toplam veri hızındai bu performans düşülüğü, yüse BER performansı adına ödenebilece bir bedeldir BCJR Turbo Kod Çözücünün Gerçeleştirim Raporu (Implementation Report of the BCJR Turbo Decoder) Turbo od çözücülerde ullanılan od çözme algoritmaları, armaşı ve işlem yüü yüse algoritmalardır. Çarpma ve bölme gibi matematisel işlemlerin donanımda gerçelenmesi, donanım elemanlarının sarfiyatını önemli ölçüde arttırmatadır. Bunun yanında, söz onusu işlemler donanımda yavaş çalışmata ve algoritmanın toplam veri hızının azalmasına sebep olmatadır. Log-MAP ve Max-Log- MAP gibi optimal-altı algoritmaların tercih edilmelerinin sebebi de bu işlemlerin, logaritmi bölgede toplama ve çıarma işlemleri olara tanımlanmasıdır. Toplama ve çıarma işlemleri, çarpma ve bölme işlemlerine göre daha az donanım elemanı sarf etmete ve daha hızlı çalışmatadır. Anca optimal BCJR algoritmasının bu anlamda ciddi bir dezavantajı bulunmatadır. BCJR algoritmasında armaşı matematisel işlemler vardır ve bunun sonucunda bu algoritma daha fazla donanım sarf etmete ve daha yavaş çalışmatadır. Çalışma apsamında bu dezavantajın etisi, çarpma işlemi dışındai armaşı işlemlerin donanım elemanları ile değil, değer tabloları, yani hafıza elemanları ile gerçelenmesi sayesinde azaltılmıştır. Tablo 4 ve Tablo 5 te sırasıyla çalışma apsamında gerçelenen BCJR turbo od çözücü ile Xilinx firmasına ait Log- MAP turbo od çözücünün gerçeleştirim raporları görülmetedir. Tablo 4 ve Tablo 5 te de görüldüğü gibi, Xilinx firmasına ait Log-MAP turbo od çözücünün, donanım elemanları sarfiyatı ve azami çalışma freansı açısından BCJR turbo od çözücüden daha üstün olduğu görülmüştür. Anca bu dezavantaj da, optimal BCJR algoritmasının ullanılabilmesi, dolayısıyla yüse BER performansı adına ödenebilece bir bedeldir. Tablo 4. R=/3 oranlı BCJR turbo od çözücünün gerçeleştirim raporu (Implementation report of the R=/3 rate BCJR turbo decoder) Seçeneler Xilinx FPGA XC6VLX75T LUT/FF Çifti 64 Dilim LUT 3654 Dilim Yazmacı 404 Blo RAM (36) 4 Blo RAM (8) 0 DSP Bloğu 0 Hız Derecesi - -3 Azami Çalışma 30 MHz 39 MHz Freansı Tablo 5. R=/3 oranlı Log-MAP turbo od çözücünün gerçeleştirim raporu (Implementation report of the R=/3 rate Log-MAP turbo decoder) Seçeneler Xilinx FPGA XC6VLX75T LUT/FF Çifti 3765 Dilim LUT 37 Dilim Yazmacı 406 Blo RAM (36) 6 Blo RAM (8) 7 DSP Bloğu 0 Hız Derecesi - -3 Azami Çalışma 85 MHz 349 MHz Freansı 5. SONUÇ (CONCLUSION) Öncei çalışmalarda temelleri atılan [6] turbo od çözme yapıları, bu çalışmada gerçelenmiş ve gerçelenen sistemin, uramsal avramlarla tutarlı bir şeilde çalıştığı görülmüştür. Girişte de belirtildiği gibi, gerçelenen BCJR turbo od çözücü, ticari bir ürün olan Log-MAP turbo od çözücü [9] ile ıyaslanmıştır. Bu ıyaslama sonucunda, gerçelenen BCJR turbo od çözücünün belendiği gibi daha yüse BER performansı gösterdiği gözlenmiştir. Turbo odların icat edildiği günden bu yana, uramsal olara yüse BER performansı gösteren BCJR algoritmasının gerçeleştirimi, geçmiş tenolojiler ile bu algoritmanın prati bir gerçeleştiriminin olmaması sebebiyle hep açınılan bir çalışma olmuştur. Anca günümüz tenolojisi, önemsiz bedeller ödeyere (önemsiz derecede azalmış toplam veri hızı ve hafıza elemanı sarfiyatı), bu algoritmanın prati bir şeilde gerçelenmesine olana sağlamatadır. Bu çalışmada [0]; gelenesel, optimal turbo od çözme algoritması olan BCJR algoritması ullanılan bir turbo od çözücünün FPGA gerçeleştiriminin, günümüz VLSI tenolojisi de göz önüne alındığında Log-MAP algoritmasını ullanan turbo od çözücülere göre daha avantajlı olduğu anıtlanmıştır. Gazi Üniv. Müh. Mim. Fa. Der. Cilt 6, No 4, 0 83
10 O. Atar ve M.H.Sazlı BCJR Algoritması Kullanılan Turbo Kod Çözücülerin FPGA Gerçeleştirimi SEMBOLLER (NOMENCLATURE) R: RSC odlayıcının odlama oranı K: RSC odlayıcının cebirsel uzunluğu v: RSC odlayıcının hafızası G: Kod üreteci d : Sistemati bit C : RSC odlayıcının ürettiği od elimesi X : RSC odlayıcının ürettiği sistemati bit Y : RSC odlayıcının ürettiği parite biti R : Turbo od çözücünün aldığı gürültülü od elimesi x : Turbo od çözücünün aldığı gürültülü sistemati bit y : Turbo od çözücünün aldığı gürültülü parite biti z : Bileşen od çözücülerin ürettiği harici bilgi α : İleri ölçütler (alfa atsayıları) β : Geri ölçütler (beta atsayıları) γ : Durum geçiş ölçütleri (gama atsayıları) Λ(d ): İlgili sistemati bitin logaritmi benzerli oranı l : İlgili sistemati bitin logaritmi benzerli oranı m : RSC odlayıcının mevcut durumu m ' : RSC odlayıcının öncei durumu KAYNAKLAR (REFERENCES). Sazlı, M., H., Neural Networ Applications to Turbo Decoding, Dotora Tezi, Syracuse Universitesi, Shannon, C. E., A Mathematical Theory of Communications, Bell System Technical Journal, Vol. 7, pp , , Berrou, C., Glavieux, A., Thitimajshima, P., Near Shannon Limit Error-Correcting Coding and Decoding: Turbo Codes, Proceedings of IEEE International Conference on Communication, pp , Bahl, L. R., Coce, J., Jeline, F., Raviv, J., Optimal Decoding of Linear Codes for Minimizing The Symbol Error Rate, IEEE Transactions on Information Theory, Vol. 0, pp , Robertson, P., Hoeher P., Optimal and Sub- Optimal Maximum a Posteriori Algorithms Suitable for Turbo Decoding, European Transactions on Telecommunications, Vol. 8, pp. 9-5, Sazlı, M., H., Neural Networ Implementation of BCJR Algorithm Based on Reformulation Using Matrix Algebra, IEEE International Symposium on Signal Processing and Information Technology, pp , Sazlı, M., H., Neural Networ Implementation of BCJR Algorithm, Digital Signal Processing, Vol 7; pp , GPP, 3GPP Technical Specification, Xilinx, Inc., 3GPP Turbo Decoder v4.0 Product Specification, Technical Journal, Atar, O., BCJR Algoritması Kullanılan Turbo Kod Çözücülerin FPGA Gerçeleştirimi, Yüse Lisans Tezi, Anara Üniversitesi, Gazi Üniv. Müh. Mim. Fa. Der. Cilt 6, No 4, 0
ANKARA ÜNİVERSİTESİ FEN BİLİMLERİ ENSTİTÜSÜ YÜKSEK LİSANS TEZİ BCJR ALGORİTMASI KULLANILAN TURBO KOD ÇÖZÜCÜLERİN FPGA GERÇEKLEŞTİRİMİ.
ANKARA ÜNİVERSİTESİ FEN BİLİMLERİ ENSTİTÜSÜ YÜKSEK LİSANS TEZİ BCJR ALGORİTMASI KULLANILAN TURBO KOD ÇÖZÜCÜLERİN FPGA GERÇEKLEŞTİRİMİ Onur ATAR ELEKTRONİK MÜHENDİSLİĞİ ANABİLİM DALI ANKARA 20 Her haı salıdır
DetaylıDPSK Sistemler için LMS Algoritma ve ML Kriteri Temelli, Gözü Kapalı Kanal Kestiriminin ve Turbo Denkleştirmenin Birlikte Yapılması
BAÜ Fen Bil. Enst. Dergisi Cilt 12(2) 75 84 (2010) DPSK Sistemler için LMS Algoritma ve ML Kriteri Temelli, Gözü Kapalı Kanal Kestiriminin ve Turbo Denkleştirmenin Birlikte Yapılması Serkan YAKUT 1 Balıkesir
DetaylıÇok Yüksek Mobiliteli Sönümlemeli Kanallardaki OFDM Sistemleri için Kanal Kestirimi
9-11 Aralı 2009 Ço Yüse Mobiliteli Sönümlemeli Kanallardai OFDM Sistemleri için Kanal Kestirimi İstanbul Üniversitesi Eletri-Eletroni Mühendisliği Bölümü {myalcin, aan}@istanbul.edu.tr Sunum İçeriği Giriş
DetaylıOCAK HAVALANDIRMA ŞEBEKE ANALİZİ İÇİN KOMBİNE BİR YÖNTEM (A COMBINED METHOD FOR THE ANALYSIS OF MINE VENTILATION NETWORKS)
ÖZET/ABSTRACT DEÜ MÜHENDİSLİK FAKÜLTESİ FEN ve MÜHENDİSLİK DERGİSİ Cilt: 2 Sayı: 2 sh. 49-54 Mayıs 2000 OCAK HAVALANDIRMA ŞEBEKE ANALİZİ İÇİN KOMBİNE BİR YÖNTEM (A COMBINED METHOD FOR THE ANALYSIS OF MINE
DetaylıDERS III ÜRETİM HATLARI. akış tipi üretim hatları. hat dengeleme. hat dengeleme
DERS ÜRETİM HATLAR ÜRETİM HATLAR Üretim hatları, malzemenin bir seri işlemden geçere ürün haline dönüştürülmesini sağlayan bir maineler ve/veya iş istasyonları dizisidir. Bir üretim hattı üzerinde te bir
DetaylıTremalarla Oluşum: Kenar uzunluğu 1 olan bir eşkenar üçgenle başlayalım. Bu üçgene S 0
SİERPİNSKİ ÜÇGENİ Polonyalı matematiçi Waclaw Sierpinsi (1882-1969) yılında Sierpinsi üçgeni veya Sierpinsi şapası denilen bir fratal tanıttı. Sierpinsi üçgeni fratalların il örneğidir ve tremalarla oluşturulur.
DetaylıKABLOSUZ İLETİŞİM
KABLOSUZ İLETİŞİM 805540 KÜÇÜK ÖLÇEKLİ SÖNÜMLEME SÖNÜMLEMENİN MODELLENMESİ İçeri 3 Sönümleme yapısı Sönümlemenin modellenmesi Anara Üniversitesi, Eletri-Eletroni Mühendisliği Sönümleme Yapısı 4 Küçü ölçeli
DetaylıÇok Taşıyıcılı Gerçek Zaman WiMAX Radyoda Zaman Bölgesi ve Frekans Bölgesi Kanal Denkleştiricilerin Teorik ve Deneysel BER Başarım Analizleri
Ço Taşıyıcılı Gerçe Zaman WiMA adyoda Zaman Bölgesi ve Freans Bölgesi Kanal Denleştiricilerin Teori ve Deneysel Başarım Analizleri E. Tuğcu, O. Çaır, A. Güner, A. Özen, B. Soysal, İ. Kaya Eletri-Eletroni
DetaylıDers 2 : MATLAB ile Matris İşlemleri
Ders : MATLAB ile Matris İşlemleri Kapsam Vetörlerin ve matrislerin tanıtılması Vetör ve matris operasyonları Lineer denlem taımlarının çözümü Vetörler Vetörler te boyutlu sayı dizileridir. Elemanlarının
DetaylıGENETİK ALGORİTMALARDA TEK VE ÇOK NOKTALI ÇAPRAZLAMANIN SÖZDE RASSAL POPULASYONLARA ETKİSİ
GENETİK ALGORİTMALARDA TEK VE ÇOK NOKTALI ÇARAZLAMANIN SÖZDE RASSAL OULASYONLARA ETKİSİ ınar SANAÇ Ali KARCI Bilgisayar Mühendisliği Bölümü Mühendisli Faültesi Fırat Üniversitesi 239 Elazığ ÖZET Geneti
DetaylıÖZEL EGE LİSESİ 13. OKULLAR ARASI MATEMATİK YARIŞMASI 8. SINIF ELEME SINAVI TEST SORULARI
1. x,y,z pozitif tam sayılardır. 1 11 x + = 8 y + z olduğuna göre, x.y.z açtır? 3 B) 4 C) 6 D)1 3 1 4. {,1,1,1,...,1 } 1 ümesinin en büyü elemanının diğer 1 elemanın toplamına oranı, hangi tam sayıya en
DetaylıAvrupa Sayısal Karasal Televizyon Sistemleri İçin Matlab Benzetim Aracı Matlab Simulation Tool for European Digital Terrestrial Television Systems
Avrupa Sayısal Karasal Televizyon Sistemleri İçin Matlab Benzetim Aracı Matlab Simulation Tool for European Digital Terrestrial Television Systems Oktay Karakuş 1, Serdar Özen 2 1 Elektrik ve Elektronik
DetaylıKİNETİK MODELLERDE OPTİMUM PARAMETRE BELİRLEME İÇİN BİR YAZILIM: PARES
KİNETİK MODELLERDE OPTİMUM PARAMETRE BELİRLEME İÇİN BİR YAZILIM: PARES Mehmet YÜCEER, İlnur ATASOY, Rıdvan BERBER Anara Üniversitesi Mühendisli Faültesi Kimya Mühendisliği Bölümü Tandoğan- 0600 Anara (berber@eng.anara.edu.tr)
DetaylıRASGELE SÜREÇLER. Bir X rasgele değişkenin, a ve b arasında tekdüze dağılımlı olabilmesi için olasılık yoğunluk fonksiyonu aşağıdaki gibi olmalıdır.
RASGELE SÜREÇLER Eğer bir büyülüğün her t anında alacağı değeri te bir şeilde belirleyen matematisel bir ifade verilebilirse bu büyülüğün deterministi bir büyülü olduğu söylenebilir. Haberleşmeden habere
DetaylıUfuk Ekim Accepted: January 2011. ISSN : 1308-7231 yunal@selcuk.edu.tr 2010 www.newwsa.com Konya-Turkey
ISSN:1306-3111 e-journal of New World Sciences Academy 011, Volume: 6, Number: 1, Article Number: 1A0156 ENGINEERING SCIENCES Yavuz Ünal Received: October 010 Ufu Eim Accepted: January 011 Murat Kölü Series
DetaylıMIXED REGRESYON TAHMİN EDİCİLERİNİN KARŞILAŞTIRILMASI. The Comparisions of Mixed Regression Estimators *
MIXED EGESYON TAHMİN EDİCİLEİNİN KAŞILAŞTIILMASI The Comparisions o Mixed egression Estimators * Sevgi AKGÜNEŞ KESTİ Ç.Ü.Fen Bilimleri Enstitüsü Matemati Anabilim Dalı Selahattin KAÇIANLA Ç.Ü.Fen Edebiyat
DetaylıDinamik Programlama Tekniğindeki Gelişmeler
MADENCİLİK Aralı December 1991 Cilt Volume XXX Sayı No 4 Dinami Programlama Teniğindei Gelişmeler Developments in Dynamic Programming Technique Ercüment YALÇIN (*) ÖZET Bu yazıda, optimum nihai açı işletme
Detaylıİletişim Ağları Communication Networks
İletişim Ağları Communication Networks Hazırlayan: M. Ali Akcayol Gazi Üniversitesi Bilgisayar Mühendisliği Bölümü Bu dersin sunumları, Behrouz A. Forouzan, Data Communications and Networking 4/E, McGraw-Hill,
DetaylıCahit Arf Liseler Arası Matematik Yarışması 2008
Cahit Arf Liseler Arası Matemati Yarışması 2008 İinci Aşama 11 Mayıs 2008 Notlar: Birnci tasla. 1. Tamsayılardan gerçel sayılara tanımlı fonsiyonlar ümesi üzerinde şöyle bir operatörü tanımlayalım: f(x)
Detaylı28/5/2009 TARİHLİ VE 2108/30 SAYILI KURUL KARARI 11 HAZİRAN 2009 TARİHLİ VE 27255 SAYILI RESMİ GAZETEDE YAYIMLANMIŞTIR.
28/5/2009 TARİHLİ VE 2108/30 SAYILI KURUL KARARI 11 HAZİRAN 2009 TARİHLİ VE 27255 SAYILI RESMİ GAZETEDE YAYIMLANMIŞTIR. Enerji Piyasası Düzenleme Kurumundan: ELEKTRĠK PĠYASASI DENGELEME VE UZLAġTIRMA YÖNETMELĠĞĠ
Detaylı) ile algoritma başlatılır.
GRADYANT YÖNTEMLER Bütün ısıtsız optimizasyon problemlerinde olduğu gibi, bir başlangıç notasından başlayara ardışı bir şeilde en iyi çözüme ulaşılır. Kısıtsız problemlerin çözümü aşağıdai algoritma izlenere
DetaylıTURBO KODLANMIŞ İŞARETLERDE SEYİRME ETKİSİNİ AZALTAN YAKLAŞIMLAR (*)
TURBO KODLANMIŞ İŞARETLERDE SEYİRME ETKİSİNİ AZALTAN YAKLAŞIMLAR (*) Osman Nuri Uçan İstanbul Üniversitesi, Elektronik Mühendisliği Bölümü Özet: Turbo kodlama, 1993 yıllarının başlarında önerilen ve hata
DetaylıAES -TURBO VE AES -TURBO-OFDM SİSTEMLERİNİN BİT HATA ORANI KARŞILAŞTIRILMASI
İstanbul Ticaret Üniversitesi Fen Bilimleri Dergisi Yıl: 8 Sayı: 16 Güz 2009/2 s. 31-46 AES -TURBO VE AES -TURBO-OFDM SİSTEMLERİNİN BİT HATA ORANI KARŞILAŞTIRILMASI Volkan ÖZDURAN*, Hakan ÇAM #, Osman
DetaylıGenetik Algoritma ile Mikrofon Dizilerinde Ses Kaynağının Yerinin Bulunması. Sound Source Localization in Microphone Arrays Using Genetic Algorithm
BİLİŞİM TEKOLOJİLERİ DERGİSİ, CİLT: 1, SAYI: 1, OCAK 2008 23 Geneti Algoritma ile Mirofon Dizilerinde Ses Kaynağının Yerinin Bulunması Erem Çontar, Hasan Şair Bilge Bilgisayar Mühendisliği Bölümü, Gazi
DetaylıFiziksel Karakteristikler: Aynı hizadaki izler bir silindir (cylinder) oluşturur. k. silindir. Manyetik disk düzeni:
1 7 Belle Organizasyonu (İç / Dış) Elimizde farlı hız, boyut ve fiyatlarda belleler var. Amaç: Toplam maliyeti düşü, performansı ise yüse tutaca şeilde belleleri ullanabilme. Küçü, Daha hızlı, Yüse maliyet
DetaylıMOBİLYA ENDÜSTRİSİNDE AŞAMALAR ARASINDA FİRE BULUNAN ÇOK AŞAMALI TEDARİK ZİNCİRİ AĞININ OPTİMİZASYONU. Ercan ŞENYİĞİT 1, *
Erciyes Üniversitesi Fen Bilimleri Enstitüsü Dergisi 25 (1-2) 168-182 (2009) http://fbe.erciyes.edu.tr/ ISSN 1012-2354 MOBİLYA ENDÜSTRİSİNDE AŞAMALAR ARASINDA FİRE BULUNAN ÇOK AŞAMALI TEDARİK ZİNCİRİ AĞININ
DetaylıMAK341 MAKİNA ELEMANLARI I 2. Yarıyıl içi imtihanı 24/04/2012 Müddet: 90 dakika Ögretim Üyesi: Prof.Dr. Hikmet Kocabas, Doç.Dr.
MAK3 MAKİNA EEMANARI I. Yarıyıl içi imtihanı /0/0 Müddet: 90 daia Ögretim Üyesi: Prof.Dr. Himet Kocabas, Doç.Dr. Cemal Bayara. (0 puan) Sıı geçmelerde sürtünme orozyonu nasıl ve neden meydana gelir? Geçmeye
DetaylıİMGE İŞLEME Ders-9. İmge Sıkıştırma. Dersin web sayfası: (Yrd. Doç. Dr. M.
İMGE İŞLEME Ders-9 İmge Sıkıştırma (Yrd. Doç. Dr. M. Kemal GÜLLÜ) Dersin web sayfası: http://mf.kou.edu.tr/elohab/kemalg/imge_web/odev.htm Hazırlayan: M. Kemal GÜLLÜ İmge Sıkıştırma Veri sıkıştırmanın
DetaylıKİ KARE TESTLERİ. Biyoistatistik (Ders 2: Ki Kare Testleri) Kİ-KARE TESTLERİ. Sağlıktan Yakınma Sigara Var Yok Toplam. İçen. İçmeyen.
Biyoistatisti (Ders : Ki Kare Testleri) Kİ KARE TESTLERİ Yrd. Doç. Dr. Ünal ERKORKMAZ Saarya Üniversitesi Tıp Faültesi Biyoistatisti Anabilim Dalı uerormaz@saarya.edu.tr Kİ-KARE TESTLERİ 1. Ki-are testleri
DetaylıElectronic Letters on Science & Engineering 6(1) (2010) Available online at www.e-lse.org
Electronic Letters on Science & Engineering 6(1) (2010) Available online at www.e-lse.org FUZZY Control Strategy Adapting to ISPM-15 Standarts Aydın Mühürcü 1, Gülçin Mühürcü 2 1 Saarya University, Electrical-Electronical
DetaylıGÜNEŞ ENERJİSİ SİSTEMLERİNDE KANATÇIK YÜZEYİNDEKİ SICAKLIK DAĞILIMININ SONLU FARKLAR METODU İLE ANALİZİ
TEKNOLOJİ, Cilt 7, (2004), Sayı 3, 407-414 TEKNOLOJİ GÜNEŞ ENERJİSİ SİSTEMLERİNDE KANATÇIK YÜZEYİNDEKİ SICAKLIK DAĞILIMININ SONLU FARKLAR METODU İLE ANALİZİ ÖZET Himet DOĞAN Mustafa AKTAŞ Tayfun MENLİK
DetaylıHızlı Ağırlık Belirleme İçin Yük Hücresi İşaretlerinin İşlenmesi
Gazi Üniversitesi Fen Bilimleri Dergisi Part:C, Tasarım Ve Tenoloji GU J Sci Part:C 4(3):97-102 (2016) Hızlı Ağırlı Belirleme İçin Yü Hücresi İşaretlerinin İşlenmesi Zehan KESİLMİŞ 1,, Tarı BARAN 2 1 Osmaniye
DetaylıTurbo kodlamalı resimlerin aşamalı iletimi ve resim bağlaşımlı sıkıştırılması
itüdergisi/d mühendisli Cilt:5, Sayı:, Kısım:, 5-6 Nisan 6 Turbo odlamalı resimlerin aşamalı iletimi ve resim bağlaşımlı sııştırılması Kenan BÜYÜKATAK *, Sedef KENT, O. Nuri UÇAN İTÜ Eletri-Eletroni Faültesi,
DetaylıDENEY 3: DTMF İŞARETLERİN ÜRETİLMESİ VE ALGILANMASI
DENEY 3: DTMF İŞARETLERİN ÜRETİLMESİ VE ALGILANMASI AMAÇ: DTMF işaretlerin yapısının, üretim ve algılanmasının incelenmesi. MALZEMELER TP5088 ya da KS58015 M8870-01 ya da M8870-02 (diğer eşdeğer entegreler
DetaylıGörev Unvanı Alan Üniversite Yıl Prof. Dr. Elek.-Eln Müh. Çukurova Üniversitesi Eylül 2014
ÖZGEÇMİŞ 1. Adı Soyadı : MUSTAFA GÖK 2. Doğum Tarihi: : 1972 3. Unvanı : Prof. Dr. 4. Öğrenim Durumu Derece Alan Üniversite Yıl Lisans Elektronik Mühendisliği İstanbul Üniversitesi 1995 Yüksek Lisans Electrical
Detaylık tane bağımsız değişgene bağımlı bir Y değişgeni ile bu bağımsız X X X X
3.1 Genel Doğrusal Bağlanım tane bağımsı değişgene bağımlı bir Y değişgeni ile bu bağımsı X X X X,,, değişgenleri arasındai ilişiyi bulma isteyelim. Bu ilişi modelinde yer alaca bağımsı değişgenler yalnıca
Detaylı(b) ATILIM Üniversitesi, Elektrik ve Elektronik Mühendisliği Böl.
ED Sistemleri için Etin Darbe Ayrıştırma ve Tehdit Kimlilendirme Algoritması Geliştirilmesi Development of Effective Pulse Deinterleaving and Threat Identification Algorithm for ESM Systems Ortaovalı H.
DetaylıBu deneyin amacı Ayrık Fourier Dönüşümü (DFT) ve Hızlu Fourier Dönüşümünün (FFT) tanıtılmasıdır.
Deney : Ayrı Fourier Dönüşümü (DFT) & Hızlı Fourier Dönüşümü (FFT) Amaç Bu deneyin amacı Ayrı Fourier Dönüşümü (DFT) ve Hızlu Fourier Dönüşümünün (FFT) tanıtılmasıdır. Giriş Bir öncei deneyde ayrı-zamanlı
DetaylıKollektif Risk Modellemesinde Panjér Yöntemi
Douz Eylül Üniversitesi İtisadi ve İdari Bilimler Faültesi Dergisi, Cilt:6, Sayı:, Yıl:, ss.39-49. olletif Ris Modellemesinde anér Yöntemi ervin BAYAN İRVEN Güçan YAAR Özet Hayat dışı sigortalarda, olletif
DetaylıTurbo Kafes Kodlamalı Modülasyon için Tekrarlamalı Uzay Zaman Kodlama
Turbo Kafes Kolamalı Moülasyon için Terarlamalı Uzay Zaman Kolama Osman Nuri UÇAN, Onur OSMAN, Ömer ERKAN İstanbul Üniversitesi Eletri-Eletroni Müh.Bölümü 3485 Avcılar, İstanbul uosman@istanbul.eu.tr,
DetaylıMobil ve Kablosuz Ağlar (Mobile and Wireless Networks)
Mobil ve Kablosuz Ağlar (Mobile and Wireless Networks) Hazırlayan: M. Ali Akcayol Gazi Üniversitesi Bilgisayar Mühendisliği Bölümü Ders konuları 2 1 Kodlama ve modülasyon yöntemleri İletim ortamının özelliğine
DetaylıYZM ALGORİTMA ANALİZİ VE TASARIM DERS#2: ALGORİTMA ANALİZİ
YZM 3207- ALGORİTMA ANALİZİ VE TASARIM DERS#2: ALGORİTMA ANALİZİ Algoritma Analizi Çerçevesi Algoritma Analizinde Göz Önünde Bulundurulması Gerekenler Neler? Algoritmanın Doğruluğu (Correctness) Zaman
DetaylıELECO '2012 Elektrik - Elektronik ve Bilgisayar Mühendisliği Sempozyumu, 29 Kasım - 01 Aralık 2012, Bursa
ELECO '2012 Eletri - Eletroni ve Bilgisayar Mühendisliği Sempozyumu, 29 Kasım - 01 ralı 2012, Bursa Lineer Olmayan Dinami Sistemlerin Yapay Sinir ğları ile Modellenmesinde MLP ve RBF Yapılarının Karşılaştırılması
DetaylıStokastik Süreçler. Bir stokastik Süreç ya da rastgele süreç şöyle tanımlanabilir.
Stoasti Süreçler Bir stoasti Süreç ya da rastgele süreç şöyle tanımlanabilir. Zamanla değişen bir rastgele değişendir. Rastgele değişenin alacağı değer zamanla değişmetedir. Deney çıtılarına atanan rastgele
DetaylıVHDL Kullanarak FPGA ile Yüksek Kapasiteli Tam Çıkarıcı Devre Tasarımı
VHDL Kullanarak FPGA ile Yüksek Kapasiteli Tam Çıkarıcı Devre Tasarımı Kenan Baysal 1, Deniz Taşkın 2, Eser Sert 3, Nurşen Topçubaşı 4 1 Namık Kemal Üniversitesi, Hayrabolu Meslek Yüksekokulu, Bilgi Yönetimi
DetaylıEÜFBED - Fen Bilimleri Enstitüsü Dergisi Cilt-Sayı: 3-2 Yıl: 2010 199-206
99 EÜFBED - Fen Bilimleri Enstitüsü Dergisi Cilt-Sayı: 3- Yıl: 99-6 İKİNCİ MERTEBEDEN BİR DİFERENSİYEL DENKLEM SINIFI İÇİN BAŞLANGIÇ DEĞER PROBLEMİNİN DİFERENSİYEL DÖNÜŞÜM YÖNTEMİ İLE TAM ÇÖZÜMLERİ THE
DetaylıBLM 221 MANTIK DEVRELERİ
8. HAFTA BLM 221 MANTIK DEVRELERİ Prof Dr Mehmet AKBABA mehmetakbaba@karabuk.edu.tr Temel Kavramlar MULTIPLEXERS (VERİ SEÇİCİLER), ÜÇ DURUMLU BUFFERS, DECODERS (KOD ÇÖZÜCÜLER) BELLEK ELEMANLARI 2 8.2.
DetaylıWeb Madenciliği (Web Mining)
Web Madenciliği (Web Mining) Hazırlayan: M. Ali Akcayol Gazi Üniversitesi Bilgisayar Mühendisliği Bölümü Konular Denetimli Öğrenmenin Temelleri Karar Ağaçları Entropi ID3 Algoritması C4.5 Algoritması Twoing
DetaylıLOGRANK TESTİ İÇİN GÜÇ ANALİZİ VE ÖRNEK GENİŞLİĞİNİN HESAPLANMASI ÖZET
IAAOJ, Scientific Science, 05, 3(), 9-8 LOGRANK TESTİ İÇİN GÜÇ ANALİZİ VE ÖRNEK GENİŞLİĞİNİN HESAPLANMASI Nesrin ALKAN, Yüsel TERZİ, B. Barış ALKAN Sinop Üniversitesi, Fen Edebiyat Faültesi, İstatisti
DetaylıBÜTÜNLEŞİK ÜRETİM PLANLAMASININ HEDEF PROGRAMLAMAYLA OPTİMİZASYONU VE DENİZLİ İMALAT SANAYİİNDE UYGULANMASI
Niğde Üniversitesi İİBF Dergisi, 2013, Cilt: 6, Sayı: 1, s. 96-115. 96 BÜTÜNLEŞİK ÜRETİM PLANLAMASININ HEDEF PROGRAMLAMAYLA OPTİMİZASYONU VE DENİZLİ İMALAT SANAYİİNDE UYGULANMASI ÖZ Arzu ORGAN* İrfan ERTUĞRUL**
DetaylıSahada Programlanabilir Kapı Dizileri (FPGA) Sayısal CMOS Tümdevre Tasarımı Y. Fırat Kula
Sahada Programlanabilir Kapı Dizileri (FPGA) Sayısal CMOS Tümdevre Tasarımı Y. Fırat Kula Programlanabilir Lojik Basit Programlanabilir Lojik Cihazlar (Simple Programmable Logic Device - SPLD) ** PAL (Programmable
Detaylı1991 ÖYS. )0, 5 işleminin sonucu kaçtır? A) 1 B) 2 C) 3 D) 4 E) 5 A) 123 B) 432 C) 741 D) 864 E) 987
99 ÖYS.,8 (, ), işleminin sonucu açtır? A) B) C) D) E) 7. Raamları sıfırdan ve birbirinden farlı, üç basamalı en büyü sayı ile raamları sıfırdan ve birbirinden farlı, üç basamalı en üçü sayının farı açtır?
DetaylıKABLOSUZ İLETİŞİM
KABLOSUZ İLETİŞİM 805540 DENKLEŞTİRME, ÇEŞİTLEME VE KANAL KODLAMASI İçerik 3 Denkleştirme Çeşitleme Kanal kodlaması Giriş 4 Denkleştirme Semboller arası girişim etkilerini azaltmak için Çeşitleme Sönümleme
Detaylı3.Hafta Master Teorem ve Böl-Fethet Metodu
1 3.Hafta Master Teorem ve Böl-Fethet Metodu 2 Ana Metod (The Master Method) Ana method aşağıda belirtilen yapıdaki yinelemelere uygulanır: T(n) = at(n/b) + f (n), burada a 1, b > 1, ve f asimptotik olarak
DetaylıİSTATİSTİKSEL TAHMİNLEME. Örneklem istatistiklerinden hareketle ana kütle parametreleri hakkında genelleme yapmaya istatistiksel tahminleme denir.
İSTATİSTİKSEL TAHMİNLEME Örneklem istatistiklerinden hareketle ana kütle parametreleri hakkında genelleme yapmaya istatistiksel tahminleme denir. 1 ŞEKİL: Evren uzay-örneklem uzay İstatistiksel tahmin
DetaylıRASGELE SÜREÇLER İ.Ü. ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ İLETİŞİM LABORATUVARI ARALIK, 2007
RASGELE SÜREÇLER İ.Ü. ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ İLETİŞİM LABORATUVARI ARALIK, 007 1 Tekdüze Dağılım Bir X rasgele değişkenin, a ve b arasında tekdüze dağılımlı olabilmesi için olasılık yoğunluk
DetaylıBMÜ-111 Algoritma ve Programlama. Bölüm 5. Tek Boyutlu Diziler
BMÜ-111 Algoritma ve Programlama Bölüm 5 Tek Boyutlu Diziler Yrd. Doç. Dr. İlhan AYDIN 1 Problem 100 adet sayı okumak istediğimizi düşünelim. Bu sayıların ortalaması hesaplanacak ve sayıların kaç tanesinin
DetaylıAçık işletme Dizaynı için Uç Boyutlu Dinamik Programlama Tekniği
MADENCİLİK Haziran June 1991 Cilt Volume XXX Sayı No 2 Açı işletme Dizaynı için Uç Boyutlu Dinami Programlama Teniği A Three Dimensional Dynamic Programming Technique for Open Pit Design Ercüment YALÇE\(*)
DetaylıDENEY 3. HOOKE YASASI. Amaç:
DENEY 3. HOOKE YASASI Amaç: ) Herhangi bir uvvet altındai yayın nasıl davrandığını araştırma ve bu davranışın Hooe Yasası ile tam olara açılandığını ispatlama. ) Kütle yay sisteminin salınım hareeti için
DetaylıBulanık Hedef Programlama Yöntemi ile Süre-Maliyet-Kalite Eniyilemesi
Bulanı Programlama Yöntemi ile Süre-- Eniyilemesi Eran Karaman, Serdar Kale BAÜ Mühendisli Mimarlı Faültesi, 045, Çağış, Balıesir Tel: (266) 62 94 E-posta: earaman@baliesir.edu.tr sale@baliesir.edu.tr
Detaylıile plakalarda biriken yük Q arasındaki ilişkiyi bulmak, bu ilişkiyi kullanarak boşluğun elektrik geçirgenlik sabiti ε
Farlı Malzemelerin Dieletri Sabiti maç Bu deneyde, ondansatörün plaalarına uygulanan gerilim U ile plaalarda birien yü Q arasındai ilişiyi bulma, bu ilişiyi ullanara luğun eletri geçirgenli sabiti ı belirleme,
DetaylıBasitleştirilmiş Kalman Filtresi ile Titreşimli Ortamda Sıvı Seviyesinin Ölçülmesi
Basitleştirilmiş Kalman Filtresi ile Titreşimli Ortamda Sıvı Seviyesinin Ölçülmesi M. Ozan AKI Yrd.Doç Dr. Erdem UÇAR ABSTRACT: Bu çalışmada, sıvıların seviye ölçümünde dalgalanmalardan aynalı meydana
DetaylıÖrnek...3 : Aşağıdaki ifadelerden hangileri bir dizinin genel terim i olabilir?
DİZİLER Tanım kümesi pozitif tam sayılar kümesi olan her fonksiyona dizi denir. Örneğin f : Z + R, f (n )=n 2 ifadesi bir dizi belirtir. Diziler, değer kümelerine göre adlandırı - lırlar. Dizinin değer
DetaylıKablosuz Kanallarda Kodlama. İrfan Köprücü
Kablosuz Kanallarda Kodlama İrfan Köprücü Ana Başlıklar Giriş Linear Block Codes Cyclic Codes BHC Codes Giriş Hata düzeltme kodları: Gürültülü kanallarda mesajlar iletilirken Belli bir yerde tutulan veri
DetaylıSAÜ Fen Edebiyat Dergisi (2009-II) ÜÇ BOYUTLU LORENTZ UZAYI MANNHEİM EĞRİ ÇİFTİ ÜZERİNE A. ZEYNEP AZAK
SAÜ Fen Edebiyat Dergisi (009-II) ÜÇ BOYUTLU LORENTZ UZAYI L DE TIMELIKE MANNHEİM EĞRİ ÇİFTİ ÜZERİNE A. ZEYNEP AZAK Saarya Üniversitesi, Fen-Edebiyat Faültesi Matemati Bölümü, 5487, SAKARYA apirdal@saarya.edu.tr
DetaylıTemel ve Uygulamalı Araştırmalar için Araştırma Süreci
BÖLÜM 8 ÖRNEKLEME Temel ve Uygulamalı Araştırmalar için Araştırma Süreci 1.Gözlem Genel araştırma alanı 3.Sorunun Belirlenmesi Sorun taslağının hazırlanması 4.Kuramsal Çatı Değişkenlerin açıkça saptanması
DetaylıİSTANBUL TEKNİK ÜNİVERSİTESİ ELEKTRİK-ELEKTRONİK FAKÜLTESİ ÖZET FONKSİYON TABANLI GÜVENLİ BİR RFID PROTOKOLÜNÜN FPGA ÜZERİNDE GERÇEKLENMESİ
İSTANBUL TEKNİK ÜNİVERSİTESİ ELEKTRİK-ELEKTRONİK FAKÜLTESİ ÖZET FONKSİYON TABANLI GÜVENLİ BİR RFID PROTOKOLÜNÜN FPGA ÜZERİNDE GERÇEKLENMESİ BİTİRME ÖDEVİ YUSUF GÖRÜM 040080379 Bölümü: Elektronik ve Haberleşme
DetaylıFarklı Madde Puanlama Yöntemlerinin ve Farklı Test Puanlama Yöntemlerinin Karşılaştırılması
Eğitimde ve Psiolojide Ölçme ve Değerlendirme Dergisi, Yaz 200, (), -8 Farlı Madde Puanlama Yöntemlerinin ve Farlı Test Puanlama Yöntemlerinin Karşılaştırılması Halil YURDUGÜL * Hacettepe Üniversitesi
DetaylıRASSAL SAYI ÜRETİLMESİ
Dr. Mehmet AKSARAYLI Ekonometri Böl. Simülasyon Ders Notları Rassal Sayı Üretilmesi RASSAL SAYI ÜRETİLMESİ Simülasyon analizinde kullanılacak az sayıda rassal sayı üretimi için ilkel yöntemler kullanılabilir.
DetaylıHSancak Nesne Tabanlı Programlama I Ders Notları
DİZİLER Bellekte ard arda yer alan aynı türden nesneler kümesine dizi (array) denilir. Bir dizi içerisindeki bütün elemanlara aynı isimle ulaşılır. Yani dizideki bütün elemanların isimleri ortaktır. Elemanlar
DetaylıKablosuz Algılayıcı Ağlarda Karınca Koloni Optimizasyonu Kullanılarak Yapılan Optimum Yönlendirme İşlemi
Kablosuz Algılayıcı Ağlarda Karınca Koloni Optimizasyonu Kullanılara Yapılan Optimum Yönlendirme İşlemi Derviş Karaboğa 1 Selçu Ödem 2 1,2 Bilgisayar Mühendisliği Bölümü, Mühendisli Faültesi, Erciyes Üniversitesi,
DetaylıSMI Algoritmasını Kullanan Adaptif Dizi İşaret İşleme Sistemlerinin İncelenmesi
SMI Algoritmasını Kullanan Adaptif Dizi İşaret İşleme Sistemlerinin İncelenmesi Halil İ. ŞAHİN, Haydar KAYA 2 Karadeniz Teknik Üniversitesi, İstatistik ve Bilgisayar Bilimleri Bölümü, Elektrik-Elektronik
DetaylıHesaplamalı Tarifler I: Newton ve Benzeri Metodlar
Matemati Dünyası Hesaplamalı Tarifler I: Newton ve Benzeri Metodlar İler Birbil / sibirbil@sabanciunivedutr / wwwbolbilimcom Princeton Üniversitesi Yayınları ndan 15 yılında bir itap çıtı [1] Kapsamlı
Detaylı1. GİRİŞ 2. UYARLANIR DİZİ ALGORİTMALARI
1. GİRİŞ İletişim teknolojileri, özellikle de son yıllarda oldukça önem kazanan gezgin iletişim teknolojileri, gerçek zamanlı çalışan ve bu nedenle de üzerinde yürüdüğü sistemlerin performansından doğrudan
DetaylıBiyoistatistik (Ders 7: Bağımlı Gruplarda İkiden Çok Örneklem Testleri)
ÖRNEKLEM TESTLERİ BAĞIMLI GRUPLARDA ÖRNEKLEM TESTLERİ Yrd. Doç. Dr. Ünal ERKORKMAZ Saarya Üniversitesi Tıp Faültesi Biyoistatisti Anabilim Dalı uerormaz@saarya.edu.tr BAĞIMLI İKİDEN ÇOK GRUBUN KARŞILAŞTIRILMASINA
DetaylıSİNYAL TEMELLERİ İÇİN BİR YAZILIMSAL EĞİTİM ARACI TASARIMI A SOFTWARE EDUCATIONAL MATERIAL ON SIGNAL FUNDAMENTALS
SİNYAL TEMELLERİ İÇİN BİR YAZILIMSAL EĞİTİM ARACI TASARIMI Öğr. Gör. Hakan Aydogan Uşak Üniversitesi hakan.aydogan@usak.edu.tr Yrd. Doç. Dr. Selami Beyhan Pamukkale Üniversitesi sbeyhan@pau.edu.tr Özet
DetaylıEğitim ve Bilim. Cilt 40 (2015) Sayı 177 31-41. Türkiye deki Vakıf Üniversitelerinin Etkinlik Çözümlemesi. Anahtar Kelimeler.
Eğitim ve Bilim Cilt 40 (2015) Sayı 177 31-41 Türiye dei Vaıf Üniversitelerinin Etinli Çözümlemesi Gamze Özel Kadılar 1 Öz Oran analizi ve parametri yöntemlerin eğitim urumlarını ıyaslaren yetersiz alması
DetaylıHETEROJEN AĞLARDA HÜCRE SEÇİM ALGORİTMALARININ UYGULANMASI
HETEROJEN AĞLARDA HÜCRE SEÇİM ALGORİTMALARININ UYGULANMASI Esra Aycan, Berna Özbe Eletri Eletroni Mühendisliği Bölümü, İzmir Yüse Tenoloji Enstitüsü {esraaycan, bernaozbe} @iyte.ed.tr ÖZET B bildiride
Detaylı: ahabes@nny.edu.tr, asuman83@gmail.com. 2006 2013 Gazi Üniversitesi Araş. Gör. 4. Eğitim Derece Alan Üniversite Yıl
Özgeçmiş - CV Yrd. Doç. Dr. Asuman SAVAŞCIHABEŞ 1. Kişisel Bilgiler Adı Soyadı Unvanı Adres :Asuman SAVAŞCIHABEŞ :Yrd.Doç.Dr. :Nuh Naci Yazgan Üniversitesi Mühendislik Fakültesi, Elektrik-Elektronik Mühendisliği
DetaylıADPCM Tabanlı Ses Steganografi Uygulaması The Application of Sound Steganography Based on ADPCM
1. Giriş ADPCM Tabanlı Ses Steganografi Uygulaması The Application of Sound Steganography Based on ADPCM * 1 Ahmet Karaca, 1 Özdemir Çetin ve 1 Halil İbrahim Eskikurt * 1 Teknoloji Fakültesi, Elektrik-Elektronik
DetaylıGömülü Sistemler. (Embedded Systems)
Gömülü Sistemler (Embedded Systems) Tanım Gömülü Sistem (Embedded System): Programlanabilir bilgisayar içeren fakat kendisi genel amaçlı bilgisayar olmayan her türlü cihazdır. Gömülü Sistem (Embedded System):
DetaylıÖrnek...3 : Aşağıdaki ifadelerden hangileri bir dizinin genel terim i olabilir? Örnek...4 : Genel terimi w n. Örnek...1 : Örnek...5 : Genel terimi r n
DİZİLER Tanım kümesi pozitif tam sayılar kümesi olan her fonksiyona dizi denir. Örneğin f : Z + R, f (n )=n 2 ifadesi bir dizi belirtir. Diziler değer kümelerine göre adlandırılırlar. Dizinin değer kümesi
DetaylıMAK 210 SAYISAL ANALİZ
MAK 210 SAYISAL ANALİZ BÖLÜM 2- HATA VE HATA KAYNAKLARI Doç. Dr. Ali Rıza YILDIZ 1 GİRİŞ Bir denklemin veya problemin çözümünde kullanılan sayısal yöntem belli bir giriş verisini işleme tabi tutarak sayısal
DetaylıYZM ALGORİTMA ANALİZİ VE TASARIM DERS#3: ALGORİTMA ANALİZİ#2
YZM 3207- ALGORİTMA ANALİZİ VE TASARIM DERS#3: ALGORİTMA ANALİZİ#2 Özyineli Olmayan (Nonrecursive) Algoritmaların Matematiksel Analizi En büyük elemanı bulma problemi En Büyük Elemanı Bulma Problemi Girdi
DetaylıMOBİL ROBOTLARIN BİNA İÇİ KOŞULLARDA ULAŞMA ZAMANI KULLANILARAK KABLOSUZ LOKALİZASYONU
ÖHÜ Müh. Bilim. Derg. / OHU J. Eng. Sci. ISSN: 2564-6605 doi: 10.28948/ngumuh.364850 Ömer Halisdemir Üniversitesi Mühendisli Bilimleri Dergisi, Cilt 7, Sayı 1, (2018), 99-119 Omer Halisdemir University
DetaylıTemel Mikroişlemci Tabanlı Bir Sisteme Hata Enjekte Etme Yöntemi Geliştirilmesi. Buse Ustaoğlu Berna Örs Yalçın
Temel Mikroişlemci Tabanlı Bir Sisteme Hata Enjekte Etme Yöntemi Geliştirilmesi Buse Ustaoğlu Berna Örs Yalçın İçerik Giriş Çalişmanın Amacı Mikroişlemciye Hata Enjekte Etme Adımları Hata Üreteci Devresi
DetaylıBİLGİSAYAR PROGRAMLAMA. Algoritma ve Akış Şemaları
BİLGİSAYAR PROGRAMLAMA Algoritma ve Akış Şemaları Algoritma tanımı Algoritma özellikleri Algoritma tasarımı Akış şemaları Dallanma simgeleri Döngü simgeleri Akış şeması tasarımı Akış şeması örnekleri Konu
DetaylıELN1002 BİLGİSAYAR PROGRAMLAMA 2
ELN1002 BİLGİSAYAR PROGRAMLAMA 2 SIRALAMA ALGORİTMALARI Sunu Planı Büyük O Notasyonu Kabarcık Sıralama (Bubble Sort) Hızlı Sıralama (Quick Sort) Seçimli Sıralama (Selection Sort) Eklemeli Sıralama (Insertion
Detaylıİstatistikçiler Dergisi
www.istatisticiler.org İstatistiçiler Dergisi (008) 68-79 İstatistiçiler Dergisi BAĞIMLI RİSKLER İÇİ TOPLAM HASAR MİKTARII DAĞILIMI Mehmet PIRILDAK Hacettepe Üniversitesi Fen Faültesi, Atüerya Bilimleri
DetaylıTEK SERBESTLİK DERECELİ TİTREŞİM SİSTEMİNİN LAGUERRE POLİNOMLARI İLE MATRİS ÇÖZÜMÜ
EK SERBESLİK DERECELİ İREŞİM SİSEMİNİN LAGUERRE POLİNOMLARI İLE MARİS ÇÖZÜMÜ Mehmet ÇEVİK a, Nurcan BAYKUŞ b a Celal Bayar Üniversitesi Maine Mühendisliği Bölümü, Muradiye 454, Manisa. b Douz Eylül Üniversitesi,
DetaylıYrd. Doç. Dr. A. Burak İNNER
Yrd. Doç. Dr. A. Burak İNNER Kocaeli Üniversitesi Bilgisayar Mühendisliği Yapay Zeka ve Benzetim Sistemleri Ar-Ge Lab. http://yapbenzet.kocaeli.edu.tr Ders Adı : Bilgisayar Mühendisliğinde Matematik Uygulamaları
DetaylıALGORİTMA VE PROGRAMLAMA I
ALGORİTMA VE PROGRAMLAMA I YZM 1101 Celal Bayar Üniversitesi Hasan Ferdi Turgutlu Teknoloji Fakültesi Genel Bakış 2 Diziler Dizi Nedir? Dizilerin Bildirimi Dizilere Başlangıç Değeri Verme Dizilerde Arama
DetaylıKARINCA KOLONİSİ ALGORİTMASI İLE GEZEN SATICI PROBLEMİNİN ÇÖZÜMÜ
8. Türiye Eonometri ve İstatisti Kongresi 24-25 Mayıs 2007 İnönü Üniversitesi Malatya KARINCA KOLONİSİ ALGORİTMASI İLE GEZEN SATICI PROBLEMİNİN ÇÖZÜMÜ Hasan SÖYLER 1 Timur KESKİNTÜRK 2 Özet: Karınca olonisi
DetaylıSANAL RASGELELĐK. Sanal sözcüğü ile ilgili olarak Güncel Türkçe Sözlük, ve Wikipedia Ansiklopedisi,
SANAL RASGELELĐK Rasgeleli sözcüğü Đstatisti Bilim Dalında bir temel avram olup, fizisel, biyoloji, sosyal, eonomi, olgular (nesneler, olaylar, fenomenler) ile ilgili meansal, anlı veya zaman içindei gelişigüzelliği
DetaylıGeriye Yayılım ve Levenberg Marquardt Algoritmalarının YSA Eğitimlerindeki Başarımlarının Dinamik Sistemler Üzerindeki Başarımı. Mehmet Ali Çavuşlu
Geriye Yayılım ve Levenberg Marquardt Algoritmalarının YSA Eğitimlerindeki Başarımlarının Dinamik Sistemler Üzerindeki Başarımı Mehmet Ali Çavuşlu Özet Yapay sinir ağlarının eğitiminde genellikle geriye
Detaylı4.2. SBM nin Beşeri Sermaye Değişkeni İle Genişletilmesi: MRW nin Beşeri Sermaye Modeli
112 4.2. SBM nin Beşeri Sermaye Değişeni İle Genişletilmesi: MRW nin Beşeri Sermaye Modeli MRW, Solow un büyüme modelini, beşeri sermaye olgusunu da atara genişletmetedir. Bu yeni biçimiyle model, genişletilmiş
DetaylıAlgoritma Geliştirme ve Veri Yapıları 3 Veri Yapıları. Mustafa Kemal Üniversitesi
Algoritma Geliştirme ve Veri Yapıları 3 Veri Yapıları Veri yapısı, bilginin anlamlı sırada bellekte veya disk, çubuk bellek gibi saklama birimlerinde tutulması veya saklanması şeklini gösterir. Bilgisayar
DetaylıYrd.Doç.Dr. Celal Murat KANDEMİR. Kodlama (Coding) : Bir nesneler kümesinin bir dizgi (bit dizisi) kümesi ile temsil edilmesidir.
Bilgisayar Mimarisi İkilik Kodlama ve Mantık Devreleri Yrd.Doç.Dr. Celal Murat KANDEMİR ESOGÜ Eğitim Fakültesi - BÖTE twitter.com/cmkandemir Kodlama Kodlama (Coding) : Bir nesneler kümesinin bir dizgi
Detaylı