SAYISAL ELEMANLARIN İÇ YAPILARI

Ebat: px

Şu sayfadan göstermeyi başlat:

Download "SAYISAL ELEMANLARIN İÇ YAPILARI"

Berker Şafak
7 yıl önce
İzleme sayısı:

1 Sayısal Devreler (ojik Devreleri) SYIS EEMNIN İÇ YPII Sayısal tümdevrelerin gerçeklenmesinde çeşitli tipte tranzistorlar kullanılır. İlk olarak bipolar tipteki tranzistorlar tanıtılacaktır. ipolar Tranzistor: Sayısal tümdevrelerde tranzistorlar bir anahtar elemanı olarak kullanılır. u nedenle tranzistorlar ya iletimde (anahtar akım iletiyor) ya da kesimde (anahtar akım iletmiyor). ipolar tranzistorun iletimde olduğu duruma tranzistor doymada denir. ipolar Tranzistor C Kollektör I az c I b I e =I b I c E Emetör Tranzistor kesimde V E < 0.6V I b =0 V E <0.6V C E I c =0 Ie=0 Tranzistor doymada V E > 0.6V I b >0 V E =0.6V C I c >0 CE(sa t ) V CE(ST) =0.2V I e =I b I c E Yrd.Doç.Dr. Feza UUC 8.1 Sayısal Devreler (ojik Devreleri) ir Tümleme kapısının tranzistor ve dirençle gerçeklenmesi V CC V IN OUT OUT 2 3.6V V CC Devrenin eşdeğeri V CC =5V 0.2V V CE(sat) V CC =5V OW IG 0.8V 2.0V c I O =OW nahtar açık =V CC - C *I O =IG =IG nahtar kapalı CEsat <50Ω V CEsat 0.2V =OW Yrd.Doç.Dr. Feza UUC 8.2

2 Sayısal Devreler (ojik Devreleri) TT (Tranzistor- Tranzistor) ojiği ilesi ipolar tranzistorlar ve dirençler kullanılır. Örnek: İki girişli TVE bağlacı 2 4 Girişler Çıkış Yrd.Doç.Dr. Feza UUC 8.3 Sayısal Devreler (ojik Devreleri) TT Çıkış Katının Çalışması Çıkışın lojik 0 (OW) olması için Q 4 iletimde, Q 3 kesimde olur. u durumda bağlacın çıkışından içeriye doğru I O akımı akar. V O = V CE() I O * I O V O Çıkış Çıkışın lojik 1 (IG) olması için Q 3 iletimde, Q 4 kesimde olur. u durumda bağlacın çıkışından dışarıya doğru I O akımı akar. V O = V CC (V CE() I O * ( )) I O em Q 3 hem de Q 4 kesimde olursa çıkış yüksek empedans (high ) kumunda olur. u durumda bağlacın çıkışından akım akmaz ve bağlaç bağlandığı hattan yalıtılmış olur. TT elemanlar için V O(MX) = 0.4V V O(MIN) = 2.5V TT ailesinde değişik tipte elemanlar vardır (S,S,, F gibi). unların her biri için akım değerleri farklıdır. u değerler kataloglardan öğrenilebilir Yrd.Doç.Dr. Feza UUC 8.4

3 Sayısal Devreler (ojik Devreleri) TT Çıkış Yelpazesi (Fan Out) ir lojik bağlacın çıkışı diğer lojik bağlaçların girişlerine bağlanmaktadır. kım olaylarından dolayı bir elemanın çıkışına bağlanabilecek eleman sayısı sınırlıdır. TT elemanların girişleri tranzistorların emetörlerindenoluşmaktadır. Çıkış OW olduğunda: V O I I I I I I Girişi OW olan elemanların girişinden dışarıya doğru I I akımı akar. u akımların toplamı diğer elemanın çıkışı tarafından yutulmaktadır. I O < ΣI I I O I O akımı çok artarsa V O = V CE() I O * bağıntısından da anlaşıldığı gibi V O de artar ve lojik 0 olarak kabul edilen gerilim değeri aşılır Yrd.Doç.Dr. Feza UUC 8.5 Sayısal Devreler (ojik Devreleri) Çıkış IG olduğunda: I O V O I I I I I I ir elemanın çıkış yelpazesi, OW ve IG kumları için hesaplanan değerlerden küçük olana eşittir. Girişi IG olan elemanların girişinden içeriye doğru I I akımı akar. u akımların toplamı diğer elemanın çıkışından çekilecektir. I O < ΣI I I O akımı çok artarsa V O = V CC (V CE() I O * ( )) bağıntısından da anlaşıldığı gibi V O azalır ve lojik 1 olarak kabul edilen gerilim değerinin altına düşer. TT elemanlara ait V O, V O, V I, V I, I O, I O, I I, I I gibi değerler bu elemanların kataloglarında yer almaktadır Yrd.Doç.Dr. Feza UUC 8.6

4 Sayısal Devreler (ojik Devreleri) CMOS (Complementary MOS) ojiği ilesi MOS FET (Metal-Oxide Semicductor Field-Effect Tranzistor) kullanılır. ojik bağlaçlarda kullanılan MOS tranzistorlar birer ayarlı direnç gibi düşünülebilir. Gate Drain Source a) n kanallı MOS: NMOS. gate V gs - İki tip MOS tranzistor vardır. dra in source V GS arttıkça DS direnci azalır. Normalde: V GS 0V Gate-Source (V GS )arasına uygulanan gerilime göre Drain Source ( DS )arasındaki direnç değişir. Tranzistor tıkamadayken DS 1MΩ Tranzistor iletimdeyken DS 100Ω b) p kanallı MOS: PMOS. gate V gs source dra in V GS azaldıkça DS direnci azalır. Normalde: V GS 0V Yrd.Doç.Dr. Feza UUC 8.7 Sayısal Devreler (ojik Devreleri) CMOS Tümleme ağlacı =5.0V IN OUT (p-channel) (n-channel) 0.0 () 5.0 () () () Yrd.Doç.Dr. Feza UUC 8.8

5 Sayısal Devreler (ojik Devreleri) CMOS Tümleme ağlacının nahtar Modeli =5.0V (p-cha nne l) ow ise iletimde 0 = 1 Durumu: =5.0V (n-cha nne l) igh ise iletimde 1 = 0 Durumu: =5.0V = = = = Yrd.Doç.Dr. Feza UUC 8.9 Sayısal Devreler (ojik Devreleri) CMOS TVE (NND) ağlacı Yrd.Doç.Dr. Feza UUC 8.10

6 Sayısal Devreler (ojik Devreleri) CMOS TVE (NND) ağlacı nahtar Modeli = = = = = = = = = 0 TVE 0 = 1 0 TVE 1 = 1 1 TVE 1 = Yrd.Doç.Dr. Feza UUC 8.11 Sayısal Devreler (ojik Devreleri) CMOS TVEY (NO) ağlacı Yrd.Doç.Dr. Feza UUC 8.12

Benzer belgeler

T.C. ULUDAĞ ÜNİVERSİTESİ MÜHENDİSLİK MİMARLIK FAKÜLTESİ ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ ELEKTRONİK DEVRELER LABORATUVARI I

T.C. ULUDAĞ ÜNİVERSİTESİ MÜHENDİSLİK MİMARLIK FAKÜLTESİ ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ ELEKTRONİK DEVRELER LABORATUVARI I DENEY 7: MOSFET Lİ KUVVETLENDİRİCİLER Ortak Kaynaklı MOSFET li kuvvetlendirici