Minterm'e Karşı Maxterm Çözümü
|
|
- Esin Sayın
- 8 yıl önce
- İzleme sayısı:
Transkript
1 Minterm'e Karşı Maxterm Çözümü Şimdiye kadar mantık sadeleştirme problemlerine Çarpımlar-ın-Toplamı (SOP) çözümlerini bulduk. Her bir SOP çözümü için aynı zamanda Toplamlar-ın-Çarpımı (POS) çözümü de vardır, uygulamaya bağlı olarak bu daha kullanışlı olabilir. Toplamlar-ın-Çarpımı çözümüyle uğraşmadan önce yeni bir terminolojiye ihtiyacımız vardır. Çarpım terimlerini eşleştiren aşağıdaki prosedür bu bölümde yeni değildir. Mintermler için uygun bir prosedür geliştirmek istiyoruz bunu da maxtermler için olan yeni bir prosedürle kıyaslamak istiyoruz. Bir minterm bir Karnaugh haritasında veya doğruluk tablosunda tek hücre çıktısı için 1 veren ve diğer bütün hücreler için 0 veren bir Boole ifadesidir. Eğer bir minterm tek bir 1 ve geri kalan hücreler için 0 ise 1 için minimum alan kaplar. Yukarı soldaki çizim mintörm ABC yi tek bir çarpan terimi olarak göstermektedir, bu çarpan teriminde bir tane 1 vardır diğer bütün durumlar 0 dır. Şimdiye kadar 0 ları Karnaugh haritasından göstermedik çünkü özellikle ihtiyaç duyulmadığı taktirde bunları elemek tabiidir. Diğer bir minterm A'BC' yukarıda sağda gösterilmiştir. Üzerinde durulması gereken nokta şu ki hücrenin adresi direkt olarak eşleştirilmek istenen minterm e karşılık geldiğidir. Yani yukarıda solda 111 hücresi ABC minterm üne karşılık gelir. Yukarıda sağda A'BC' mintermünün 010 hücresine karşılık geldiği görülmektedir. Bir Boole ifadesi veya haritası birden fazla minterm içerebilir, yukarıdaki şekle göre bir K- haritasında bir minterm yerleştirmenin prosedürünü özetleyelim: Eşleşecek olan minterm (çarpım terimi) terimini bulun. Karşılık gelen ikili sayısal değeri yazın. K-haritasında bir adet 1 yerleştirmek için ikili değerin adresini kullanın. Diğer mintermler için basamakları tekrar edin (Çarpımlar-ın-Toplamındaki çarpım terimleri).
2 Yukarıda gösterildiği gibi genellikle bir Boole ifadesi bir Karnaugh haritasında çoklu hücrelere karşılık gelen birden fazla minterme sahip değildir. Bu haritadaki birden fazla mintermler yukarıda önceki şekilde gördüğümüz bireysel mintermlerdir. Referans olması için incelediğimiz nokta, K- haritasındaki 1 lerin bir veya fazla çarpım terimini dönüştüren ikili hücre adresi olarak ortaya çıkmasıdır. Burada kastettiğimiz 0 tümlenmiş değişkene karşılık kelir 1 ise gerçek bir değişkene karşılık gelir. Örnek: 010 direkt olarak A'BC' ye dönüşür. Bu örnekte hiç sadeleştirme yoktu. Fakat mintermlerden gelen Çarpımlar-ın-Toplamı sonucu vardır. Yukarıdaki şekle göre, bir K-haritasından bir Boole denklemini Çarpımlar-ın-Toplamı olarak sadeleştiren prosedürü özetleyelim: Bütün mintermleri kapsayan 1 lerin mümkün olan en büyük grubunu oluşturun. Gruplar 2 nin kuvveti olmalıdır. Gruplar için ikili sayı değerini yazın. İkili değeri bir çarpan terimine dönüştürün. Diğer gruplar için basamakları tekrarlayın. Her bir grup Çarpımlar-ın-Toplamında bir çarpan terimi ortaya çıkarır. Şimdiye kadar yeni bir şey yapmadık, mintermlerle uğraşmak için uygun bir prosedür yazdık. Bu maxtermlerle uğraşmak için bir modeldir. Sonra tek bir hücrede 0 diğer bütün hücrelerde 1 olan Boole fonksiyonuna bakalım.
3 Bir maxterm bir Karnaugh haritasında veya doğruluk tablosunda tek hücre çıktısı için 0 veren ve diğer bütün hücreler için 1 veren bir Boole ifadesidir. Yukarı soldaki şekil tek bir toplam terimi olan maxterm (A+B+C) yi gösterir, haritada tek bir 0 vardır diğer tüm ifadeler 1 dir. Eğer bir maxterm tek bir 0 a sahipse ve geri kalan bütün hücreler 1 ise 1 lerden oluşan maksimum alanı kapsar. Şimdi yeni bir şey olan maxtermlerle uğraştığımız için bazı farklılıklar karşımıza çıkıyor. Bir maxterm bir Karnaugh haritasında bir 0 veya bir 1 değildir. Maxterm bir toplam terimidir, bizim örneğimizde (A+B+C) dir bir çarpım terimi değildir. Ayrıca (A+B+C) nin 000 hücresine karşılık gelmesi ilginçtir. Çıkış=(A+B+C)=0 denklemi için (A, B, C) üç değişkeninin her biri ayrı ayrı 0 olması gerekir. Sadece (0+0+0)=0 0 a eşit olacaktır. Bu yüzden K-haritasında minterm (A+B+C) için 0 değerini sadece A,B,C=000 hücresine yerleştiririz, burada bütün girdiler 0 dır. Bu bize maxterm olarak 0 değerini verecek tek durumdur. Diğer bütün hücrelerde 1 vardır çünkü (A+B+C) (0,0,0) ifadesinden başka bütün girdi değerleri 1 verir. Yukarıdaki şekle göre, bir K-haritasına maxterm yerleştirme prosedürü şöyledir: Haritaya yerleştirilecek Toplam terimini bulun. Karşılık gelen ikili sayısal değeri yazın. Tümleyenini oluşturun. Tümleyeni K-haritasında 0 yerleştirme için gerekli adres olarak kullanın. Diğer maxtermler için tekrar edin (Toplamlar-ın-Çarpımı ifadesindeki Toplam terimleri). Yukarıda başka bir A'+B'+C' maxterm ifadesi gösterilmiştir. Sayısal 000 A'+B'+C' ne karşılık gelir. Tümleyeni 111 olur. Yukarıda gösterildiği gibi K-haritasının (1,1,1) hücresine (A'+B'+C') maxtermü için bir 0 yerleştirin. (A'+B'+C') 111 hücresinde neden 0 değeri verir? A'+B'+C' (1'+1'+1') olduğunda tüm 1 lerin tümleyeni alındıktan sonra (0+0+0) olur ve bize 0 veren tek durum budur. Tüm birler 1 ler 0 lara tümlenir, bunun OR sonucu bize 0 verir.
4 Yukarıda gösterildiği gibi bir Boole Toplamlar-ın-Çarpımı ifadesi veya haritası birden fazla maxterme sahip olabilir. Maxterm (A+B+C) sayısal olarak 111 verir bu da 000 a tümlenir, sonuçta (0,0,0) hücresine bir 0 yerleştirilir. Maxterm (A+B+C') sayısal oalrak 110 verir bu da 001 e tümlenir, sonuçta (0,0,1) hücresine bir 0 yerleştirilir. Şimdi bir K-haritası düzenine sahip olduğumuza göre gerçekte ilgilendiğimiz şey Toplanlar-ın- Çarpımı indirgemesinin nasıl yazılacağını göstermektir. 0 ları gruplandırın. Altta bu ikili bir grup olacaktır. (0,0,X) olan toplam-terimine karşılık gelen ikili değeri yazın. Grup için hem A hem de B 0 dır. Fakat C hem 0 hem de 1 değerini alır, bunun için C yerine X yazarız. (1,1,X) tümleyenini oluşturun. C yi ve onun yerini tutan X i çıkartarak (A+B) toplam terimini yazın. Genel olarak Toplamlar-ın-Çarpımı sonucunda toplam-terimlerinin birbiriyle çarpımının fazla olmasını bekleyin. Burada basit bir örneğimiz var. Bir K-haritası için Toplamlar-ın-Çarpımı Boole indirgemesinin prosedürünü özetleyelim: Bütün maxtermleri kapsayarak 0 ların mümkün olan en büyük gruplarını oluşturun. Gruplar 2 nin kuvveti olmalıdır. Grup için ikili sayısal değeri yazın. Grup için ikili sayısal değerin Tümleyenini alın. Tümleyen değerini toplam-terimine çevirin.
5 Diğer gruplar için basamakları tekrarlayın. Her bir grup Toplamlar-ın-Çarpımı sonucunda bir toplam-terimi verir. Örnek: Sonucun POS formda olmasını sağlayarak aşağıdaki Toplamlar-ın-Çarpımı Boole ifadesini sadeleştirin. Çözüm: Yedi adet maxtermü aşağıdaki haritaya 0 olarak taşıyın. Uygun hücre yerini bulmak için giriş değerlerinin tümleyenini almayı unutmayın. 0 lar ortaya çıktıkça yukarıdaki haritadan soldan sağa ve yukarıdan aşağıya bunları yerleştiririz. Son üç maxtermü çizgilerin yanına yerleştiririz. Yukarıda hücreler yerlerine yerleştirildikten sonra aşağıda gösterildiği gibi hücre grupları oluşturun. Büyük gruplar daha az sayıda girdisi olan toplam terimleri verirler. Daha az sayıda grup daha az toplam-terimi sonucunu verir. Üç grubumuz var, sonuçta yukarıdaki POS sonucunda üç tane toplam-terimi olmasını bekleriz. 4- hücreli grup 2-değişkenli toplam-terimi verir. 2-hücreli iki grup 3-değişkenli iki toplam-terimi verir.
6 Yukarıda Toplam-terimlerine nasıl ulaştığımızın detayları gösterilmiştir. Bir grup için, ikili grup girdi adresini yazın sonra tümleyenini alın ve böylece Boole toplam-terimine dönüştürün. Nihai sonuç üç toplamın çarpımıdır. Örnek: Sonucun SOP formunda olmasını sağlayarak aşağıdaki Toplamlar-ın-Çarpımı Boole ifadesini sadeleştirin. Çözüm: Bu önceki problemin tekrarı gibi görünmektedir. Aradaki fark daha önce yaptığımız Toplamlar-ın- Çarpımı yerine Çarpımlar-ın-Toplamının çözümü istenmektedir. Aşağıda solda daha önceki problemde olduğu gibi Toplamlar-ın-Çarpımından 0 ların maxtermlerini yerleştirin. Yukarıda sağda haritanın geri kalan hücrelerine gerekli 1 leri yerleştirin. Bütün 1 leri kapsayan 1 ler grubunu oluşturun. Bu bölümün bir önceki konusunda olduğu gibi Çarpımlar-ın-Toplamı sadeleştirmesi sonucunu yazınız. Bu bir önceki probleme benzerdir.
7 Yukarıda karşılaştırma yapabilmek için daha önceki örneğin Toplamlar-ın-Çarpımı çözümü ve bu problemdeki Çarpımlar-ın-Toplamı çözümü verilmiştir. Hangisi daha kolay bir çözümdür? POS da 3- OR geçidi ve 1-AND geçidi vardır SOP da ise 3-AND geçidi ve 1-OR geçidi vardır. Her biri toplam dört geçitten oluşur. Dikkatli baktığımızda geçit girdilerinin sayısını topladığımızı görürüz. POS da 8- girdi vardır; SOP da ise 7-girdi vardır. En az maliyetli çözümün tanımında SOP çözümünün daha basit olduğu ortaya çıkar. Bu teknik olarak doğru fakat gerçek hayatta az kullanılan bir örnektir. Daha iyi çözüm problemin karmaşıklığına ve kullanılan mantık ailesine bağlıdır. Genelde TTL mantık ailesi için SOP daha iyi bir çözümdür çünkü NAND geçitleri temel yapı taşlarıdır ve bunlar SOP yöntemiyle daha iyi çalışır. Diğer taraftan, çeşitli büyüklükteki NOR geçitleri bulunduğundan CMOS mantık ailesi için POS çözümü kullanılması daha uygundur. Yukarıda her iki durum içinde geçit diyagramları gösterilmiştir, solda Toplamlar-ın-Çarpımı sağda ise Çarpımlar-ın-Toplamı vardır. Aşağıda solda tekrarlanan örnek mantığımızın Çarpımlar-ın-Toplamı uyarlamasına daha yakından bakalım.
8 Yukarıda soldaki bütün AND geçitleri sağda NAND geçidi ile yer değiştirmiştir. Çıkıştaki OR geçidi NAND geçidi yer değiştirmiştir. AND-OR mantığının NAND-NAND mantığına eşdeğer olduğunu ispatlamak için, 3-NAND geçidinin çıkışındaki eviricinin evirme balonlarını yukarıda sağdaki şekilden aşağı soldaki şekle geçişteki gibi sondaki NAND nin girişine götürün. Yukarı sağda evirilmiş girişlere sahip NAND geçidinin çıkışı mantıksal olarak bir OR geçidine eşdeğer olduğu DeMorgan teoremi ve çift tersinme ile görülür. Bu bilgi TTL mantık ailesi NAND geçitlerinin diğer tiplere göre daha rahat bulunabildiği bir laboratuarda sayısal mantık inşa etmede kullanışlıdır. AND-OR mantığı yerine NAND-NAND mantığı oluşturmanın prosedürü şu şekildedir: İndirgenmiş Çarpımlar-ın-Toplamı mantık tasarımını oluşturun. SOP için kablolama diyagramını çizerken büyün geçitleri (hem AND hem OR) NAND geçitleri ile değiştirin. Kullanılmayan girişler Yüksek mantığa bağlanmalıdır. Bir sorun esnasında, NAND geçitlerinin çıkışının ilk seviyesinde bulunan dahili düğümler AND- OR diyagram mantık seviyelerine uymaz fakat evirilirler. NAND-NAND mantık diyagramını kullanın. Bununla beraber girişler ve son çıkış benzerdir. Çoklu paketleri U1, U2,.. vs. şeklinde etiketleyin. Tüm geçitlerin giriş ve çıkışlarına pin numarası atamak için veri tablosu kullanın. Örnek:
9 Şimdi SOP minimizasyonu içeren önceki bir problemi tekrar görelim. Bir Toplamlar-ın-Çarpımı çözümü üretin. POS çözümünü önceki SOP ile karşılaştırın. Çözüm: Yukarı solda basitleştirilmemiş 9-minterm Boole ifadesi ile başlayan orijinal problemimiz var. Aşağı solda 4-çarpan-terimli SOP sonucu veren 4-hücreli 4-grup oluşturduk. Yukarıda ortadaki şekilde boş yerleri gerekli olan 0 larla doldururuz. 0 4-hücreli iki grup oluşturur. Bütün çizgili kırmızı grup (A'+B) dir, kesikli çizgili kırmızı grup ise (C'+D) dir. Bu Toplamlar-ın- Çarpımı sonucunda iki-toplam terimi verir, yukarı sağdaki gibi Çıkış = (A'+B)(C'+D) Solda bulunan önceki SOP sadeleştirmesini sağdaki POS sadeleştirmesi ile kıyaslarsak POS çözümünün en az maliyetli çözüm olduğunu görürüz. SOP toplamda 5-geçit kullanırken POS sadece 3-geçit kullanır. Sonucun basitliğinden dolayı TTL mantık kullanırken bu POS çözümü daha çekici görünür. AND geçitlerini ve OR geçidini 2-girişli şekilde bulabiliriz. Karşılaştırma problemimizdeki SOP ve POS geçit diyagramları yukarıda gösterilmiştir.
10 Aşağıda TTL mantık ailesi entegre devre geçitleri için pin-çıkışları verilmiştir, yukarı sağda Devre işaretçileri (U1-a, U1-b, U2-a vs.) ve pin numaralarını kullanarak maxterm terimini etiketleyin. Kullandığımız her bir entegre devre paketi bir devre işaretçisi alır: U1, U2, U3. Paket içindeki farklı geçitleri ayırmak için a, b, c, d, vs. şeklinde tanımlanırlar hex-evirici paketi U1 dir. Onun içindeki her bir evirici U1-a, U1-b, U1-c, vs. dir. U dörtlü OR geçidine atanmıştır. U dörtlü AND geçidine atanmıştır. Yukarıda paket diyagramı üzerindeki pin numaralarına bakarak aşağıdaki bütün geçit girişlerine ve çıkışlarına pin numarası veririz. Şimdi bu devreyi bir laboratuar düzeninde kurabiliriz. Veya bunun için bir baskılı devre kartı tasarlayabiliriz. Bir baskılı devre kartı yalıtkan fenolik veya epoxy-fiberglass dan oluşan yalıtkan altlık üzerinde "kablolama" vazifesi gören bakır folyodan oluşur. Baskılı devre kartları elektronik devrelerin seri üretiminde kullanılır. Kullanılmayan geçitlerin girişleri topraklanır.
11 Yukarı solda (üç şekil geri) önceki POS çözüm diyagramını Devre işaretleyicileri ve pin numaraları ile etiketleyin. Bu az önce yaptığımıza benzer olacaktır. 2-girişli AND geçidini bir önceki örnekteki 7408 de bulabiliriz. Bununla birlikte, 4-girişli OR geçidini TTL katalogunda bulmakta problemimiz var. 4-girişli tek geçit yukarı sağda gösterilen 7420 NAND geçididir. 4-girişli NAND geçidini 4-girişli OR geçidine çevirmek için NAND geçidinin girişlerini aşağıda gösterildiği gibi evrilmemiş gerekir. Böylece girişli NAND geçidini girişlerini evirerek bir OR geçidi olarak kullanacağız girişli NAND geçidinin girişlerini evirmek için ayrı eviriciler kullanmayacağız fakat SOP minterm çözümünde gerekli olan AND geçitleri yerine 2-girişli NAND geçitleri ile besleyeceğiz. 2- girişli NAND geçidinin çıkışındaki evirme 4-girişli OR geçidindeki evirmeyi besler.
12 Sonuç yukarı da gösterilmiştir. NAND-NAND mantığının yerine AND-OR mantık kullanarak TTL geçitleri yapmanın tek pratik yolu budur.
Fatih University- Faculty of Engineering- Electric and Electronic Dept.
Dijital Devre Tasarımı EEE122 A Ref. Morris MANO & Michael D. CILETTI DIGITAL DESIGN 4 th edition Fatih University- Faculty of Engineering- Electric and Electronic Dept. 2. BÖLÜM Boole Cebri ve Mantık
DetaylıLOJİK İFADENİN VE-DEĞİL VEYA VEYA-DEĞİL LOJİK DİYAGRAMLARINA DÖNÜŞTÜRÜLMESİ
LOJİK İFADENİN VE-DEĞİL VEYA VEYA-DEĞİL LOJİK DİYAGRAMLARINA DÖNÜŞTÜRÜLMESİ Sayısal tasarımcılar tasarladıkları devrelerde çoğu zaman VE-Değil yada VEYA-Değil kapılarını, VE yada VEYA kapılarından daha
Detaylı25. Aşağıdaki çıkarma işlemlerini doğrudan çıkarma yöntemi ile yapınız.
BÖLÜM. Büyüklüklerin genel özellikleri nelerdir? 2. Analog büyüklük, analog işaret, analog sistem ve analog gösterge terimlerini açıklayınız. 3. Analog sisteme etrafınızdaki veya günlük hayatta kullandığınız
DetaylıBoole Cebri. (Boolean Algebra)
Boole Cebri (Boolean Algebra) 3 temel işlem bulunmaktadır: Boole Cebri İşlemleri İşlem: VE (AND) VEYA (OR) TÜMLEME (NOT) İfadesi: xy, x y x + y x Doğruluk tablosu: x y xy 0 0 0 x y x+y 0 0 0 x x 0 1 0
DetaylıKatlı Giriş Geçitleri
Katlı Giriş Geçitleri Eviriciler ve tamponlar tek-girişli geçit devresi için olasılıkları çıkartır. Tamponlamak yada evirmekten başka tek mantık sinyali ile daha fazla ne yapılabilir? Daha fazla mantık
DetaylıBoole Cebri. Muhammet Baykara
Boole Cebri Boolean Cebri, Mantıksal Bağlaçlar, Lojik Kapılar ve Çalışma Mantıkları, Doğruluk Tabloları, Boole Cebri Teoremleri, Lojik İfadelerin Sadeleştirilmeleri Muhammet Baykara mbaykara@firat.edu.tr
DetaylıT.C. KOCAELİ ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLİŞİM SİSTEMLERİ MÜHENDİSLİĞİ
T.C. KOCAELİ ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLİŞİM SİSTEMLERİ MÜHENDİSLİĞİ Yrd. Doç. Dr. Mustafa H.B. UÇAR 1 2. HAFTA Yrd. Doç. Dr. Mustafa Hikmet Bilgehan UÇAR Entegre Yapıları Lojik Kapılar Lojik
DetaylıDERS NOTLARI. Yard. Doç. Dr. Namık AKÇAY İstanbul Üniversitesi Fen Fakültesi
DERS NOTLARI Yard. Doç. Dr. Namık AKÇAY İstanbul Üniversitesi Fen Fakültesi DERS-5 14.03.2016 Karnaugh Haritaları Çarpımlar toplamı yada toplamlar çarpımı formundaki lojikifadelerin sadeleştirilmesine
DetaylıBLM 221 MANTIK DEVRELERİ
6. HAFTA BLM 221 MANTIK DEVRELERİ Prof Dr Mehmet AKBABA mehmetakbaba@karabuk.edu.tr Temel Kavramlar KARNO HARITALARI İki ve Üç değişkenli Karno Haritaları Dört değişkenli Karno Haritaları Beş değişkenli
DetaylıFatih University- Faculty of Engineering- Electric and Electronic Dept.
Dijital Devre Tasarımı EEE122 A Ref. Morris MANO & Michael D. CILETTI DIGITAL DESIGN 4 th edition Fatih University- Faculty of Engineering- Electric and Electronic Dept. Chapter 3 Boole Fonksiyon Sadeleştirmesi
DetaylıDERS NOTLARI. Yard. Doç. Dr. Namık AKÇAY İstanbul Üniversitesi Fen Fakültesi
DERS NOTLARI Yard. Doç. Dr. Namık AKÇAY İstanbul Üniversitesi Fen Fakültesi DERS-4 07.03.2016 Standart Formlar (CanonicalForms) Lojik ifadeler, çarpımlar toplamı ya da toplamlar çarpımı formunda ifade
DetaylıBİL 201 Boole Cebiri ve Temel Geçitler (Boolean Algebra & Logic Gates) Bilgisayar Mühendisligi Bölümü Hacettepe Üniversitesi
BİL 201 Boole Cebiri ve Temel Geçitler (Boolean Algebra & Logic Gates) Bilgisayar Mühendisligi Bölümü Hacettepe Üniversitesi Temel Tanımlar Kapalılık (closure) Birleşme özelliği (associative law) Yer değiştirme
DetaylıMantık Devreleri Laboratuarı
2013 2014 Mantık Devreleri Laboratuarı Ders Sorumlusu: Prof. Dr. Mehmet AKBABA Laboratuar Sorumlusu: Emrullah SONUÇ İÇİNDEKİLER Deney 1: 'DEĞİL', 'VE', 'VEYA', 'VE DEĞİL', 'VEYA DEĞİL' KAPILARI... 3 1.0.
DetaylıDOĞRULUK TABLOLARI (TRUTH TABLE)
LOJİK KAPILAR DOĞRULUK TABLOLARI (TRUTH TABLE) Doğruluk tabloları sayısal devrelerin tasarımında ve analizinde kullanılan en basit ve faydalı yöntemdir. Doğruluk tablosu giriş değişkenlerini alabileceği
DetaylıT.C. KOCAELİ ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLİŞİM SİSTEMLERİ MÜHENDİSLİĞİ
T.C. KOCAELİ ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLİŞİM SİSTEMLERİ MÜHENDİSLİĞİ Yrd. Doç. Dr. Mustafa Hikmet Bilgehan UÇAR 1 3. HAFTA Yrd. Doç. Dr. Mustafa Hikmet Bilgehan UÇAR Karnaugh Haritaları Karnaugh
DetaylıBLM 221 MANTIK DEVRELERİ
8. HAFTA BLM 221 MANTIK DEVRELERİ Prof Dr Mehmet AKBABA mehmetakbaba@karabuk.edu.tr Temel Kavramlar MULTIPLEXERS (VERİ SEÇİCİLER), ÜÇ DURUMLU BUFFERS, DECODERS (KOD ÇÖZÜCÜLER) BELLEK ELEMANLARI 2 8.2.
DetaylıSAYISAL ELEKTRONİK. Ege Üniversitesi Ege MYO Mekatronik Programı
SYISL ELEKTRONİK Ege Üniversitesi Ege MYO Mekatronik Programı ÖLÜM 4 OOLEN RİTMETİĞİ VE DEMORGN TEOREMLERİ OOLEN TOPLM oolean toplama VEY işlemine eşittir. Toplamanın kuralı: 0+0=0 0+= +0= += oolean aritmetiğinde
DetaylıMİNTERİM VE MAXİTERİM
MİNTERİM VE MAXİTERİM İkili bir değişken Boolean ifadesi olarak değişkenin kendisi (A) veya değişkenin değili ( A ) şeklinde gösterilebilir. VE kapısına uygulanan A ve B değişkenlerinin iki şekilde Boolean
DetaylıBİL 201 Geçit düzeyinde yalınlaştırma (Gate-Level Minimization) Hacettepe Üniversitesi Bilgisayar Müh. Bölümü
BİL 2 Geçit düzeyinde yalınlaştırma (Gate-Level Minimization) Hacettepe Üniversitesi Bilgisayar Müh. Bölümü Boole Cebiri ve Temel Geçitler Boole cebiri (Boolean algebra ) Boole işlevleri (Boolean functions)
DetaylıElektrik Elektronik Mühendisliği Bölümü Lojik Devre Laboratuarı DENEY-2 TEMEL KAPI DEVRELERİ KULLANILARAK LOJİK FONKSİYONLARIN GERÇEKLEŞTİRİLMESİ
2.1 Ön Çalışma Deney çalışmasında yapılacak uygulamaların benzetimlerini yaparak, sonuçlarını ön çalışma raporu olarak hazırlayınız. 2.2 Deneyin Amacı Tümleşik devre olarak üretilmiş kapı devreleri kullanarak;
DetaylıMantık fonksiyonlarından devre çizimi 6 Çizilmiş bir devrenin mantık fonksiyonunun bulunması
DERSİN ADI BÖLÜM PROGRAM DÖNEMİ DERSİN DİLİ DERS KATEGORİSİ ÖN ŞARTLAR SÜRE VE DAĞILIMI KREDİ DERSİN AMACI ÖĞRENME ÇIKTILARI VE YETERLİKLER DERSİN İÇERİĞİ VE DAĞILIMI (MODÜLLER VE HAFTALARA GÖRE DAĞILIMI)
DetaylıELK2016 SAYISAL TASARIM DERSİ LABORATUVARI DENEY NO: 2
ELK2016 SAYISAL TASARIM DERSİ LABORATUVARI DENEY NO: 2 DENEYİN ADI: LOJİK FONKSİYONLARIN SADECE TEK TİP KAPILARLA (SADECE NAND (VEDEĞİL), SADECE NOR (VEYADEĞİL)) GERÇEKLENMESİ VE ARİTMETİK İŞLEM DEVRELERİ
DetaylıSAYI SİSTEMLERİ ve BOOLE CEBİRİ 1+1=1 ÖĞR.GÖR. GÜNAY TEMÜR - TEKNOLOJİ F. / BİLGİSAYAR MÜH.
SAYI SİSTEMLERİ ve BOOLE CEBİRİ 1+1=1 Ders Konusu 1854 yılında George Boole tarafından özellikle lojik devrelerde kullanılmak üzere ortaya konulmuş bir matematiksel sistemdir. İkilik Sayı Sistemi Çoğu
DetaylıDENEY 2-1 VEYA DEĞİL Kapı Devresi
DENEY 2-1 VEYA DEĞİL Kapı Devresi DENEYİN AMACI 1. VEYA DEĞİL kapıları ile diğer lojik kapıların nasıl gerçekleştirildiğini anlamak. GENEL BİLGİLER VEYA DEĞİL kapısının sembolü, Şekil 2-1 de gösterilmiştir.
DetaylıSeri Giriş, Seri Çıkış
Seri Giriş, Seri Çıkış Seri-giriş/seri-çıkış kaydıran yazmaçlar bir zaman için bir veri geciktirir. Her bir kaydırma için bir bit veri saklarlar. Bir seri-giriş/seri-çıkış kaydıran yazmacı birden 64 bite
DetaylıDENEY 3a- Yarım Toplayıcı ve Tam Toplayıcı Devresi
DENEY 3a- Yarım Toplayıcı ve Tam Toplayıcı Devresi DENEYİN AMACI 1. Aritmetik birimdeki yarım ve tam toplayıcıların karakteristiklerini anlamak. GENEL BİLGİLER Toplama devreleri, Yarım Toplayıcı (YT) ve
DetaylıFatih University- Faculty of Engineering- Electric and Electronic Dept.
SAYISAL DEVRE TASARIMI EEM Ref. Morris MANO & Michael D. CILETTI SAYISAL TASARIM 5. Baskı Fatih University- Faculty of Engineering- Electric and Electronic Dept. Birleşik Mantık Tanımı X{x, x, x, x n,}}
DetaylıANKARA ÜNİVERSİTESİ GAMA MESLEK YÜKSEKOULU
ANKARA ÜNİVERSİTESİ GAMA MESLEK YÜKSEKOULU BMT109 SAYISAL ELEKTRONİK Öğr.Gör.Uğur YEDEKÇİOğLU Boolean İfadesinden Sayısal Devrelerin Çizilmesi Örnek : D = B+AC ifadesini lojik kapıları kullanarak çiziniz.
DetaylıDers Notlarının Creative Commons lisansı Feza BUZLUCA ya aittir. Lisans: http://creativecommons.org/licenses/by-nc-nd/3.0/
Eşzamanlı (Senkron) Ardışıl Devrelerin Tasarlanması (Design) Bir ardışıl devrenin tasarlanması, çözülecek olan problemin sözle anlatımıyla (senaryo) başlar. Bundan sonra aşağıda açıklanan aşamalardan geçilerek
DetaylıDERS NOTLARI. Yard. Doç. Dr. Namık AKÇAY İstanbul Üniversitesi Fen Fakültesi
DERS NOTLARI Yard. Doç. Dr. Namık AKÇAY İstanbul Üniversitesi Fen Fakültesi DERS-6 28.03.2016 Lojik Kapılar (Gates) Lojik devrelerin en temel elemanı, lojik kapılardır. Kapılar, lojik değişkenlerin değerlerini
DetaylıDENEY 2-5 Karşılaştırıcı Devre
DENEY 2-5 Karşılaştırıcı Devre DENEYİN AMACI 1. Dijital karşılaştırıcıların çalışma prensiplerini ve yapısını anlamak. GENEL BİLGİLER Bir karşılaştırma yapabilmek için en az iki sayı gereklidir. En basit
DetaylıDoğruluk Tablolarını Boole İfadelerine Dönüştürme
Doğruluk Tablolarını Boole İfadelerine Dönüştürme Sayısal devre tasarımında, tasarımcı çoğunlukla devrenin ne olduğunu tanımlayan doğruluk tablosu ile başlar. Tasarım işi, doğruluk tablosunda tanımlanan
Detaylı8.333 İstatistiksel Mekanik I: Parçacıkların İstatistiksel Mekaniği
MIT Açık Ders Malzemeleri http://ocw.mit.edu 8.333 İstatistiksel Mekanik I: Parçacıkların İstatistiksel Mekaniği 2007 Güz Bu materyallerden alıntı yapmak ya Kullanım Şartları hakkında bilgi almak için
DetaylıBölüm 2 Kombinasyonel Lojik Devreleri
Bölüm 2 Kombinasyonel Lojik Devreleri DENEY 2-1 VEYA DEĞİL Kapı Devresi DENEYİN AMACI 1. VEYA DEĞİL kapıları ile diğer lojik kapıların nasıl gerçekleştirildiğini anlamak. 2. VEYA DEĞİL kapıları ile DEĞİL
DetaylıTemel Mantık Kapıları
Temel Mantık Kapıları Tüm okurlara mutlu ve sağlıklı bir yeni yıl diliyorum. Bu ay, bu güne kadar oynadığımız lojik değerleri, mantık kapıları ile kontrol etmeyi öğreneceğiz. Konuya girmeden önce, henüz
Detaylı5. LOJİK KAPILAR (LOGIC GATES)
5. LOJİK KPILR (LOGIC GTES) Dijital (Sayısal) devrelerin tasarımında kullanılan temel devre elemanlarına Lojik kapılar adı verilmektedir. Her lojik kapının bir çıkışı, bir veya birden fazla girişi vardır.
DetaylıBOOLE CEBRİ. BOOLE cebri. B={0,1} kümesi üzerinde tanımlı İkili işlemler: VEYA, VE { +,. } Birli işlem: tümleme { } AKSİYOMLAR
OOLE ERİ 54 YILINDA GEORGE OOLE, LOJİĞİ SİSTEMATİK OLARARAK ELE ALIP OOLE ERİNİ GELİŞTİRDİ. 93 DE.E. SHANNON ANAHTARLAMA ERİNİ GELİŞTİREREK OOLE ERİNİN ELEKTRİKLİ ANAHTARLAMA DEVRELERİNİN ÖZELLİKLERİNİ
DetaylıDERS NOTLARI. Yard. Doç. Dr. Namık AKÇAY İstanbul Üniversitesi Fen Fakültesi
DERS NOTLARI Yard. Doç. Dr. Namık AKÇAY İstanbul Üniversitesi Fen Fakültesi DERS-3 29.02.2016 Boolean Algebra George Boole (1815-1864) 1854 yılında George Boole tarafından özellikle lojik devrelerde kullanılmak
DetaylıBİLİŞİM TEKNOLOJİLERİ
T.C. MİLLÎ EĞİTİM BAKANLIĞI BİLİŞİM TEKNOLOJİLERİ ARİTMETİK DEVRELER Ankara, 2013 Bu modül, mesleki ve teknik eğitim okul/kurumlarında uygulanan Çerçeve Öğretim Programlarında yer alan yeterlikleri kazandırmaya
DetaylıBoolean Kuralları ve Lojik İfadelerin Sadeleştirilmesi (Boolean Algebra and Logic Simplification)
BSE 207 Mantık Devreleri Boolean Kuralları ve Lojik İfadelerin Sadeleştirilmesi (Boolean Algebra and Logic Simplification) Sakarya Üniversitesi Amaçlar Lojik sistemlerin temeli olarak Booleron Matematiğini
DetaylıDENEY 5: KOD DÖNÜŞTÜRÜCÜLERİN TASARIMI
DENEY 5: KOD DÖNÜŞTÜRÜCÜLERİN TASARIMI 1 Amaç Gray Kod dan İkili Kod a dönüştürücü tasarlamak ve gerçekleştirmek İkili Kod'dan 7-Bölmeli Gösterge ye (7-Segment Display) dönüştürücü tasarlamak ve gerçekleştirmek.
DetaylıBOOLEAN İŞLEMLERİ Boolean matematiği sayısal sistemlerin analizinde ve anlaşılmasında kullanılan temel sistemdir.
BOOLEAN MATEMATİĞİ İngiliz matematikçi George Bole tarafından 1854 yılında geliştirilen BOOLEAN matematiği sayısal devrelerin tasarımında ve analizinde kullanılması 1938 yılında Claude Shanon tarafından
DetaylıBÖLÜM - 5 KARNOUGH HARITALARI
ÖLÜM - 5 KRNOUGH HRITLRI KRNOUGH HRITLRI oolean fonksiyonlarını teoremler,kurallar ve özdeşlikler yardımı ile indirgeyebileceğimizi bir önceki bölümde gördük. ncak yapılan bu sadeleştirme işleminde birbirini
DetaylıMAK 210 SAYISAL ANALİZ
MAK 210 SAYISAL ANALİZ BÖLÜM 5- SONLU FARKLAR VE İNTERPOLASYON TEKNİKLERİ Doç. Dr. Ali Rıza YILDIZ MAK 210 - Sayısal Analiz 1 İNTERPOLASYON Tablo halinde verilen hassas sayısal değerler veya ayrık noktalardan
Detaylıİleri Diferansiyel Denklemler
MIT AçıkDersSistemi http://ocw.mit.edu 18.034 İleri Diferansiyel Denklemler 2009 Bahar Bu bilgilere atıfta bulunmak veya kullanım koşulları hakkında bilgi için http://ocw.mit.edu/terms web sitesini ziyaret
DetaylıV R. Devre 1 i normal pozisyonuna getirin. Şalter (yukarı) N konumuna alınmış olmalıdır. Böylece devrede herhangi bir hata bulunmayacaktır.
Ohm Kanunu Bir devreden geçen akımın şiddeti uygulanan gerilim ile doğru orantılı, devrenin elektrik direnci ile ters orantılıdır. Bunun matematiksel olarak ifadesi şöyledir: I V R Burada V = Gerilim (Birimi
DetaylıChapter 9. Elektrik Devreleri. Principles of Electric Circuits, Conventional Flow, 9 th ed. Floyd
Elektrik Devreleri Eşanlı Denklemler Bölüm 9 daki devre analizi yöntemleri eşanlı (paralel) denklem kullanımını gerektirmektedir. Eşanlı denklemlerin çözümünü basitleştirmek için, denklemler genelde standart
Detaylı(Boolean Algebra and Logic Simplification) Amaçlar Lojik sistemlerin temeli olarak Booleron Matematiğini tanıtmak
Boolean Kuralları ve Lojik İfadelerin Sadeleştirilmesi BÖLÜM 4 (Boolean lgebra and Logic Simplification) maçlar Lojik sistemlerin temeli olarak Booleron Matematiğini tanıtmak Başlıklar Booleron Kurallarını
DetaylıMikroişlemcilerde Aritmetik
Mikroişlemcilerde Aritmetik Mikroişlemcide Matematiksel Modelleme Mikroişlemcilerde aritmetik işlemler (toplama, çıkarma, çarpma ve bölme) bu iş için tasarlanmış bütünleşik devrelerle yapılır. Bilindiği
DetaylıKISITLI OPTİMİZASYON
KISITLI OPTİMİZASYON SİMPLEKS YÖNTEMİ Simpleks Yöntemi Simpleks yöntemi iteratif bir prosedürü gerektirir. Bu iterasyonlar ile gerçekçi çözümlerin olduğu bölgenin (S) bir köşesinden başlayarak amaç fonksiyonunun
DetaylıBİL 201 Birleşimsel Mantık (Combinational Logic) Bilgisayar Mühendisligi Bölümü Hacettepe Üniversitesi
BİL 201 Birleşimsel Mantık (Combinational Logic) Bilgisayar Mühendisligi Bölümü Hacettepe Üniversitesi Birleşimsel Devreler - Çözümlenmesi - Tasarımı Bu derste... Birleşimsel Devre Örnekleri - Yarım Toplayıcı
DetaylıDENEY 4: TOPLAYICILAR, ÇIKARICILAR VE KARŞILAŞTIRICILAR
DENEY 4: TOPLAYICILAR, ÇIKARICILAR VE KARŞILAŞTIRICILAR 1 Amaç Toplayıcı ve çıkarıcı devreleri kurmak ve denemek. Büyüklük karşılaştırıcı devreleri kurmak ve denemek. 2 Kullanılan Malzemeler 7404 Altılı
DetaylıDers Adı Kodu Yarıyılı T+U Saati Ulusal Kredisi AKTS. Mantık Devreleri EEE307 5 3+0 3 3
DERS BİLGİLERİ Ders Adı Kodu Yarıyılı T+U Saati Ulusal Kredisi AKTS Mantık Devreleri EEE307 5 3+0 3 3 Ön Koşul Dersleri Dersin Dili Dersin Seviyesi Dersin Türü İngilizce Lisans Zorunlu / Yüz Yüze Dersin
DetaylıBİLİŞİM TEKNOLOJİLERİ
T.C. MİLLÎ EĞİTİM BAKANLIĞI BİLİŞİM TEKNOLOJİLERİ ARİTMETİK DEVRELER 523EO0025 Ankara, 2011 Bu modül, mesleki ve teknik eğitim okul/kurumlarında uygulanan Çerçeve Öğretim Programlarında yer alan yeterlikleri
DetaylıBölüm 3 Toplama ve Çıkarma Devreleri
Bölüm 3 Toplama ve Çıkarma Devreleri DENEY 3- Yarım ve Tam Toplayıcı Devreler DENEYİN AMACI. Aritmetik birimdeki yarım ve tam toplayıcıların karakteristiklerini anlamak. 2. Temel kapılar ve IC kullanarak
DetaylıBSE 207 Mantık Devreleri Lojik Kapılar ve Lojik Devreler (Logic Gates And Logic Circuits)
SE 207 Mantık Devreleri Lojik Kapılar ve Lojik Devreler (Logic Gates nd Logic Circuits) Sakarya Üniversitesi Lojik Kapılar - maçlar Lojik kapıları ve lojik devreleri tanıtmak Temel işlemler olarak VE,
DetaylıDENEY 1-3 ÖZEL VEYA KAPI DEVRESİ
DENEY 1-3 ÖZEL VEYA KAPI DEVRESİ DENEYİN AMACI 1. ÖZEL VEYA kapısının karakteristiklerini anlamak. GENEL BİLGİLER ÖZEL VEYA kapısının sembolü Şekil 1-8 de gösterilmiştir. F çıkışı, A B + AB ifadesine eşittir.
DetaylıVenn Diyagramları Kategorik önermelerle ilgili işlemlerde kümeler arası ilişkileri göz önüne almak bu konuda bize yardımcı olur. Bir kategorik önerme, kesişen iki daire ile temsil edilir ve buradaki daireler
DetaylıDoğrusal Denklem Sistemlerini Cebirsel Yöntemlerle Çözme. 2 tişört + 1 çift çorap = 16 lira 1 tişört + 2 çift çorap = 14 lira
2 tişört + 1 çift çorap = 16 lira 1 tişört + 2 çift çorap = 14 lira 1 16 soruluk bir testte 5 ve 10 puanlık sorular bulunmaktadır. Soruların tamamı doğru cevaplandığında 100 puan alındığına göre testte
DetaylıBilgisayar Mühendisligi Bölümü Hacettepe Üniversitesi
Bu derste... BİL 201 Birleşimsel Mantık (Combinational Logic) Bilgisayar Mühendisligi Bölümü Hacettepe Üniversitesi Birleşimsel Devreler - Çözümlenmesi - Tasarımı Birleşimsel Devre Örnekleri - Yarım Toplayıcı
DetaylıGENEL BİLGİ: GEREKLİ MALZEMELER:
GENEL BİLGİ: Ondalık haneler için ikili kodlar en az dört bit gerektirmektedir. Dört veya daha fazla bitin olası on ayrı birleşimle düzenlenmesiyle çok çeşitli kodlar elde edilebilir. BCD (ikili kodlu
DetaylıOTOMATİK KONTROL SİSTEMLERİ BLOK DİYAGRAM İNDİRGEME KURALLARI
OTOMATİK KONTROL SİSTEMLERİ BLOK DİYAGRAM İNDİRGEME KURALLARI BLOK DİYAGRAM İNDİRGEME KURALLARI Örnek 9: Aşağıdaki açık çevrim blok diyagramının transfer fonksiyonunu bulunuz? 2 BLOK DİYAGRAM İNDİRGEME
DetaylıBölüm 4 Ardışıl Lojik Devre Deneyleri
Bölüm 4 Ardışıl Lojik Devre Deneyleri DENEY 4-1 Flip-Floplar DENEYİN AMACI 1. Kombinasyonel ve ardışıl lojik devreler arasındaki farkları ve çeşitli bellek birimi uygulamalarını anlamak. 2. Çeşitli flip-flop
DetaylıBÖLÜM 2 SAYI SİSTEMLERİ
İÇİNDEKİLER BÖLÜM 1 GİRİŞ 1.1. Lojik devre içeriği... (1) 1.1.1. Kodlama, Kod tabloları... (2) 1.1.2. Kombinezonsal Devre / Ardışıl Devre... (4) 1.1.3. Kanonik Model / Algiritmik Model... (4) 1.1.4. Tasarım
DetaylıSU DALGALARINDA GİRİŞİM
SU DALGALARINDA GİRİŞİM Yukarıda iki kaynağın oluşturduğu dairesel su dalgalarının meydana getirdiği girişim deseni gösterilmiştir Burada kesikli çizgiler dalga çukurlarını, düz çizgiler dalga tepelerini
DetaylıBİL 264 Mantıksal Devre Tasarımı ELE 263 Sayısal Sistem Tasarımı 2014 2015 Öğretim Yılı Yaz Dönemi 2. Ara Sınav Adı Soyadı Öğrenci Numarası Bölümü
TOBB Ekonomi ve Teknoloji Üniversitesi Bilgisayar Mühendisliği Bölümü Elektrik Elektronik Mühendisliği Bölümü BİL 264 Mantıksal Devre Tasarımı ELE 263 Sayısal Sistem Tasarımı 2014 2015 Öğretim Yılı Yaz
DetaylıBİLGİSAYAR PROGRAMLAMA
BİLGİSAYAR PROGRAMLAMA Yrd. Doç. Dr. Beytullah EREN beren@sakarya.edu.tr 0264 295 5642 Excel - Hücreler Excel de hücrelere hangi değerler girilebilir? Metin Rakam Tarih ve Saat Formül 1 HÜCRE SEÇİMİ Matematikteki
DetaylıT.C. İstanbul Medeniyet Üniversitesi Mühendislik ve Doğa Bilimleri Fakültesi Elektrik-Elektronik Mühendisliği Bölümü
T.C. İstanbul Medeniyet Üniversitesi Mühendislik ve Doğa Bilimleri Fakültesi Elektrik-Elektronik Mühendisliği Bölümü MANTIK DEVRELERİ TASARIMI LABORATUVARI DENEY FÖYLERİ 2018 Deney 1: MANTIK KAPILARI VE
DetaylıY.Doç.Dr.Tuncay UZUN 6. Ardışıl Lojik Devreler 2. Kombinezonsal devre. Bellek. Bellek nedir? Bir bellek şu üç önemli özelliği sağlamalıdır:
6.ARDIŞIL LOJĐK DEVRELER 6.1.Ardışıl Lojik Devre Temelleri SR Tutucu Flip-Flop(FF) Saat, Kenar tetikleme D FF, JK FF, T FF 6.2.Ardışıl Devrelerin Analizi Moore modeli: Çıkışlar= f(şimdiki durum) Mealy
Detaylısayıların kümesi N 1 = { 2i-1: i N } ve tüm çift doğal sayıların kümesi N 2 = { 2i: i N } şeklinde gösterilebilecektir. Hiç elemanı olmayan kümeye
KÜME AİLELERİ GİRİŞ Bu bölümde, bir çoğu daha önceden bilinen incelememiz için gerekli olan bilgileri vereceğiz. İlerde konular işlenirken karşımıza çıkacak kavram ve bilgileri bize yetecek kadarı ile
DetaylıArdışıl Devre Sentezi (Sequential Circuit Design)
Ardışıl Devre Sentezi (Sequential Circuit Design) Ardışıl devre tasarımı prosedürü: Adım 1: Problemin tanımına uygun olarak durum tablosunu yapılır. Tablo şimdiki durumları, girişleri, gelecek durumları
DetaylıDENEY NO : 2 DENEY ADI : Sayısal Sinyallerin Analog Sinyallere Dönüştürülmesi
DENEY NO : 2 DENEY ADI : Sayısal Sinyallerin Analog Sinyallere Dönüştürülmesi DENEYİN AMACI :Bir sayısal-analog dönüştürücü işlemini anlama. DAC0800'ün çalışmasını anlama. DAC0800'ı kullanarak unipolar
DetaylıBuna göre, eşitliği yazılabilir. sayılara rasyonel sayılar denir ve Q ile gösterilir. , -, 2 2 = 1. sayıdır. 2, 3, 5 birer irrasyonel sayıdır.
TEMEL KAVRAMLAR RAKAM Bir çokluk belirtmek için kullanılan sembollere rakam denir. 0, 1, 2, 3, 4, 5, 6, 7, 8, 9 sembolleri birer rakamdır. 2. TAMSAYILAR KÜMESİ Z = {..., -3, -2, -1, 0, 1, 2, 3, 4,... }
DetaylıBLM 221 MANTIK DEVRELERİ
7. HAFTA BLM 221 MANTIK DEVRELERİ Prof Dr Mehmet AKBABA mehmetakbaba@karabuk.edu.tr Temel Kavramlar ÇOK DÜZEYLĠ (BASAMAKLI) MANTIK DEVRELERĠ, NAND VE NOR KAPILARI Dört basamaklı (Düzeyli) Mantık Devresi
Detaylı18.034 İleri Diferansiyel Denklemler
MIT AçıkDersSistemi http://ocw.mit.edu 18.034 İleri Diferansiyel Denklemler 2009 Bahar Bu bilgilere atıfta bulunmak veya kullanım koşulları hakkında bilgi için http://ocw.mit.edu/terms web sitesini ziyaret
DetaylıENTEGRELER (Integrated Circuits, IC) Entegre nedir, nerelerde kullanılır?...
ENTEGRELER (Integrated Circuits, IC) Entegre nedir, nerelerde kullanılır?... İçerik Düzeni Entegre Tanımı Entegre Seviyeleri Lojik Aileler Datasheet Okuma ENTEGRE TANIMI Entegreler(IC) chip adı da verilen,
DetaylıDENEY 1a- Kod Çözücü Devreler
DENEY 1a- Kod Çözücü Devreler DENEYİN AMACI 1. Kod çözücü devrelerin çalışma prensibini anlamak. GENEL BİLGİLER Kod çözücü, belirli bir ikili sayı yada kelimenin varlığını belirlemek için kullanılan lojik
DetaylıDÜZCE ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ BİLGİSAYAR MÜHENDİSLİĞİ BÖLÜMÜ
DÜZCE ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ BİLGİSAYAR MÜHENDİSLİĞİ BÖLÜMÜ BM206 SAYISAL ELEKTRONİK DERSİ LABORATUVAR DENEY RAPORU Deney Tarihi Rapor Teslim Tarihi DENEY FÖYÜ 1 Grup Adı Grup Üyeleri Bilgileri
DetaylıVEKTÖR UZAYLARI 1.GİRİŞ
1.GİRİŞ Bu bölüm lineer cebirin temelindeki cebirsel yapıya, sonlu boyutlu vektör uzayına giriş yapmaktadır. Bir vektör uzayının tanımı, elemanları skalar olarak adlandırılan herhangi bir cisim içerir.
DetaylıDers İçerik Bilgisi. Karmaşık Sistemlerin Tek Bir Transfer Fonksiyonuna İndirgenmesi
Dr. Hakan TERZİOĞLU Ders İçerik Bilgisi Karmaşık Sistemlerin Tek Bir Transfer Fonksiyonuna İndirgenmesi 1. Blok Diyagramları İle (GeçenHafta) 2. İşaret Akış Diyagramları İle (Bu Hafta) Sadeleştirme yoluyla
DetaylıÖrnek. Aşağıdaki veri setlerindeki X ve Y veri çiftlerini kullanarak herbir durumda X=1,5 için Y nin hangi değerleri alacağını hesaplayınız.
Örnek Aşağıdaki veri setlerindeki X ve Y veri çiftlerini kullanarak herbir durumda X=1,5 için Y nin hangi değerleri alacağını hesaplayınız. i. ii. X 1 2 3 4 1 2 3 4 Y 2 3 4 5 4 3 2 1 Örnek Aşağıdaki veri
DetaylıELE 201L DEVRE ANALİZİ LABORATUVARI
ELE 201L DEVRE ANALİZİ LABORATUVARI Deney 2 Thevenin Eşdeğer Devreleri ve Süperpozisyon İlkesi 1. Hazırlık a. Dersin internet sitesinde yayınlanan Laboratuvar Güvenliği ve cihazlarla ilgili bildirileri
DetaylıNEAR EAST UNIVERSITY LOJİK DEVRELER BMT 110 DERS NOTLARI
NEAR EAST UNIVERSITY LOJİK DEVRELER DERS NOTLARI BMT 110 2016 İÇİNDEKİLER 1. SAYI SİSTEMLERİ 2. SAYI SİSTEMLERİ ARASINDAKİ DÖNÜŞÜMLER 3. SAYILARIN TÜMLENMESİ 4. SAYILARIN KODLANMASI 5. LOJİK KAPILAR, LOJİK
DetaylıBoole Cebiri ve Temel Geçitler
oole ebiri ve Temel Geçitler İL 2 Geçit düzeyinde yalınlaştırma (Gate-Level Minimization) Hacettepe Üniversitesi ilgisayar Müh. ölümü oole cebiri (oolean algebra ) oole işlevleri (oolean functions) Temel
DetaylıA (B C) = {4, 5, 6} {2, 3, 4, 6, 7} = {4, 6} ; ve (A B) (A C) = {4, 6} {6} = {4, 6}. 6. Dağıtıcı yasayı Venn şeması yoluyla doğrulayınız.
Bölüm 2 Soruları ve Cevapları Alıştırma 2.3. 1. Aşağıdakileri küme notasyonu (gösterimi) ile yazınız. (a) 34 ten büyük tüm reel sayılar kümesi Çözüm: {x x > 34} (b) 8 den büyük 65 ten küçük tüm reel sayılar
Detaylı1. Sayıcıların çalışma prensiplerini ve JK flip-floplarla nasıl gerçekleştirileceğini anlamak. 2. Asenkron ve senkron sayıcıları incelemek.
DENEY 7-2 Sayıcılar DENEYİN AMACI 1. Sayıcıların çalışma prensiplerini ve JK flip-floplarla nasıl gerçekleştirileceğini anlamak. 2. Asenkron ve senkron sayıcıları incelemek. GENEL BİLGİLER Sayıcılar, flip-floplar
DetaylıEEM122SAYISAL MANTIK SAYICILAR. Elektrik Elektronik Mühendisliği Yrd. Doç. Dr. Hüseyin Sağkol
EEM122SAYISAL MANTIK BÖLÜM 6: KAYDEDİCİLER VE SAYICILAR Elektrik Elektronik Mühendisliği Yrd. Doç. Dr. Hüseyin Sağkol KAYDEDİCİLER VE SAYICILAR Flip-flopkullanan devreler fonksiyonlarına göre iki guruba
DetaylıBÖLÜM 6. Karnaugh (Karno) Haritaları. (Karnaugh Maps) Amaçlar. Başlıklar
Karnaugh (Karno) Haritaları ÖLÜM 6 (Karnaugh Maps) maçlar Lojik eşitliklerin sadeleştirilmesinde kullanılan Karnaugh Haritası yönteminin tanıtılması İki-üç-dört değişkenli Karnaugh Haritalarının hücrelerin
DetaylıDENEY 3-1 Kodlayıcı Devreler
DENEY 3-1 Kodlayıcı Devreler DENEYİN AMACI 1. Kodlayıcı devrelerin çalışma prensibini anlamak. GENEL BİLGİLER Kodlayıcı, bir ya da daha fazla girişi alıp, belirli bir çıkış kodu üreten kombinasyonel bir
Detaylı= 2 6 Türevsel denkleminin 1) denge değerlerinin bulunuz. 2) Bulmuş olduğunuz dengenin istikrarlı olup olmadığını tespit ediniz.
Siyasal Bilgiler Fakültesi İktisat Bölümü Matematiksel İktisat Ders Notu Prof. Dr. Hasan Şahin Faz Diyagramı Çizimi Açıklamarı = 2 6 Türevsel denkleminin 1) denge değerlerinin bulunuz. 2) Bulmuş olduğunuz
DetaylıTeorik Bilgi DENEY 7: ASENKRON VE SENKRON SAYICILAR
DENEY 7: ASENKRON VE SENKRON SAYICILAR Deneyin Amaçları Asenkron ve senkron sayıcı devre yapılarının öğrenilmesi ve deneysel olarak yapılması Deney Malzemeleri 74LS08 Ve Kapı Entegresi (1 Adet) 74LS76
DetaylıSayı sistemleri-hesaplamalar. Sakarya Üniversitesi
Sayı sistemleri-hesaplamalar Sakarya Üniversitesi Sayı Sistemleri - Hesaplamalar Tüm sayı sistemlerinde sayılarda işaret kullanılabilir. Yani pozitif ve negatif sayılarla hesaplama yapılabilir. Bu gerçek
DetaylıMakine Mühendisliği İçin Elektrik-Elektronik Bilgisi. Sayısal Elektronik
Makine Mühendisliği İçin Elektrik-Elektronik Bilgisi Sayısal Elektronik Günümüz Elektroniği Analog ve Sayısal olmak üzere iki temel türde incelenebilir. Analog büyüklükler sonsuz sayıda değeri içermesine
DetaylıMuhammed ERKUŞ. Sefer Ekrem ÇELİKBİLEK
Hazırlayan: Sunan: Muhammed ERKUŞ Sefer Ekrem ÇELİKBİLEK 20047095 20043193 FİBONACCİ SAYILARI ve ALTIN ORAN Fibonacci Kimdir? Leonardo Fibonacci (1175-1250) Pisalı Leonardo Fibonacci Rönesans öncesi Avrupa'nın
DetaylıProblem Yaklaşım Temelleri, Algoritma ve Akış Şeması
1 Problem Yaklaşım Temelleri, Algoritma ve Akış Şeması Problem Bireylerin yaşadığı çevreye uyum sağlaması durumunda ortaya çıkan olumsuzluklar ve çatışmalar problem olarak değerlendirilir. Bu durumdaki
DetaylıKapalılık (closure) Birleşme özelliği (associative law) Yer değiştirme özelliği (commutative law) Ters (inverse) Dağılım özelliği (distributive law)
Temel Tnımlr BİL 201 Boole Ceiri ve Temel Geçitler (Boolen Alger & Logic Gtes) Bilgisyr Mühendisligi Bölümü Hcettepe Üniversitesi Kplılık (closure) Birleşme özelliği (ssocitive lw) Yer değiştirme özelliği
DetaylıDENEY 4: TOPLAYICILAR, ÇIKARICILAR VE KARŞILAŞTIRICILAR
DENEY 4: TOPLAYICILAR, ÇIKARICILAR VE KARŞILAŞTIRICILAR 1 Amaç Toplayıcı ve çıkarıcı devreleri kurmak ve denemek. Büyüklük karşılaştırıcı devreleri kurmak ve denemek. 2 Kullanılan Malzemeler 7404 Altılı
DetaylıBÖLÜM 4: MADDESEL NOKTANIN KİNETİĞİ: İMPULS ve MOMENTUM
BÖLÜM 4: MADDESEL NOKTANIN KİNETİĞİ: İMPULS ve MOMENTUM 4.1. Giriş Bir önceki bölümde, hareket denklemi F = ma nın, maddesel noktanın yer değiştirmesine göre integrasyonu ile elde edilen iş ve enerji denklemlerini
DetaylıTEMEL MEKANİK 4. Yrd. Doç. Dr. Mehmet Ali Dayıoğlu Ankara Üniversitesi Ziraat Fakültesi Tarım Makinaları ve Teknolojileri Mühendisliği Bölümü
TEMEL MEKANİK 4 Yrd. Doç. Dr. Mehmet Ali Dayıoğlu Ankara Üniversitesi Ziraat Fakültesi Tarım Makinaları ve Teknolojileri Mühendisliği Bölümü Ders Kitapları: Mühendisler İçin Vektör Mekaniği, Statik, Yazarlar:
DetaylıAYRIK YAPILAR ARŞ. GÖR. SONGÜL KARAKUŞ- FIRAT ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ YAZILIM MÜHENDİSLİĞİ BÖLÜMÜ, ELAZIĞ
AYRIK YAPILAR P r o f. D r. Ö m e r A k ı n v e Y r d. D o ç. D r. M u r a t Ö z b a y o ğ l u n u n Ç e v i r i E d i t ö r l ü ğ ü n ü ü s t l e n d i ğ i «A y r ı k M a t e m a t i k v e U y g u l a
Detaylı