Logical signals. Active high or asserted logic. Logic threshold, yaklasik 1.4 volts. Read H&P sections B.3, B.4, B.5 Read H&P sections 5.1 and 5.

Transkript

1 Logical signals Read H&P sections B3, B4, B5 Read H&P sections 5 and 52 5 Voltage Logic threshold, yaklasik 4 volts Time (nsec) 2/6/24 Bilgisayar imarisi 2 2/6/24 Bilgisayar imarisi 22 Active high or asserted logic Signal name is SelectA 5 Logic value Voltage Logic value Time (nsec) 2/6/24 Bilgisayar imarisi 23 Inverter icin, Eger input voltage threshold Un altinda ise output yaklasik 3 volt olur Eger input voltage threshod un altinda ise output yaklasik 4 volt olur Vin Vout Time 2/6/24 Bilgisayar imarisi 24

2 lock Oscillator Volts Rising edge Falling edge Oscillator (in computers): Tekrarli clock pulse larini ureten logic devreye oscillator denir Ayni zamanda clock oscillator de denir ycle period Time 2/6/24 Bilgisayar imarisi 25 2/6/24 Bilgisayar imarisi 26 Guc verildiginde gecici olarak unstable olur aha sonra cok hizli olarak stable hale gelir Sonuc unstable aima durum degistirir (oscillate) 2/6/24 Bilgisayar imarisi 27 2/6/24 Bilgisayar imarisi 28

3 clock circuit un peryodunun ayari lock Ground apacitor switching hizini yavaslatir Boylece clock pulse larin freakansini kontrol eder Frekans birimi: Hertz Bir saniyedeki cycle sayisi Ismini 9 Yuzyil Alman fizikcisi Heinrich Rudolph Hertz den alir 2 hz lik clock frequency, saniyede clock pulse un 2,, kez yukseldigini belirtir 2/6/24 Bilgisayar imarisi 29 2/6/24 Bilgisayar imarisi 2 state ve clock S-R latch (set-reset latch) State: a stored value lock: repeated pulse State clock pulse larinda degisir Sadece clock un rising veya falling edge in de degisebilen storage tanimlayalim Other inputs lock ombinatorial logic State register Take S R S R Ayni Belirsiz Ayni Belirsiz 2/6/24 Bilgisayar imarisi 2 2/6/24 Bilgisayar imarisi 22

4 NOR gateleri ile gerceklestirilren latch -latch lock input ise outputlar, ve degismez Eger clock ise nin degeri ya yansitilir latch, oldugu zaman 2/6/24 Bilgisayar imarisi input ya yansir 23 2/6/24 Bilgisayar imarisi 24 latch latch Registerlar flip-flop larin paketlenmesi sonucu olusabilir () () Flip-flop: falling-edge triggered -flip-flop Ilk latch master olarak, adlandirilir ve nin degerini clock oldugu zaman ikinci flip-flop (slave) e aktarir Bu anda ikinci flip-flop kapalidir lock oldugunda master kapanir fakat slave acilir ve masterin output unu slave in output una yansitilir () lock () 2/6/24 Bilgisayar imarisi 25 2/6/24 Bilgisayar imarisi 26

5 oncepts of state and clock State: a stored value lock: repeated pulse State changes each clock pulse Other inputs lock ombinatorial logic State register Take Tri-state gates Simdiye kadar gate lerin binary oldugunu gorduk Bir gate bir den fazla gate e input saglayabilir Fakat gate lerin output lari birbirine baglanamaz A B Y 2/6/24 Bilgisayar imarisi 27 Eger A = ve B = ise ne olur? 2/6/24 Bilgisayar imarisi 28 gate output lari ne amacla birbirine baglanir? Bus olusturmak Large memory circuit olusturmak Bus icin sonraki slide a bak emory konusu daha sonra aciklanacak Both ALU and emory must put data on the bus IR Opcode R R2 Select R3 U X Ta ALU General Registers Tb P AR Address U X E ata 2/6/24 Bilgisayar imarisi 29 2/6/24 Bilgisayar imarisi 22

6 Hangi device in data saglayacaginin secimi Herhangi bir anda hangi birden fazla device dan hangisinin veri saglanacaginin belirlenmesine ihtiyac duyabiliriz Bu esnada sadece secilen device in output u aktif olmali, diger device larin outputlari etkin olmamali Tri-state gates bua imkan saglar -- sonraki slide A Tri-state gates oldugunda gate normal kullanimda oldugunda gate paif hale gecirilir (cikisi high-impedance), ve yokmus gibi davranis gosterir Y 2/6/24 Bilgisayar imarisi 22 2/6/24 Bilgisayar imarisi 222 Register File Read register number Read register number 2 Write register Write data Register File Write Read data Read data 2 Register File register # larla addreslenmek suretiyle okunabilen ve yazilabilen bir grup register icerir Read ve Write portlari multiplexer larla gerceklestirilir, registerlar is flip-flop larindan olusur Read register number Read register number 2 Register Register Register n-2 Register n- u x u x Read data Read data 2 Iki read write portuna sahip Register file 2/6/24 Bilgisayar imarisi 223 Iki read port un gerceklenmesi 2/6/24 Bilgisayar imarisi 224

7 write Register number Register data n to decoder n-2 n- Register Register Register n-2 Register n- 2/6/24 Bilgisayar imarisi 225 Write port un gerceklenmesi A Tri-state gates, non-inverting Y Buffer Herhangi birinin buffer a yazilmasini saglar 2/6/24 Bilgisayar imarisi 226 Tree-states buffer larla bus gerceklenmesi A A B Both ALU and emory must put data on the bus Opcode IR R ALUtoBus R2 Select R3 Ta Buffer ALU Tb P AR Address U X emtobus E B U X General Registers ata Bazen wired-or function olarak adlandirilir 2/6/24 Bilgisayar imarisi 228 2/6/24 Bilgisayar imarisi 227

8 emory Bu modullerden cok sayida ihtiyacimiz var 6 Addr Take 64K x 8 emory operation Address line lari address leme icin kullanilir line devreyi turn on (acar) eder Verinin data bus a yazilmasini saglar 8 ata bus (bi-directional) 2/6/24 Bilgisayar imarisi 229 2/6/24 Bilgisayar imarisi 23 ecoder 4 address lines lari 6 cell den birinin secilmesini saglar 64K bytes 64K AN gate e ihtiyac gosterir memory chip yeniden organize et Kod cozmeyi (decoding) row lar icin ve column lar icin olmak uzere ikiye ayir Wired-or function kullanilmak suretiyle output lar birlestirilir Sonuc: chip icerisinde megabit buyuklugunde memory Organization on next slide 2/6/24 Bilgisayar imarisi 23 2/6/24 Bilgisayar imarisi 232 Pratik degil

9 4 x 2 SRA in[] Write enable Word line Bit line Address latch latch in[] latch latch Address [4-6] 9:52 decoder 32K x 8 SRA in 52 x 64 luk SRA lerle tasarimi 52 x x x x x x x x 64 2:4 decod 4 latch latch Address [5-] ux ux ux ux ux ux ux ux latch latch 3 2/6/24 Bilgisayar imarisi 233 out[] out[] out 7 out 6 out 5 out 4 out 3 out 2 out out 9:52 decoder 52 x 64 array ler icin address uretir Her bir 52 x 64 array icin bir 64: lik ux 64 bit ten bit secer Eger iki asamali address leme olmasaydi 5:32K lik buyuk bir decoder kull anilacakti 2/6/24 Bu durum address logic inin Bilgisayar daha yavas imarisi olmasini sebep olacakti Kx8 Static RA in rows and columns SB Addr(6-7) Addr(6-) LSB 7 Wired or ile 24 bit ayni output line i paylasir - K decoder Kx ux 7 [8 column] Kx ux 2/6/24 Bilgisayar imarisi Static RA Static: guc kesilmedigi surece RA in icerigi aynen saklanir ache memory ler Static RA grubuna girer Static RA in her bir bit I icin 4 (6) transistor a ihtiyac var 28K x 8 static RA yaklasik 4 million transistor gerektirir 2/6/24 Bilgisayar imarisi 236

10 Word line ynamic RA Word line Read-only memory (RO) Ground Bit line bit icin transistor ve bir capacitor e ihtiyac duyar ynamic: apacitor dolu oldugu surece icerik korunur, fakat zamanla icerik kaybolur Bir kac mili saniyede bir bit ler okunarak tekrar yazilir (capacitor rechrge edilir 2/6/24 Bilgisayar imarisi x 8 ynamic RA milyon transistor e ihtiyac duyar Fuse Bit line Ground Requires transistor plus one fuse per bit of storage, Fuse link is left intact or burned to put data into the memory ata placed into the memory when it is manufactured There are programmable versions called PROs, with special RO Burners to burn individual links 2/6/24 Bilgisayar imarisi 238 RO non-volatile Volatile: Guc kesildiginde icerik kaybolur Hem static RA (SRA) ve hem de dynamic RA (RA) volatile memorilerdir RO non-volatile memory dir Guc kesildiginde daima icerigi korur Bu yuzden bootstrap islemleri icin kullanilir RO bootstrap Bilgisayar acildiginda RO daki program calismaya baslar Bootstrap diger programlari diskten memory e yukler 2/6/24 Bilgisayar imarisi 239 2/6/24 Bilgisayar imarisi 24