SELÇUK ÜNİVERSİTESİ MÜHENDİSLİK-MİMARLIK FAKÜLTESİ ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ LOJİK DEVRE TASARIM DERS NOTLARI

Transkript

1 SELÇUK ÜNİVERSİESİ MÜHENİSLİK-MİMRLIK FKÜLESİ ELEKRİK-ELEKRONİK MÜHENİSLİĞİ BÖLÜMÜ LOJİK EVRE SRIM ERS NOLRI Konya- 212

2 i KONULR 1. rdışıl lojik devreler, senkron ardışıl lojik devreler ve analizi 2. urum sayısının azaltılması, durum diyagramı, durum tablosu ve uygulama tablolarının elde edilmesi 3. rdışıl devrelerin sentezi, değişik tipte senkron sayıcı tasarımları, dizi yakalayıcılar 4. Registerlar, kaydırıcı registerlar, paralel yüklemeli registerlar, iç register transfer, bus transfer, registerlar arası veri transferi 5. Hafıza elemanları ile senkron ardışıl devre tasarımı, zamanlama diyagramları 6. LU, genel özellikleri, kaydırıcı tasarımı, durum registeri 7. kümülatör register tasarımı 8. Genel işlemci tasarımı, kontrol birimlerinin yapıları ve genel özellikleri 9. lgoritmik durum makinaları (SM), SM şeması, durum kutusu, karar kutusu, koşul kutusu, SM bloğu 1. Kontrol biriminde her bir durum için bir flip-flop kullanılması, decoder kullanılması ile oluşan tasarım, uygulamalı örnekler 11. Kontrol biriminde; decoder, multiplexer ve PL kullanarak oluşan tasarım, uygulamalı örnekler 12. Lojik kapı devrelerinde fan-out hesabı KYNKLR 1. Sayısal asarım, Morris MNO, MEB Yayınları. (ijital asarım) 2. Lojik evreler, Prof. r. Emin ÜNLN, İÜ Yayınları. 3. Lojik evreler, Prof. r. Emre HRMNCI, İÜ Yayınları. 4. igital esign Principles&Practices, John F. Wakerly, Prentice Hall. 5. he esign of igital Systems, J.B. Reatman, McGraw-Hill. 6. Principles of igital esign, aniel. Gajski, Prentice Hall.

3 1 1. RIŞIL EVRELER Şimdiye kadar ele alınan sayısal devrelerin çıkışları tamamen o anki devre girişlerine bağlı olan kombinasyonel devrelerdi. Örneğin VE kapısı bir kombinasyonel devredir. Bazı lojik devrelerde girişteki bilgi değişse bile saat darbesi gelmedikçe çıkış konum değiştirmez ise bu devrelere ardışıl devre (sequential logic) denir. 7 rakamlı bir telefon numarasında 6 rakam çevirdiğimizde telefon çalmaz, 7. rakam çevrilince telefon çalar, burada 7. rakam clock darbesidir. Girişler Çıkışlar Kombinasyonel evre Bellek (Hafıza elm.) Şekil 1.1 rdışıl devre blok şeması rdışıl devrenin durumu, bellekteki durumun değişmesi ile değişir. Yani kombinasyonel devre, girişleri belirler, belleğin durumu ise çıkışları belirler. Clock g g n d Kombinasyonel evre I I p n Bellek FF1 d m I n I pm Bellek FFm Şekil 1.2 Genel ardışıl devre şeması

4 2 İki çeşit ardışıl devre vardır ve bunların sınıflandırılması devrelerin sinyal zamanlamasına bağlıdır. Başka bir şekilde ifade edilecek olursa ardışıl devreler girişlerinde olan değişikliğin çıkışlarına yansıtılma zamanına göre sınıflandırılırlar. Birinde girişlerinde olan değişiklik beklemeksizin yalnızca kullanılan kapı vs. gibi birimlerin gecikme süresi kadar sonra çıkışa yansıtılır. Burada herhangi bir senkronlama işareti yoktur. olayısıyla bu çalışma şekli asenkron olarak adlandırılır. iğerinde ise girişlerinde olan değişiklik çıkışlara hemen yansıtılmaz; değişikliğin yansıtılması için bir senkronlama işareti kullanılır. Bu işaret aktif olduğunda girişlerinde olan değişiklik çıkışlara yansıtılır, burada da tabi ki devrede kullanılan kapı vs. eleman gecikmeleri yine söz konusudur. Bu şekilde çalışma şekliyse senkron olarak adlandırılır. Flip-Flop Uyarma abloları 1.1. Senkron rdışıl Lojik evreler X X X X X X 1 rdışıl devreler senkron ve asenkron olarak ikiye ayrılmaktadır. Yaygın olarak çok kullanıldığı için senkron ardışıl devreler (zamanlanmış sıralı devreler, senkron ardışıl lojik) anlatılacaktır. rdışıl senkron devreler iki aşamada incelenecektir: a) Senkron ardışıl devre analizi b) Senkron ardışıl devre sentezi Senkron ardışıl devre analizi Senkron ardışıl devrelerde çıkışlar ve bir sonraki durum, girişlerin ve mevcut durumların bir fonksiyonudur. Böyle bir devrenin blok şeması aşağıda gösterilmiştir: X Z X n Senkron rdışıl Lojik evre Z n Clock Şekil 1.3. Senkron ardışıl devre şeması

5 3 Örnek 1.1. Şekil 1.4 de verilen devrenin analizini gerçekleştiriniz. X X Y Y Y Y Y Y CLK S R FF Y Y S R FF Y Y S R FF Y Y Z Şekil 1.4. Senkron ardışıl devre analizi- Örnek devre1 (evrede kullanılan tüm kapılar NN dır) evrenin bir girişi ve bir çıkışı vardır: X girişi ve Z çıkışı yanında dışarıdan CLK senkronlama işareti verilmektedir. Şekil 1.4 deki devreden Z çıkış için; fonksiyonu bulunur. Clock darbesi geldiğinde ise dir. iğer yandan FF uyarma fonksiyonları şu şekilde yazılabilir: ( ),,,

6 4 CLK darbelerine göre FF ler değişik durumda olabilirler. durumu olarak ele alalım ve numaralı durum olarak gösterelim. Bağımsız X değişkeninin ve 1 olması halinde her CLK darbesinde çıkışının hangi değerler alacağı aşağıda gösterilmiştir. durumunu FF lar başlangıç bağımlı değişkenlerinin Z değeri için;, olduğu için in çıkışı durum değiştirmez ve CLK dan sonra yine olur., olduğu için nin çıkışı durum değiştirmez ve CLK dan sonra yine olur., olduğu için ün çıkışı durum değiştirir ve CLK dan sonra yine olur. O halde gelen CLK darbesi sonunda FF çıkışları olan bağımlı değişkenler durumundan durumuna geleceklerdir. Bu yeni durumu bir parçası Şekil 1.5 de gösterildiği gibi elde edilebilir. ile gösterirsek devrenin durum diyagramının X Z 2 Şekil 1.5.urum diyagramının parçası-1 Bu şekle göre, t anında durumunda olan ardışıl devreye girişi uygulanırsa Z çıkışında oluşur ve anında devre durumuna geçer. ynı şartlarda X= olduğu kabul edilirse CLK darbesinden sonra FF çıkışlarının olacağı ve devre çıkışı kalacağı görülür. Bu yeni durumu ile gösterirsek devrenin durum diyagramının bir parçası Şekil 1.6 daki gibi olur. X Z X Z 3 2 Şekil 1.6. urum diyagramının parçası-2 ynı şekilde işleme devam edilirse devreye ait durum diyagramının tanımı Şekil 1.7 deki gibi olacaktır.

7 Şekil 1.7. urum diyagramının parçası-3 urum diyagramından başlangıç durumunda iken arka arkaya gelen 3 CLK darbesinde ise çıkışı 3. CLK darbesi sonunda olur, in diğer durumlarında olur. Belirsiz durumların önüne geçmek için FF ların çıkışlarını başlangıçta sıfırlamak gerekir. Şekil 1.7 deki durum diyagramından Çizelge 1.1 deki durum tablosu elde edilir. Çizelge 1.1. urum ablosu Şimdiki urum Gelecek urum Çıkış (Z) X= X=1 X= X= urum tablosu, durum sayısı minimum olan bir tablodur. Yani tekrarlanmış durumlar yoktur. urum sayısı minimum olan Çizelge 1.1 den uygulama tablosu elde edilir. Uygulama tablosu, durum geçiş tablosu, çıkış tablosu ve FF uyarma tablolarından oluşmaktadır. Uygulama tablosuna ait sözü edilen tablolar ayrı ayrı yazılacağı gibi Çizelge 1.2 deki gibi de gösterilebilir. Çizelge 1.2. Uygulama ablosu urum Ş.. Giriş G.. FF Girişleri Çıkış urum X Z X X X X X X 1 X X 1 X X X

8 6 Uygulama tablosunda durumlar X= ve X=1 için birer kere yazılır. FF uyarma giriş değerleri SR FF a ait geçiş tablosundan faydalanılarak elde edilir. Örneğin 1 durumunda X= için 3 durumuna geçilmiştir ve Y1 çıkışı dan 1 e geçmiştir. Bu durumda Uygulama tablosundan yararlanılarak bağımlı ve bağımsız değişkenlere göre FF uyarma girişleri ve Z çıkışı için Karnaugh diyagramı çıkarılır. Uygulama tablosunda gösterilmeyen durumlar yani kullanılmayan durumlar Karnaugh diyagramında keyfi olarak gösterilir X X X Benzer şekilde işleme devam edilirse aşağıdaki sonuçlar bulunur: urum tablosunda kullanılmayan kombinasyonların herhangi bir kargaşaya neden olmaması için, bu kombinasyonların bir CLK darbesi sonra belirli bir konuma döndürülmeleri gerekir. Bu konum yani başlangıç konumu olsun. Enerji verilince FF çıkışlarında kullanılmayan komutlardan oluşursa, bu durumun birinci CLK darbesi sonunda konumuna dönmesi gerekir. Bu durumda yalnız çıkışı konum değiştirir, ve ise konum değiştirmez. O halde olur. Kullanılmayan kombinasyonlardan kombinasyonunun birinci CLK darbesi sonunda konumuna gelmesi için olmalıdır. Bu değerler için kullanılan uyarma tabloları ve bu tablolardan elde edilen uyarma fonksiyonları Çizelge 1.3 de verilmiştir. Önceki tablolarda kullanılmayan durumların konumuna dönmeleri için olur. Önceki tablolara bu durumlar ilave edilir.

9 7 Çizelge 1.3. Ek uygulama tablosu Şimdiki urum Giriş Gelecek urum X Yeni oluşan son duruma göre Karnaugh diyagramları yeniden hazırlanır. FF uyarma girişleri ve Z çıkışı için aşağıdaki ifadeler elde edilir X X

10 urum Sayısının zaltılması rdışıl devrede kullanılan lojik kapı ve FF sayıları azaltılabilir. - adet FF dan adet durum oluşur. FF sayısının azaltılması hem durumun azaltılması hem de maliyet yönünden gereklidir. urumlar azaltılırken, giriş ve çıkıştaki isteklerin önceki durumdaki gibi yerine getirilmesi gerekir. Şekil 1.8 deki durum diyagramı ile bu konu daha detaylı açıklanacaktır. iyagrama ait devrenin bir girişi ve bir çıkışı vardır. urumlar dir. g a b c d e f Şekil 1.8. urum diyagramı iyagrama bakarak durumların azaltılıp azaltılamayacağı konusunda bir fikir yürütülemez. Bu yüzden durum diyagramından hareket edilerek durum tablosu oluşturulur. Çizelge 1.4 de elde edilen durum tablosu görülmektedir. Çizelge 1.4. urum tablosu Şimdiki urum Gelecek urum Çıkış (Z) a a b b c d c a d d e f 1 e a f 1 f g f 1 g a f 1 urumların azaltılabilmesi için, şimdiki duruma ait sonraki durumun ve çıkışın eşit olması gerekir. Bu özelliği sağlayan durumlar e ve g dir. O halde g durumu silinip

11 9 bunun yerine e yazılabilir. g yerine e yazılırsa f durumuna ait gelecek durum için e, için f olur. Bu ise d durumuna ait gelecek durumu ile aynıdır, çıkışlarda aynı olduğu için f yerine d yazılabilir. Böylece Çizelge 1.4 deki durum tablosundan f ve g silinerek bunların yerlerine d ve e yazılabilir. urum sayısının azaltılmasını gösteren tablo Çizelge 1.5 de verilmiştir. Çizelge 1.5. urum tablosunun azaltılması Şimdiki urum Gelecek urum Çıkış (Z) a a b b c d c a d d d e f 1 e a f d 1 f g e f 1 g a f 1 İndirgenmiş durum tablosu Çizelge 1.6 da görülmektedir. Çizelge 1.6. İndirgenmiş durum tablosu Şimdiki urum Gelecek urum Çıkış (Z) a a b b c d c a d d e d 1 e a d 1 İndirgenmiş durum tablosuna uygun yeni akış diyagramı Şekil 1.9 da görülmektedir. e a b c d Şekil 1.8. İndirgenmiş durum diyagramı

12 1 Örnek 1.1. flip-flop kullanarak 4 bitlik bir sayıcı tasarlayınız. Sayıcı başlangıçta gösterecek ve 9 sayısını saydıktan sonra tekrar a dönecektir. 9 1 } 8 2 Başlangıçta bütün FF lar resetlenerek, FF çıkışları 7 3 yapılır. Buna göre uygulama tablosu aşağıda verilmiştir. Sayıcının herhangi bir girişi ve çıkışı ( ) gibi yoktur. Şimdiki urum Sonraki urum FF Uyarma Girişleri Kullanılmayan durumlar: X X X X 1 1 X X

13 11 Örnek 1.2. sayan ve tekrar e dönen bir sayıcı tasarlayınız. Kullanılmayan durumlarda sayıcı e ayarlanacak ve JK FF kullanılacaktır (Başlangıçta FF çıkışlarının konumunda olduğu kabul edilecek) urum diyagramından görüleceği gibi durumlar 3 bit kullanılarak ifade edilebilir. Şimdiki urum Sonraki urum FF Uyarma Girişleri X X X X Örnek 1.3. Girişe gelen her 3 adet Lojik 1 değeri için çıkışında Lojik 1 veren tek girişli tek çıkışlı senkron ardışıl devreyi gerçekleştiriniz. X= durumundan başlayalım. X=

14 12 X= iken Z= olur, 111 durumunda dizi yakalanır ve kendi durumunda kalır. X= olursa başa döner. urum diyagramı incelenecek olursa 4 durum söz konusudur. Böyle bir durumda 2 FF yeterli olacaktır. Şimdiki urum Giriş Sonraki urum FF Uyarma Girişleri Çıkış X X X X X J J FF Q FF B Q B K K Clear Clock

15 13 Örnek dizisini yakalayan devreyi JK flip-flopları kullanarak gerçekleyiniz. X Şimdiki urum Gelecek urum Çıkış (Z) a b a b b c c b d b d e a 1 e b c Şimdiki urum Giriş Sonraki urum FF Uyarma Girişleri Çıkış X X X X

16 14 Örnek dizisini yakalayan devreyi flip-flopları kullanarak gerçekleyiniz. X Şimdiki urum Gelecek urum Çıkış (Z) a a b b c b c d b d a e b 1 e c b Şimdiki urum Giriş Sonraki urum FF Uyarma Girişleri Çıkış

17 15 Örnek dizisini yakalayan devreyi flip-flopları kullanarak gerçekleyiniz. X Şimdiki urum Gelecek urum Çıkış (Z) a a b b c b c a d d c e b 1 e c b Şimdiki urum Giriş Sonraki urum FF Uyarma Girişleri Çıkış

18 Senkron rdışıl evre Sentezi rdışıl devrenin tasarımı sentez işleminin konusudur. asarım işlemi için aşağıdaki işlem adımları takip edilir. (a) evrenin davranışı sözle tanımlanır. Bu tanımlamaya uygun olarak durum diyagramı çıkartılır. Bu işlem için zaman diyagramı veya diğer bilgilerden faydalanılabilir. (b) urum diyagramından faydalanılarak, mümkünse durumlar azaltılır. (c) Kullanılacak FF sayısı ve tipi belirlenir. (d) urum diyagramında kullanılmayan durumlar da göz önüne alınarak uygulama tablosu çıkartılır. (e) Uygulama tablosundan FF uyarma tablosu ve çıkış tablosu çıkartılır. Bu tablolarda kullanılan değişkenler devrenin bağımlı ve bağımsız büyüklükleridir. (f) Uyarma ve çıkış tablolarından lojik fonksiyon elde edilir. (g) Lojik fonksiyonlara uygun olarak devre çizilir. Kullanılmayan durumlar için bir istek belirtilmemişse bu durumlar tasarım sırasında göz önüne alınmazlar. Bazı devrelerde çıkış olmayabilir, sadece giriş olabilir. Örnek 1.4. SR FF kullanarak verilen durum diyagramına ait lojik devreyi gerçekleştiriniz. e a b X X c d

19 17 urum tablosu şu şekilde olur: Şimdiki urum Gelecek urum Çıkış (Z) a a e 1 b a c 1 c c d 1 d b e 1 e c b ablo incelenirse durum sayısının azaltılamayacağı görülür. 5 durum olduğu için tasarım için 3 FF gerekir. urum Ş.. Giriş G.. FF Uyarma Girişleri Çıkış urum X Z d 1 1 b X 1 1 d 1 1 e 1 X X 1 a 1 1 a X X X a e 1 X 1 1 c 1 1 c X X X c 1 1 d X 1 X 1 b a X 1 X b c X X 1 1 e 1 1 c 1 1 X e b Kullanılmayan durumlar: X X X X 1 X X X X X X 1 X X

20 18 Örnek 1.5. JK FF lar ile Mod 4 sayıcısı aşağıdaki özelliklere göre gerçeklenecektir: a) Sayıcı, iki girişli ( ) ve iki çıkışlı ( ) ileri- geri sayıcıdır b) İki girişin ikisi birden 1 olmamaktadır. c) olduğunda ileri saymakta fakat çıkış maksimum sayıyı gösterince sabit kalmaktadır olduğunda geri saymakta fakat çıkış minimum sayıyı gösterince sabit kalmaktadır. ifadesi FF ların sonraki durumunu göstermektedir. Sayılacak sayılar, 1, 2, 3 olduğu için 2 FF yeterlidir. başlangıç durumudur. Sayıcı urumu eğişmeyecek 1 Geri sayacak 1 İleri sayacak 1 1 Keyfi Şimdiki urum Giriş Gelecek urum FF Uyarma Girişleri Çıkış

21 X X 1 X X 11 X X X X 1 1 X X X X 1 X X 1 11 X X X X 1 X X X X 1 X X 1 11 X X X X 1 1 X X X X 1 X 1 1 X 11 X X X X 1 X 1 X

22 2 2. REGİSERLR Bir sayısal sistemin saklayabileceği en küçük bilgi birimi 1 veya lojik değerine sahip bir ikili (binary) bilgi veya bir bittir. Bir veri biti, FF veya bir bit saklayıcı (register) olarak adlandırılan elektronik devrede saklanır. Bir bitlik bir FF hafıza hücresi olarak adlandırılır. Çalışma gücü kesilmediği ve sinyaller ile durumun değişmediği takdirde, süresiz kalabileceği iki kararlı duruma sahiptir. şağıdaki şekilde bir bitlik bir register görülmektedir. Set Set Set Q Q n n Q Q CLK FF Q CLK Q CLK Q Clear Seviye tetiklemede bu i aret olmaz Clear Şekil 2.1. Bir bitlik register Seviye tetikleme Clear CLK tetikleme seviyesinde kaldığı müddetçe çıkış girişi takip eder. tipi FF mikroişlemcili sistemlerde oldukça yoğun olarak kullanılmaktadır. iğer FF larda kullanılabilir bit register Birden çok veri bitini aynı anda saklamak için tipi FF ların saat girişleri m-bit register oluşturacak şekilde paralel olarak birleştirilir. Giri veri yolu CLK CLK CLK CLK m Q Q, Çıkı veri yolu Q m Şekil 2.2. m-tane tipi FF tan oluşan m-bir register

23 21 bit: binary digit ( ya da 1) nibble: 4 bitlik veri paketi ( byte: 8 bitlik veri paketi Bir byte lık bir alan 256 adet veri kaydedilebilir. Genelde mikroişlemci sistemlerde temel veri yolu uzunluk birimi olduğundan değişik yapılarda 8 bit registerlar üretilmiştir. Örneğin 74X273 yukarıdaki şekilde görüldüğü gibi 8 tane tipi FF içerir. Genelde FF çıkışlarındaki bilgilerin bir kontrol mekanizmasına bağlı olarak ilgili birimlere aktarılması istenir. Bu durumda FF ların veri çıkışlarına 3 durumlu buffer eklenir. Böylece paralel olarak veri aktarımı kontrol altına alınmış olur. Giri veri yolu CLK CLK CLK CLK m Q Q Q m E Çıkı veri yolu Şekil 2.3. Üç durum çıkışlara sahip m-bir register x x y y E x x y y E E Enable imkan tanımak OC Output Control veya OE Output Enable entegrelerdir. 74X374, 74X574 entegreleri 8 bitlik pozitif kenar tetiklemeli 3 durumlu çıkışlara sahip

24 22 Q Q 8 bit 8 bit 8 bit 8 bit 7 Q 7 7 Q 7 CLK O E CLK O E Giri kontrol Çıkı kontrol Giri kontrol Çıkı kontrol (a) Şekil 2.4. Üç durum çıkışlı 8-bit (octal) register (a) Kenar tetiklemeli, (b) Seviye tetiklemeli (b) 2.2. Registerlarda paralel bilgi aktarımı a b c d FF FF B FF C FF Q Q B Q C Q CLK a b c d Şekil 2.5. Registerlarda paralel bilgi aktarımı Seri bilgi aktarımı shift (kaydırıcı) register ile yapılır Sağa ötelemeli register Seri Bilgi Girişi Q B Q B B C Q C C Q Reset FF FF B FF C FF Seri Bilgi Çıkışı Clock Şekil bitlik sağa ötelemeli register (shift register) 4 CLK darbesi ile 4 bitlik bilgi yerleşir. Başka bir deyişle 4 CLK darbesinden sonra girişe gelen ilk bilgi çıkıştan alınır.

25 23 Seri Bilgi Girişi J Q J B Q B B J C Q C C J Q Reset K FF FF B Q K B Q B K C Q C K Q FF C FF Seri Bilgi Çıkışı Clock Şekil 2.7. JK FF ile 4-bitlik sağa ötelemeli register (shift register) 2.4. Sola ötelemeli register C B Seri Bilgi Girişi Seri Bilgi Çıkışı Q FF Q C FF C C Q B FF B B Q FF Reset Clock Şekil bitlik sola ötelemeli register (shift register) 2.5. Çift yönlü paralel yüklemeli registerlar Şekil 2.9. Paralel yüklemeli 4-bitlik iki yönlü ötelemeli register (74194)

26 24 İşlem eğişme yok 1 Sağa kaydır 1 Sola kaydır 1 1 Paralel yükle 2.6. Registerlar arası veri transferi Registerlar arası veri transferi, verinin okunacağı bir kaynak (source) register ile verinin yazılacağı bir hedef (destination) register gerektirir. Bu iki register bir veri yolu ile birbirine bağlanmalıdır. Bir mikroişlemcili sistemde pek çok kaynak ve hedef register bulunabileceği için, her kaynak ve hedef çiftini kendilerine ayrılmış bir veri yolu ile bağlamak mümkün değildir. Bu yüzden mikroişlemcili sistemler paylaşılan veri yolu kullanır İç register transfer Registerlar sembolik olarak aşağıdaki şekillerde olduğu gibi gösterilir: bitlik register 8 MBR PC H PC L (8) ile belirleniyorsa 8 bitlik register söz konusudur (MBR ve PC mikroişlemcilerdeki özel register isimleri, PC: Program counter). MBR(16)=PC(16) PC(L)=PC(1-8), PC(H)=PC(9-16) Bir registerdan diğerine veri transferi yer değiştirme operatörü ile gösterilir. ifadesi B den ya veri transferini gösterir ransfer işleminin zamanını belirleyen kontrol fonksiyonları bir boolean fonksiyonudur ve bu şekilde olan işlemler aşağıdaki gibi gösterilir. ifadesi olması durumunda B deki bilginin ya transferi mevcut. B X load

27 25 Sembol anım Örnek Harf Register (Rakam) İndis Register biti Register parçası Veri transferi ve yönü Kontrol fonksiyonları sınırlamalı İki mikroişlemi ayırma Memory transferi için adresin belirlenmesi Bazı durumlarda herhangi bir register farklı iki kaynaktan (register) aynı anda olmamak şartı ile bilgi alabilir. B Select Enable Quad MUX load C Şekil 2.1. MUX kullanarak iki kaynaktan tek bir registera bilgi aktarımı Bus transfer ijital sistemler birçok registera ve birçok registerdan diğerine veri transferinde birçok iletim hatlarına sahiptir. P P P P P 4 P

28 26 : Kontrol sinyalleri oplam 8 8 tane iletim hattına ihtiyaç var. Bunun için bus organizayonu yapılıyor. Şekilden görüleceği gibi 3 register arasında 6 iletim yolu ve her iki register arasında seçme işleminin yapılması için MUX lara ihtiyaç vardır. Eğer her bir register tane FF dan meydana gelmişse iletim hattına ve 3 MUX a ihtiyaç vardır. Register sayısı arttıkça hat sayısı ve MUX sayısı haliyle artacaktır. Eğer transfer işlemni belirli bir anda belirli bir register sınırlarsak bu durumda registerlar arasındaki yol sayısı azaltılabilir. Örnek 2.1. şağıdaki devrede kelimesini yazınız. mikroişlemini yapmak için gerekli olan kontrol P R RK RL RN P : 8 bitlik veri yolu (ata bus) ----ata bus için 8 bit yeterli Kontrol sinyali Kontrol sinyalleri işlemi (mikroişlem, mikroprogram) Bu işlemi yapmak için 1. kontrol sinyali ile deki bilgi ye aktarılır. 2. kontrol sinyali ile deki bilgi ya aktarılır. İki adet CLK darbesi sonunda yukarıdaki işlem yapılmış olur.

29 27 Örnek registerdan oluşmuş bir bus organizasyonunun incelenmesi Paralel yükleme 8 R 8 bit R 8 bit R 8 bit R 8 bit 8 P 8 P P P ecoder 8 Seçme uçları S S 4 E Quad MUX 8 S S E Seçme uçları 8 Çıkış 8 Veri hattı () İzin uçları, aktif olduğu zaman buna ait eleman (entegre devre) çalışır. Sistemin çalışması için ekoder çıkışı ( ) ( ) yi sürekli aktif tutmalıyız. 4 MUX çıkışı çıkışa aktarılır 1 çıkışa aktarılır 1 çıkışa aktarılır 1 1 çıkışa aktarılır işlemi yapmak istiyoruz 1. kontrol sinyali ile işlemi yapılır. Buna göre ı dataya aktarabilmek için 4 ve olmalı. kontrol kelimesi 4 dir. 2. ata e aktarılır ( işlemi yapılıyor) Bunu yapmak için dekoderin 3 nolu çıkışına aktif yapmalıyız. Bunun için, olmalıdır. kontrol kelimesi olmalıdır. Böylece mikroişlemi için kontrol kelimesi P P ve aktif olmazsa elemanların çıkışları yüksek empedans gösterir. ise F ise ile arası açık devre (yüksek empedans) C

30 28 Yukarıdaki 4 register için ortak bus ı daha detaylı çizersek aşağıdaki devreyi elde ederiz. Select MUX i in ortak bit i in n MUX bit i in B n B B MUX bit i in C n C C MUX bit i in Select Enable ecoder n MUX ıkı lar ıkı lar Bit sayısı kadar MUX gereklidir. Register sayısı ise MUX için giriş sayısını belirler. Select bit i in n MUX B n B B n bit i in C n C C MUX Select Enable ecoder n ıkı lar n ıkı lar

31 Register Kullanarak rdışıl evre izaynı Genel olarak registerlı bir ardışıl devrenin blok diyagramı aşağıda gösterilmiştir. Sonraki durum de eri CP Register Giri ler Kombinasyonel evre veya ROM Çıkı lar Şekil Register kullanarak ardışıl devre dizaynı blok gösterim Örnek 2.3. şağıda durum tablosu verilen devreyi register kullanarak dizayn ediniz. Şimdiki urum Giriş Sonraki urum Çıkış eğerler Karnaugh diyagramına aktarılıp indirgendiğinde load x CLK y

32 3 Örnek 2.4. Yukarıdaki örneği ROM kullanarak dizayn ediniz. dres Çıkışlar dres Çıkışlar epolu bilgi 4 5 n n Çıkışlar hafıza bit sayısını belirtir. Girişler adres hattını verir. Burada 8 ROM gerekir. ROM a yapılan giriş sayısı FF ların sayısı ve harici girişlerin sayısının toplamı kadardır. ROM çıkışlarının sayısı ise FF ların sayısı ile harici çıkışların sayılarının toplamı kadardır. Bu durumda ROM büyüklüğünün 8 olması gerekir ( giriş, çıkış var). 8 ROM y x ROM lu ve registerlı ardışıl devre 2.8. Seri ransfer S Shift Register S S I Shift Register S B CLK CLK Shift Kontrol Şekil Seri transfer blok gösterim

33 31 CLK Shift Kontrol Word time Kelime s resi 4 Şekil Zamanlama diyagramı Word time: Registerdaki bilginin kaydırılması için geçen süre Zamanlama darbesi Shift Register- Shift Register-B B nin seri çıkışı Başlangıç değeri Başlangıç den sonra den sonra den sonra den sonra Word ime sinyalinin üretilmesi Start C P S Q Word ime Shift Kontrol Stop R C P bit sayıcı Sayma izin Şekil Word ime sinyalini üreten devre CLK 8 Start S Stop R Q Word time 8 pals

34 32 3. LU SRIMI LU iki kısımdan oluşur: ritmetik Ünite: ritmetik işlemlerin yapıldığı ünite Lojik Ünite: Lojik işlemlerin yapıldığı ünite 4 bitlik bir LU için blok şeması aşağıdaki gibidir: giri i B giri i B B B B C out 4 bitlik LU (LS281) S S S C in M F F F F Şekil bitlik bir LU için blok gösterim : Elde girişi, bir önceki LU dan geleni alır. : Fonksiyon seçme uçları : Mod seçme ucu (ritmetik yada lojik işlemlerin hangisinin seçileceğini belirler) e kendimizde giriş verebiliriz. Eğer girişlerini hiçbir yerde kullanmaz isek, girişi de mod seçici giriş olarak kullanılır ve 4 tane seçme girişi olur. Burada işlemler bit bit yapılır entegresinde (LU), : Fonksiyon seçme uçları, : ritmetik/lojik seçme ucu, : ritmetik işlemler.

35 ritmetik işlemler ritmetik işlemler tam toplayıcı (full adder) ile yapılır. F iki tane biti toplayabilir. 1. oplama işlemi 2. Eldeli toplama işlemi 3. yı ile toplama B B B F C in F C in F C in C out C out C out F B F B F B 4. Çıkarma işlemi 5. nın aktarılması 6. nın 1 artırılması B F C in F C in F C in C out C out C out F B B F F 7. nın 1 azaltılması 8. nın aktarılması (II. method) F C in F C in C out C out F F

36 34 B girişlerini oluşturan devre Çıkış B S S Bitlik ritmetik İşlemci asarımı 4 tane F kullanarak oluşturabiliriz. Şekil bitlik aritmetik işlemci

37 35 girişini seçme girişi olarak kullanalım. Çıkış olma şartları İşlem ( ne zaman 1 olur?) nın transferi 1 1 oplama 1 1 Eldeli toplama 1 nın ile toplanması 1 1 Çıkarma ecrement Her zaman nın aktarımı : ritmetik işlemci çıkışı (1): Bütün bitler 1 ifadesinde yazılırsa olur. olma şartlarından bazılarını inceleyelim: 1. durumunda olur. Çünkü olduğunda elde çıkışı da toplam çıkış da olur. 2. durumunda olur. Çünkü daki bitlerin hepsinin 1 olması demektir (n=bit sayısı). Bu değere 1 eklenirse olur. olur. 3. durumunda olur. dir. 4. durumunda olur. Örnek 3.1. Girişleri ve seçme girişi olan toplama ve çıkarma işlemlerini gerçekleştiren 2 bitlik aritmetik işlem birimini tasarlayınız. için olsun B B için olsun F C in F C in C out C out F B F B B

38 36 C in i B i Kombinasyonel evre X i F F i X i Y i C in S Y i i: bit sayısı C out Bu durumda devre aşağıdaki gibi çizilir: C in B C in X F F S B Y C out C in X F F S B Y C out Ödev. Girişleri ve B olan seçme girişi S olan bir devrede increment ve decrement işlemi yapılacaktır. Bu devreleri gerçekleştiriniz.

39 37 için olsun ' için olsun F C in F C in C out C out F F 3.3. Lojik evrenin asarımı emel lojik işlemler: N, OR ve NO işlemi. iğer lojik işlemler bu 3 temel lojik işlemin toplamından oluşur. i B i OR N NO F i Lojik İşlem OR işlemi 1 XOR işlemi 1 N işlemi 1 1 NO işlemi S S i B i 1 bitlik lojik ünite MUX F i Bitlik LU asarımı S S

40 38 iken aritmetik işlem yapılır, iken lojik işlem yapılır (MUX liktir). ritmetik işlemci ve lojik işlemciyi ayrı ayrı yapmak karışık ve masraflı olacağından bunları tek işlemciye yaptırabiliriz. Bu iş için aritmetik işlemci kullanılabilir. C out (genel ifadesi lojik işlem için) X i Y i C in ritmetik İşlemci F i abloya geçiş yapalım ve lojik işleme nasıl geçilebileceğini araştıralım Şimdi buradan lojik işleme çevirmeye çalışalım. mi? olduğunda değeri lojik işlemini verir (XOR işlemi) ifadesinde tablodan değer verip baktığımızda için aritmetik işlemci ile lojik işlem değerleri eşit olur. yapıldığında (lojik işlem seçildiğinde) yapılabilirse LU, XOR işlemi yapar. durumunda aritmetik işlemci fonksiyon tablosu şöyledir (Sayfa 35 deki tablodan): Lojik işlemler Lojik işlemin adı 1 OR 1 1 XOR 1 1 N NO ritmetik işlemcinin yaptığı XOR ve NO işlemleri aynı kalırken nın transferi OR işlemine ve XNOR işlemi N işlemine çevrilmelidir ki lojik işlemler yapılmış olsun.

41 39 nın transferinin OR işlemine çevrilmesi: i F i B i B i i F i B i B i S i XNOR işleminin N işlemine dönüştürülmesi durumunda XNOR işlemi N işlemi haline dönüşsün. durumunda, olduğu tablodan görülmektedir. XNOR işleminin N e dönüştürülmesi için bu değerler ifadesinden değerinin elde edilmesi gerekmektedir. Bu sebepten ve değişkenleri fonksiyonunda yerine yazılırken değişkeni kullanılır. elde edilir. Bu ifadeden ifadesine ulaşmak için ilk ve son lojik ifadelerin sıfırlanması gerekir. Bunun için olarak seçilmelidir. olarak elde edilir, yani işlem N e dönüşür. C in i B i S F F i B i C out LU nun yaptığı işlemler Seçme Girişleri Çıkış İşlem nın transferi 1 nın 1 fazlası 1 ile B nin toplanması 1 1 ile B nin toplam sonucunun 1 fazlası 1 nın ile toplanması 1 1 ile B nin farkının alınması 1 1 nın 1 eksiği nın transferi 1 OR 1 1 XOR 1 1 N NO

42 4 Böylece tasarlanan lojik ünite ile aritmetik ünite birleştirilirse Şekil 3.3 deki 1 bitlik LU elde edilir. C in S S S i B i X i F F i B i Y i C out Şekil bitlik LU

43 41 4. URUM REGİSERİ (Status Register) LU da yapılan aritmetik işlemler hakkında bilgi verir. Örneğin elde var mı?, taşma var mı?, sonucu sıfır mı? gibi Bu işlemlerin 4 tanesini ele alacağız: Elde (Carry) C ile gösterilir. Sayı sıfır (Zero) Z ile gösterilir. Sayı negatif (Negative) N ile gösterilir. aşma (Overflow) V ile gösterilir. C, Z, N, V: Her biri 1 bit yani 1 FF dur. B 7 B 7 C C 7 8 bitlik LU Se me giri leri S S S C in Elde giri i V Z N C F 7 F F F 4 F F F F Şekil FF li durum registerı 4 durumu birden gösteren register ise 4 FF lu durum registeri olur. : Zero : Negatif : Elde (Carry) : aşma ise ise ise ise ise ise ise ise

44 42 7 B 7 B B F C in7 C out F C in C out F C in C i C out7 C o F 7 F F Şekil 4.2. LU nun içinde tam toplayıcıların detaylı çizimi : İşaret biti dir. ise işlem sonucu negatif, ise işlem sonucu pozitiftir. 7 : işlem sonucu (çıkış) dur. 7: en anlamlı bit, 7 ise sonuç negatif, 7 ise sonuç pozitiftir. 7 çıkışı bitine bağlanır. ritmetik işlemde elde varsa, yoksa olur. Eldenin olup olmadığı en son elde biti ile belli olur. Onun için son tam toplayıcının elde çıkışı durum registerinin bitine bağlanır. (zero) sıfır biti: ise sayı sıfırdır, ise sayı sıfır değildir. Burada sayı işlem sonucudur. ( 7) 7 Buna göre çıkışlar NOR işleminden sonra bitine bağlanır. : aşma bitidir. aşma biti işlem sonucunda sayının işaret değiştirdiğini gösterir. aşmanın olması için üç durumdan birinin oluşması gerekir: i. ynı işaretli iki sayının toplamı farklı işaretli çıkıyorsa taşma vardır. a. ile sayılarının işareti farklı ise bunların toplamları sonucunda hiçbir zaman taşma olmaz. Örneğin bir sayıda değer (- ) den büyük den küçük ise bitlik ise olur. 7 4 (XOR dan dolayı girişi 7 dir.) 7

45 43 b. İşaretli sayılarda toplama işlemi: İki negatif sayının toplamı pozitif ise taşma vardır. İki pozitif sayının toplamı negatif ise taşma vardır. 7 7 taşma yok taşma var taşma yok taşma var 7 4 ii. işleminde olduğu halde sonuç nin işareti ile aynıysa taşma vardır. iii. Sağa veya sola kaydırmada (ötelemede) sayı işaret değiştiriyorsa taşma vardır. V C ö a ma var V a ma

46 44 5. KYIRICI (ÖELEYİCİLER-SHIFER) Sola kaydırma için seri çıkış F 4 F F F Sağa kaydırma İçin seri çıkış Sola kaydırma Sağa kaydırma Lojik S S MUX MUX MUX MUX K 4 K K K İşlem İşlem açıklaması K yı Lojik yap 1 F nin sola kaydırılmış halini K ya aktar 1 F nin sağa kaydırılmış halini K ya aktar 1 1 F yi K ya aktar

47 45 6. LU İLE BUS ORGNİZSYONU R 8 R 8 MUX MUX B B B 8 ecoder a b E R R 8 8 C Elde biti Seri çıkış 8 LU Kaydırıcı Lojik 1 Lojik S S S S M K Kaydırma ucu Fonk. uçları 8 Çıkış Kaydırma işlemi paraleli seriye dönüştürmek için kullanılır. ise aritmetik işlem yapılır. ise lojik işlem yapılır. ise kaydırma yok. ise kaydırma var. ise elde var. ise elde yok (Elde biti bir FF dan yapılır). Örnek 6.1. mikroişlemi için gerekli kontrol kelimesi nedir? 1. bu durumda, MUX çıkışına aktarılır. 2. bu durumda, MUX B çıkışına aktarılır. 3. yani aritmetik işlem seçilir toplama işleminin kontrol kelimesi 5. kaydırma yok 6. registerini etkin hale getirir. Sonuçta bu mikroişlem için üretilmesi gereken kontrol kelimesi P P P 4 P P P

48 46 Örnek 6.2. mikroişlemi için gerekli kontrol kelimesi nedir? 1. bu durumda, MUX çıkışına aktarılır. 2. bu durumda, MUX B çıkışına aktarılır. 3. yani aritmetik işlem seçilir çıkarma işleminin kontrol kelimesi 5. kaydırma yok 6. registerini etkin hale getirir. Sonuçta bu mikroişlem için üretilmesi gereken kontrol kelimesi P P P 4 P P P

49 47 7. İŞLEMCİ ÜNİESİ Giriş verileri Registerlar R R R R n n n Lojik, lojik 1, Seri bilgi ecoder ecoder urum registeri V Z N C MUX 8 LU (74181) MUX B F B 7476 FF C in Kaydırıcı (74194) H Çıkış verileri decoder seçilerek istenen registera yükleniyor. 8 Çıkış verileri, B,, H, F girişleri kontrol sinyalleri C ile sağa döndürme, C ile sola döndürme için kontrol sinyalleri vardır. Kontrol sinyalleri toplamına kontrol kelimesi (control word) denir. Kontrol Kelimesi 8 H C in F B Clock darbesi ile hepsine belli bir süre verilir ve bu sürede gerekli işlem yapılmış olur (Örneğin gibi). İşlemci ünitesinin yaptığı işlemlere ait tablo şöyledir: Seçme girişleri Seçilen yol ve yapılan işlem Giriş Giriş Seçilmiyor Kaydırma yok 1 Sağa kaydırma 1 Sola kaydırma 1 1 Çıkışı sıfırla 1 (OR) - -

50 C ile sağa döndürme 1 1 (N) - C ile sola döndürme : MUX nın girişine gelen bilgi : MUX B nin girişine gelen bilgi : 8 decoderin seçtiği registerlar : LU nun çıkışı : Kaydırıcının çıkışı Seçme girişleri 1 ( ) ise MUX girişi=, MUX B girişi= ve decoder çıkışı= registerini seçer. ise LU çıkışı olur. Kaydırıcı sağa kaydırma işlemi yapar. Lojik değeri MUX girişine gelir ve aynı zamanda C biti olur. Lojik 1 değerini MUX nın girişine ve C ye yükler. C ile Sağa öndürme (2 ile Bölme) C R n R R R R C ile sağa döndürme, R n C, C R olur C ile Sola öndürme (2 ile Çarpma) C R n R R R C R ile sola döndürme, C R n, C R olur Mikroişlem İşlem (Fonk) ile i topla, ye koy den i çıkart, e koy ve i karşılaştır 11 Giriş verilerini e koy 1 1 i e yükle. Ç 1 i çıkışa aktar 1 1 yi sıfırla yı sıfırla yı sıfırla i sola kaydır ö yi sağa döndür Girişten bir registera, bir registerdan diğerine ve bir registerdan çıkışa bilgi aktarımında LU da ve kaydırıcıda işlem yapılmamaktadır. Bir registerın değeri tekrar kendisine aktarılarak durum registerındaki elde biti (C) sıfır yapılabilir. Kaydırıcıdaki sıfırlama fonksiyonu seçilerek bir registerin değeri sıfırlanabilir. ynı işlem şeklinde de yapılabilir.

51 49 Örnek 7.1. şağıdaki mikroişlemlerin yapılması için işlem biriminin kontrol kelimesinin değerini bulunuz. a) b) c) d) e) f) (veya) g) h) ö Örnek 7.2. ynı işlem birimini kullanarak,, ve registerlerindeki işaretsiz sayıların ortalamasını bulacak ve sonucu düzenleyiniz. Mikroişlem ö registerina koyacak bir mikroprogram Mikroişlem ö ö ö

52 5 8. KÜMÜLÖR REGİSERİN YPISI kümülatör register içindeki değeri sağa ve sola kaydırabilen, aritmetik mantık biriminin yapabildiği toplama ve mantık işlemlerini yapabilen bir ardışıl devredir. şağıdaki şekilde akümülatör registerin blok şeması görülmektedir. Register Q Z Kombinasyonel evre Kontrol değişkenleri Z= ise akümülatör içeriği sıfır değildir. Z=1 ise akümülatör içeriği sıfırdır. B C in Veri Girişleri Şekil 8.1. kümülatör register blok şeması Örnek bir akümülatör register kontrol biriminden gelen kontrol değişkenlerine göre aşağıdaki tabloda görülen mikroişlemi yapmaktadır. Çizelge 8.1. Örnek akümülatör mikroişlem tablosu Kontrol değişkeni Mikroişlem çıklama oplama Sıfırlama nın 1 e tümleyenini alma N işlemi (VE) OR işlemi (VEY) XOR işlemi Sağa kaydırma Sola kaydırma yı 1 artırma a) kümülatörde yapılan toplama işlemini gerçekleyelim: Şimdiki urum Girişler Gelecek urum FF Uyarma Girişleri Çıkış X X X 1 1 X X 1 1 X X X 1

53 51 Karnough a aktarılması X X X X X X X X C in J Q B i P K FF C in Şekil bitlik kombinasyonel devre (1 bit ) B 8 8 B 7 7 B Kombinasyonel devre giri leri F 8 F 7 C out F C in C out C in FF FF FF Register 8 7 Şekil 8.3. mikroişlemini gerçekleştiren devreye ait blok diyagramı

54 52 b) kümülatörde yapılan sıfırlama (silme) işlemini gerçekleyelim: olduğunda bütün FF lar sıfırlanacaktır (bütün FF içerikleri silinecektir). bit için ve olduğunda olduğu için olur. J Q i P K FF Q i Şekil 8.4. mikroişlemini gerçekleştiren devre c) kümülatörde yapılan 1 e tümleme işlemini gerçekleyelim: olduğunda nın inversi alınır. O halde olması gerekir. Bunun için ve olmalıdır ( ). P J K FF Q Q i i Şekil 8.5. mikroişlemini gerçekleştiren devre d) kümülatörde yapılan VE işlemini gerçekleyelim: X 1 X 1 X X ablodan hareketle 4 elde edilir. e) kümülatörde yapılan VEY işlemini gerçekleyelim: X X 1 1 X X ablodan hareketle elde edilir.

55 53 f) kümülatörde yapılan XOR işlemini gerçekleyelim: X X 1 1 X 1 1 X 1 ablodan hareketle elde edilir. g) kümülatörde yapılan sağa kaydırma işlemini gerçekleyelim: i J i Q i i i i i Sa a kaydırma i K i Sağa kaydırmada FF un gelecek değeri soldaki FF un şimdiki değeri olduğundan söz konusu mikroişlem için FF uyarma girişleri 7 ve 7 olacaktır. h) kümülatörde yapılan sola kaydırma işlemini gerçekleyelim: i J i Q i i i i i Sola kaydırma i K i Sola kaydırmada FF un gelecek değeri sağdaki FF un şimdiki değeri olduğundan söz konusu mikroişlem için FF uyarma girişleri 8 ve 8 olacaktır. i) kümülatörde yapılan 1 artırma işlemini gerçekleyelim: i i i Q Q Q i i i J K J K J K Clock H i H i H i P H i Bu durumda registeri senkron bir sayıcı gibi tasarlanabilir.,,,

56 kümülatör registerin ( ) sıfır olup olmadığının denetlenmesi kümülatör registerdaki sayı ise dir. ise dir. i Q i Q i i i Q i Clock Z i Z i Z i Z i 8.2. Bir Bitlik kümülatör Fonksiyonu kümülatörün bir bitlik yapısı, her bir kontrol girişi için bulunan devreler birleştirilerek elde edilebilir. Bu durumda;

57 55 9. KONROL BİRİMLERİ Sayısal sistemler, veri işlem (işlemci ünitesi) ve kontrol birimlerinden oluşmaktadır. Veri işlem biriminde, sisteme gelen veriler okunmakta, işlenmekte ve sonuçlar bulunmaktadır. Kontrol biriminde ise veri işlem birimindeki devrelerin aç-kapa (enable) girişlerine uygulanan değerler (işlem başlatma işaretleri) bulunmakta ve böylece yapılacak işlemlerin sırası belirlenmektedir (Şekil 9.1). Bu amaçla kontrol biriminde durumlar saklanmaktadır. Önceden belirlenen algoritmaya göre bir sonraki durum değerleri bulunmaktadır. Bir sonraki durum değeri, o andaki durum değeri ile, dış kontrol girişlerine ve veri işlem biriminden gelen sonuçdurum değerlerine bağlı olarak belirlenmektedir. ış Kontrol Girişleri Giriş eğerleri Kontrol Birimi İşlem Başlatma İşaretleri Sonuç-urum eğerleri Veri İşlem Birimi Çıkış eğerleri Şekil 9.1. Bir sayısal sistemde kontrol ve veri-işlem birimleri arasındaki bağıntılar 9.1. Kontrol Birimlerinin Yapıları Sistemde uygulanan algoritmanın büyüklüğüne ve karmaşıklığına göre kontrol biriminin gerçekleştirilmesinde değişik yöntemler uygulanmaktadır. Bu yöntemler başlıca dörde ayrılmaktadır. 1. Her bir durum için bir FF kullanılması Kontrol biriminin durum diyagramı bulunduktan sonra, her bir durum için bir FF kullanılmakta ve FF çıkışları durumu belirlemektedir. Bu nedenle bir anda yalnız bir FF un çıkışı 1 olmaktadır (Şekil 9.2). Bu tür kontrol birimleri, karmaşıklığı az olan sistemlerde kullanılmaktadır.

58 56 iğer kontrol çıkışları ış kontrol girişleri Kontrol Birimi FF Q FF Q CLK Şekil 9.2. Kontrol biriminde her bir durum için bir FF kullanılması 2. Sıra registeri ve kod çözücü kullanılması Pou yönteminde FF lar yerine bir register ve kod çözücü kullanılmaktadır (Şekil 9.3). Bu yöntem biraz daha karmaşık sistemlerde uygulanmaktadır. ış kontrol girişleri iğer kontrol çıkışları Şimdiki urum Kontrol Birimi n Sıralama Registeri n Kod Çözücü n Gelecek urum Şekil 9.3. Kontrol biriminde sıralama registeri ve decoder kullanılması 3. Programlanabilir Lojik izi (PL-Programmable Logic rray) kullanılması Yukarıdaki yöntemde kullanılan kontrol birimi ve kod çözücünün yerini programlanabilir lojik dizi almaktadır (Şekil 9.4). Bu yöntem genellikle karmaşık sayısal sistemlerde uygulanmaktadır. Sıralama Registeri ış kontrol girişleri PL İşlem Başlatma İşaretleri n Şekil 9.4. Kontrol biriminde PL kullanılması

59 57 4. Mikroprogram kontrol Bu yöntem daha karmaşık sistemlerde kullanılmaktadır. Burada ROM kullanılmakta ve bir sonraki adres bilgisi ile devre birimlerinin işlem başlatma işaretleri bellekte saklanmaktadır (Şekil 9.5). evrenin izleyeceği durumlar ve bu durumlarda ve bu durumlarda yapılacak işlemler, bellekteki kelimelerde sırasıyla saklanmaktadır. Bu nedenle belleğin programlanması (içine gerekli bilginin saklanması) söz konusudur. Bu yöntemin kullanılmasının yararı, kontrol devresinin ve içindeki bağlantılarının değiştirilmeden, belleğin yeniden programlanarak yapılacak işlemleri sırasının değiştirilmesidir. ış kontrol girişleri Bir sonraki adres bilgisi Bir sonraki adresin seçme devresi dres Register Kontrol Belleği ROM İşlem başlatma işaretleri Şekil 9.5. Mikroprogram kontrol birimi aha büyük sistemlerin gerçekleştirilmesinde mikroişlemciler kullanılmaktadır.

60 58 1. LGORİMİK URUM MKİNLRI lgoritmik urum Makinası (lgorithmic State Machine-SM) ardışıl devrelere verilen ikinci bir isimdir. Sayısal bir sistemin kontrol sırası ve veri işleme görevleri bir donanım algoritmasıyla tanımlanır. lgoritma bir sorunun nasıl çözüleceğini belirten sonlu sayıda işlem basamağından oluşur. onanım algoritması belli bir cihaz parçasıyla problemi uygulamak için kullanılan bir işlemdir. Sayısal donanım algoritmalarını tanımlamak için özel olarak geliştirilen akış şemasına SM şeması denir. SM şeması klasik akış şemalarına benzer, ancak farklı yorumlanır. Klasik akış şemasında bir algoritmanın işlem basamakları ve karar yolları, zaman ilişkileri dikkate alınmadan tanımlanır. SM şeması ise hem olayların sırasını hem de sıralı kontrol devresinin durumlarıyla bir durumdan ötekine geçilirken gerçekleşen olaylar arasındaki zamanlama ilişkisini tanımlar SM Şeması Şema üç temel elemandan oluşur: urum kutusu, Karar kutusu ve Koşul kutusu. Kontrol sırasındaki bir durum Şekil 1.1 deki gibi bir durum kutusu ile gösterilir. Kutu içine kaydedici işlemleri ve ilgili durumdayken kontrol devresinin ürettiği çıkış sinyal isimleri yazılan bir dikdörtgen şeklindedir. Sembolik bir adla gösterilen durum, kutunun üst sol köşesine yazılır. uruma verilen ikili kod ise üst sağ köşeye yazılır (Şekil 1.1). İsim İkili kod 11 Kaydedici işlemi veya çıkış Genel Gösterim R BŞL Özel Örnek Şekil 1.1. urum kutusu Karar kutusu bir girişin kontrol alt sistemi üzerindeki etkisini tanımlar (Şekil 1.2).

61 59 1 Koşul Çıkış Yolu Çıkış Yolu Şekil 1.2. Karar kutusu Koşul kutusu ise Şekil 1.3 de görülmektedir. Koşul kutusunun giriş yolunun, karar kutusunun çıkış yollarından birisinden gelmesi gerekir. Koşul kutusunun içinde verilen kaydedici işlemleri veya çıkışlar, giriş koşullarının yerine getirilmesi koşuluyla, belli bir durum sırasında üretilir. Karar kutusunun çıkış yolundan Kaydedici işlemi veya çıkış Şekil 1.3. Koşul kutusu Şekil 1.4 de koşul kutulu bir örnek verilmiştir. Kontrol devresi, durumundayken bir BŞL çıkış sinyali üretir. Kontrol durumundayken girişinin statüsünü kontrol eder. ise silinir ( yapılır); değilse aynen kalır. Her iki durumda da sonraki durum dir. BŞL E 1 R F E Şekil 1.4. Koşul kutulu örnek

62 SM Bloğu SM bloğu, bir durum kutusundan ve çıkış yoluna bağlı bütün karar ve koşul kutularından oluşan bir yapıdır. Bir SM bloğu, bir girişe ve karar kutularının yapısıyla temsil edilen herhangi bir sayıdaki çıkış yoluna sahiptir. SM şeması, bir veya birbirine bağlı birden fazla bloktan oluşur. Şekil 1.5 de SM bloğuna bir örnek verilmiştir. 1 E 1 F 1 R 4 Şekil 1.5. SM bloğu Karar veya koşul kutuları olmayan bir durum kutusu basit bir blok oluşturur. SM şemasındaki her blok, bir saat darbesi aralığı içindeki sistem durumunu tanımlar. Şekil 1.5 deki durum ve koşul kutuları içindeki işlemler, sistem durumundayken ortak bir saat darbesiyle yürütülür. ynı saat darbesi ayrıca sistem kontrol devresini ve ikili değerleriyle belirlendiği şekilde, veya 4 sonraki durumlarından birine anahtarlar. SM şemasının durum diyagramı şeklinde gösterimi Şekil 1.6 da verilmiştir. EF EF E Şekil 1.6. SM şemasının eşdeğeri olan durum diyagramı (şeması) ile gösterimi Kontrol birimi tasarlamak için bazen SM şemasını durum diyagramına çevirip daha sonra da sıralı devre işlemlerini kullanmak daha uygun olmaktadır.

63 61 Örnek 1.1. şağıda SM şeması verilmiş devrenin durum diyagramını çıkarınız. X 1 X X Y Z X Y Şartsız Y 1 Z X 1 Z Örnek 1.2. şağıda SM şeması verilmiş devrenin durum diyagramını çıkarınız. W WX W 1 WX X Z X Z Y Y X X Z Z 1 Y 1 1 Z 1 Z X 1

64 62 Örnek 1.3. İçinde iki adet flip-flop (E,F) ve bir adet 4 bitlik sayıcı () nın bulunduğu bir devrenin tasarlanması istenmektedir ( sayısının en anlamlı biti 4 dür). Başla (S) işareti 1 olduğunda, devre sayıcısını ve F flip-flobunu sıfırlayarak durumundan durumuna geçecek ve çalışmaya devam edecektir. aha sonra işlemler durduruluncaya kadar, her saat darbesinde sayıcı 1 artırılacaktır. Sayıcının ve 4 bitlerine bağlı olarak işlemler şu şekilde denetlenecektir. Eğer ise sıfırlanacak ve sayıcı devam edecektir. Eğer ise birlenecek, sonra eğer 4 ise sayıcı devam edecek, fakat 4 ise durumuna geçerek birlenecek ve sayım duracaktır. a) Bu devrenin SM diyagramını (şemasını) çıkarınız. b) evrenin kontrol biriminin durum diyagramını ve (kontrol işaretlerine bağlı olarak) yapılan fonksiyonları gösteriniz. c) evrenin işlem biriminin yapısını gösteriniz (E ve F flip-floplarının JK türü olduğunu varsayınız ve JK giriş fonksiyonlarını bulunuz). d) evrenin kontrol birimini her bir durum için bir flip-flop kullanarak tasarlayınız ( türü flip-flop kullanınız). e) evrenin kontrol birimini türü flip-flop ve kod çözücü kullanarak tasarlayınız. f) e şıkkında kullandığınız türü flip-flopların girişlerini MUX lar kullanarak bulunuz. a) b) S S 4 artsız 4

65 63 c) Başla S 4 Kontrol evresi C p J Q E FF 4 K ı ı (Eş zamanlı, sil girişli) Say C p Sil J K FF Q F C p d) urum diyagramı ve SM şemasından hareketle 4 4 çıkışının tümleyen çıkışından alınması, için 1 sinyalini sağlar. tümleyenini ( a ait -FF) çıkışı olarak tutmak için giriş fonksiyonuna fazladan bir inverter eklenir.

66 64 e) Şimdiki urum Sembolü Şimdiki urum Gelecek urum Girişler Giriş eğerleri MUX-1 MUX-2 Çıkışlar X X X X X X X X X X X S 4 Karar evresi G FF Q Q G ecoder S 4 Karar evresi G FF Q Q G Clock Clear ablodan Şimdiki durum, Sonraki durum ve Girişler sütunları kullanılarak aşağıdaki lojik ifadeler elde edilir. 4 4 f) Giri ler MUX S S G FF Q Q G ecoder Giri ler S S MUX G FF Q Q G Clock Clear

67 65 S MUX MUX G MUX girişleri şu şekilde belirlenir: a) Herhangi bir durum süresince (örneğin ın ilk iki durumu) gelecek durumdaki değerlerinin hepsi ise bu ye ait MUX girişi alınır. Yukarıdaki tabloda a ait ilk iki durumunda MUX a ait giriş değerleri olduğu gibi. b) Gelecek durumdaki lerin Lojik 1 olduğu duruma ait giriş değeri bu ye bağlı olan MUX un girişini oluşturur. Örneğin yukarıdaki tabloda a ait ye ait gelecek durumunda için MUX 2 nin girişi olur. Bu durumda MUX 1 in ilk girişi Lojik, MUX 2 nin ilk girişi olacaktır. olmak üzere 3 durum olduğuna göre MUX kullanılır ve 4. girişleri boşta kalır (Kullanılan MUX un giriş sayısı durum sayısına eşittir). c) Seçilecek MUX da MUX un giriş sayısı problemdeki durum sayısına eşittir. Örnek 1.4. a) urum diyagramını çıkartarak kontrol birimini Y 1 X 1 tasarlayınız. b) Her bir durum için bir FF kullanarak kontrol birimini tasarlayınız. c) FF-ecoder kullanarak tasarlayınız. d) MUX-FF kullanarak F 1 tasarlayınız. 4 E 1 7

68 66 a) X Y Z Şartsız X Şartsız F Şartsız X Y F E Şartsız 7 Şartsız E 4 7,,, 4, 4, 4, 7 b) X Y 7 FF Q Q FF 7 Q 7 FF Clear CLK

69 67 c) Şimdiki urum Sembolü Şimdiki urum Girişler Gelecek urum MUX-1 MUX-2 MUX-3 Çıkışlar X X X X X X X X X X X X X X X X X X X X X 1 X X 1 X X X X X X X X 1 1 X X X X X X X X G Q G FF Q G FF Q Q G 8 ecoder 7 G Q G FF Q Clock Clear

70 68 d) X Y S S 8 MUX S 8 MUX S S S G G FF FF Q Q Q Q G G 8 ecoder 7 X S 8 MUX S S G FF Q Q G S lar G e bağlanacak S ler G e bağlanacak S ler G e bağlanacak Clock Clear ÖEV. a) urum diyagramını çıkartarak kontrol birimini tasarlayınız. W b) Her bir durum için bir 1 FF kullanarak kontrol birimini tasarlayınız. c) FF-ecoder kullanarak tasarlayınız. X 1 d) MUX-FF kullanarak tasarlayınız. Y 1 Y 1 Z 1 1 Z

71 PROGRMLNBİLİR MNIK İZİSİ (PL) Gerçekleştirilecek lojik fonksiyonda değişken yada keyfi değer sayısının çok olduğu durumlarda Programlanabilir Mantık izisi (programmable logic array-pl) elemanının kullanılması daha ekonomiktir. PL da boole fonksiyonları çarpımların toplamı şeklinde uygulanır (yani fonksiyon minimum terimler kanonik açılımına göre yazılmalıdır). PL ya ait blok gösterim Şekil 11.1 deki gibidir. n giri n k ba lantı n k ba lantı k arpım terimi VE kapıları k m ba lantı m toplam terimi VEY kapıları m giri m ıkı Şekil 11.1 PL blok gösterim PL nın büyüklüğü girişlerin, çarpım terimlerinin ve çıkışların sayısıyla tanımlanır (oplam terimlerinin sayısı çıkış sayısına eşittir). ipik bir PL da 16 giriş, 48 çarpım terimi ve 8 çıkış vardır (L IC tipi 82S1). Programlı bağlantıların sayısı kadardır. Örnek girişli, 3 çarpım terimli ve 2 çıkışlı bir PL devresini gerçekleyelim. BC F B B C F C Ba lantı u ları diyot diren yada transistör olabilir

72 7 Yukarıdaki PL da gerçekleştirilen fonksiyon şu şekildedir: Eğer bu PL da ve fonksiyonu da gerçekleştirilirse program tablosu şu şekilde olacaktır: erimler Girişler Çıkışlar Fonksiyonlardaki terim sayısı terimler sütununa yazılıyor. Girişler sütununda değişkenlerin aldığı değerler 1 veya şeklinde gösteriliyor. Çıkışlarda da leri 1 yapan değerler alınıyor. Sigorta diren ler Sigorta diyotlar Örnek PL program tablosunu çıkarınız. Önce fonksiyon sadeleştirilir ynı zamanda ve nin Lojik olduğu durumlarda Karnough diyagramına aktarılır ve kullanılacak VE (çarpım) kapılarının azaltılıp azaltılamayacağı dikkate alınır. Bunun için yazılırsa ( bulmak için Karnaugh da lar yerine 1 yazılır ve tekrar lojik ifade çıkarılır); ve nin iki teriminin aynı olduğu görülür. Böylece kullanılacak kapı sayısı 6 dan 4 e düşürülmüş oluyor. PL çıkışında ise inversli çıkıştan alınır.