ARDIŞIL DEVRELER (Sequential Circuits)

Ebat: px
Şu sayfadan göstermeyi başlat:

Download "ARDIŞIL DEVRELER (Sequential Circuits)"

Transkript

1 ayısal evreler (Lojik evreleri) AIŞIL EVELE (equential ircuits) ersin ilk bölümünde kombinezonsal (combinational) devreleri inceledik. Bu tür devrelerde çıkışın değeri o andaki girişlerin değerlerine bağlıdır. Ardışıl (sequential) devrelerde ise çıkış değeri, hem girişlerden gelen değerlere hem de devrenin bir önceki "durumuna" bağlıdır. urum bilgisini tutmak için bu devrelerde bellek elemanları bulunur. Ardışıl devrelere örnek olarak bozuk parayla çalışan meşrubat makinelerindeki lojik devreler gösterilebilir. Böyle bir sayısal ardışıl devre, ürünü vermek için sadece o anda atılan parayı değil, daha önce atılmış olan parayı da dikkate almalıdır. Ardışıl devreler iki gruba ayrılır: enkron (eş zamanlı) ardışıl devreler: Bu devreler sadece belli zamanlarda durum değiştirebilirler. Tüm bellek elemanları ortak bir saat işareti ile eş zamanlı (senkron) olarak tetiklenirler. Asenkron ardışıl devreler: Bu tür devreler her hangi bir zamanda girişlerdeki değişime bağlı olarak durum değiştirebilirler. Bu derste günümüzde çok yaygın olarak kullanılan eş zamanlı devreler ele alınacaktır. Örneğin mikroişlemciler saatle tetiklenen eş zamanlı ardışıl devrelerdir Feza BUZLUA 6. ayısal evreler (Lojik evreleri) onlu urumlu Makine (Finite tate Machine- FM) Modeli Ardışıl devreler "sonlu durumlu makine" (Finite tate Machine- FM) modeli kullanılarak tasarlanırlar. Bu modelleme yöntemi, bir çok başka sistemin tasarımında da kullanılır. Böyle bir makine ilk çalışmaya başladığında belli bir durumda bulunur. Gelen giriş değerine göre ve içinde bulunduğu duruma göre makine bir çıkış üretir. Gelen giriş değerine göre ve içinde bulunduğu duruma göre yeni bir duruma geçer. onlu durumlu makineler, lojik devre olarak olarak gerçekleştirilirken iki kısımdan oluşturulurlar: a) Lojik işlemleri yapan kombinezonsal devre, b) urum bilgisini tutan bellek elemanları. Girişler (I -I n- ) Kombinezonal Çıkışlar (O -O m- ) evre Şimdiki urumlar (d -d k- ) (enkronizasyon) aat işareti Bellek onraki urumlar (d + - d k-+ ) Bellek elemanları incelendikten sonra ardışıl devreler konusu tekrar ele alınacaktır Feza BUZLUA 6.2

2 ayısal evreler (Lojik evreleri) Veri aklama (Bellek) Elemanları 'Flip-flop': Bir bitlik bellek elemanlarıdır. Çok girişli, bir çıkışlı lojik bir devre olarak tasarlanırlar. Veri Girişleri I I I n- aatişareti FF Çıkış (t + )= f( (t), I, I,., I n- ) (t): Şimdiki değer (t + ): onraki değer çıkışı flip-flopun o anda içindeki ikili değeri (,) dışarı yansıtır. Bu değer aynı zamanda flip-flopun durum bilgisidir. çıkışının alacağı yeni değer (t + ), veri girişlerinin ve o andaki durumun (t) bir fonksiyonu olarak belirlenir. aat işareti, veri girişlerindeki değerlerin ne zaman değerlendirileceğini, yani flip-flop'un ne zaman değer değiştireceğini belirten işarettir. adece saat işaretinin etkin olduğu anlarda flip-flop'un içeriği yukarıdaki fonksiyona göre belirlenerek değiştirilir. aat işareti etkin değilse, veri girişleri değişse bile flip-flop bir önceki içeriğini korur Feza BUZLUA 6.3 ayısal evreler (Lojik evreleri) aat (lock) İşareti: ayısal sistemlerdeki elemanların eş zamanlı (senkronize) çalışmasını sağlayan dikdörtgen dalga şeklinde bir işarettir. aat işaretiyle denetlenen elemanlar (örneğin flip-flop) sadece saat işareti etkin olunca işlem yaparlar. Onun dışında eski durumların korurlar. aat işaretinin kullanılması açısından elemanlar ikiye ayrılır. a) üzey tetiklemeli elemanlar, b) Kenar tetiklemeli elemanlar üzey tetiklemeli elemanlar: aat işaretinin bir düzeyini (pozitif lojikte "" düzeyini) etkin düzey olarak kabul ederler. Bu elemanlar saat işareti "" düzeyindeyken işlem yaparak durumlarını ve çıkışlarını değiştirirler; saat işareti "" düzeyindeyken eski durumlarını korurlar. aat işaretinin "" düzeyindeyken girişler işleme sokulduğundan, bu süre boyunca giriş değerleri sabit tutulmalıdır. Aksi durumda ardışıl elemanın çıkışının alacağı değer belirsiz olur. Bu süreye kayıt süresi denir. aat işaretinin "" olduğu sürede ise girişler değiştirilebilir. Bu süreye yerleşme süresi denir. t H t L t PE Yerleşme üresi Kayıt üresi 2-26 Feza BUZLUA 6.4

3 ayısal evreler (Lojik evreleri) Kenar tetiklemeli elemanlar: aat işaretinin bir kenarını (pozitif lojikte çıkan kenar) etkin kenar olarak kabul ederler. Pozitif kenar tetiklemeli elemanlar saat işareti geçişi yapınca (çıkan kenar) işlem yaparak durumlarını ve çıkışlarını değiştirirler; saat işareti geçiş yapmazsa eski durumlarını korurlar. Negatif lojikte ise işlemler geçişinde (inen kenar) yapılır. aat işaretinin geçişi yaparken girişler işleme sokulduğundan, bu kenardan belli bir süre önce ve sonra giriş değerleri sabit tutulmalıdır. Aksi durumda ardışıl elemanın çıkışının alacağı değer belirsiz olur. Girişler sabit tutulmalı Kurma üresi Tutma üresi Kayıt üresi Yerleşme üresi Girişler değişebilir Kurma süresi "et-up time" Tutma süresi "Hold time" Kayıt süresi, kurma ve tutma sürelerinin toplamından oluşur. Ardışıl devrenin sağlıklı çalışması için bu süre boyunca girişlerin sabit kalması gerekir Feza BUZLUA 6.5 ayısal evreler (Lojik evreleri) Örnek: Kenar tetiklemeli T Flip-Flopu (Toggle Flip-flop) Bellek elemanlarının ve flip-flopların ayrıntılarına geçmeden önce, bu bölümde örnek olarak bir T flip-flopu gösterilmiştir. T aat Girişi T FF T flip-flopunun çıkışının (içeriği) alacağı değer (t + ), o andaki değer (t) ile girişinin (T) YA A işlemine sokulmasıyla bulunur. Buna göre girişine T= uygulanırsa flip-flopun içeriği değişmez. Çünkü: x = x Flip-flopun girişine T= uygulanırsa flip-flopun içeriği tümlenir. Çünkü: x = x' aat T Kenar Tetiklemeli (t + )= T (t) 2-26 Feza BUZLUA 6.6

4 ayısal evreler (Lojik evreleri) Geri Beslemeli Bağlantılar (Feedback onnections) Bellek elemanları oluşturabilmek için devrelerde geri besleme bağlantılarına gerek duyulur. Geri beslemenin anlamı; devrenin bazı çıkılarının aynı devrenin bazı girişlerine bağlanmasıdır. A Z Örnek: Belli bir anda tümleyicinin A girişi "" ise bu "" değeri devrenin Z çıkışının "" değeri almasına neden olacaktır. Bu "" değeri tekrar devrenin girişine uygulandığından (geri besleme) yayılma gecikmesi sonrası tümleyicinin Z çıkışı "" olacaktır. Bu "" değeri A girişine uygulanacağından Z çıkışı tekrar "", olacak ve bu değişim bu şekilde devam edecektir. Aşağıdaki şekilde gösterildiği gibi tümleyicinin Z çıkışı sürekli "", "" değerleri arasında değişecek ve hiç bir zaman kararlı bir duruma ulaşmayacaktır. Bu kararsız (unstable) devre bellek olarak kullanılamaz. evrenin değişim (osilasyon) periyodu tümleyicinin gecikme süresine bağlıdır. Z Başka bir kararsız (unstable) devre: t 2-26 Feza BUZLUA 6.7 ayısal evreler (Lojik evreleri) İki Tümleme Elamanı ile Oluşturulan geri Beslemeli evre İki Kararlı evre (Bistable ircuit) Bu devrede iki tümleme elemanı kullanılmıştır. Bu durumda devrenin iki kararlı durum olur (bistable). Kararlı durum : Birinci tümleyicinin girişi "" ise çıkışı "" olur. Bu durumda ikinci tümleyicinin girişi "" olur, çıkışı da "" olur. Bu "" değeri ilk tümleyicinin girişine uygulanır (geri besleme). Bu girişte zaten "" değeri olduğundan devrenin durumunda bir değişiklik olmaz (kararlı). evre kararlı bir durumdadır. Kararlı durum 2: Eğer birinci tümleyicinin girişi "" ise ikinci tümleyicinin girişi "" olur ve şekilde gösterildiği gibi ikinci kararlı durum oluşur Feza BUZLUA 6.8

5 ayısal evreler (Lojik evreleri) İki Kararlı urumlu (Bistable) evre (devamı) Yansı 6.8'de gösterilen iki kararlı devre yandaki gibi de çizilebilir. Bu devre iki kararlı durumdan birinde bulunur. urum : V in =, V out = V in2 =, V out2 = urum 2: V in =, V out = V in2 =, V out2 = Bu elemanın iki kararlı durumu vardır. = ve = _L tümleyen çıkıştır =. Bunlar belleklerde olması gereken özelliklerdir. Ancak bu devrenin girişi yoktur. Girişi olmadığından elemanın durumunu dışarıdan denetlemek (değiştirmek) mümkün değildir. İlk gerilim verildiğinde eleman rastgele bir duruma geçer. Bu nedenle bu devre bellek olarak kullanılamaz. Bellek elemanına aşağıdaki iki özelliğe sahip olması gerekir:. İki kararlı durum 2. urumları değiştirmeyi veya eski durumu korumayı sağlayan denetim girişleri 2-26 Feza BUZLUA 6.9 ayısal evreler (Lojik evreleri) - (et-eset) Bilgi aklama Elemanı İki adet TVEYA veya iki adet TVE bağlacı ile oluşturulabilen bir bitlik saklama elemanıdır. Tüm flip-floplar, bu temel saklama elemanına yapılan eklemeler ile oluşturulabilir. TVEYA ile oluşturulan - aklama Elemanı: N : et (Birleme) : eset (ıfırlama) : Çıkış (urum) N : Tümleyen Çıkış (') Hatırlatma: Bir TVEYA bağlacının bir girişi "" olduğunda çıkışı mutlaka "" olur N =, ='dan sonra =, ='den sonra Yasaklı girişler girişi saklama elemanına "" yazmak için, girişi de "" yazmak için kullanılır. Her iki giriş de "" olduğunda elemanı bir önceki durumunu korur. Girişlerin her ikisine birden "" verilmez Feza BUZLUA 6.

6 ayısal evreler (Lojik evreleri) - (et-eset) Tutucunun urum eğişimleri - tutucunun durum değişimlerini göstermek için devre aşağıdaki gibi çizilebilir =, = : =, = : N Eğer =, = ise N "" olur. İkinci bağlacın her iki girişi de "" olduğundan, çıkışı "" olur. =, = : =, = N Eğer "" olarak değişirse tutucu o andaki durumunu () korur, çünkü = değeri geri besleme ile ilk bağlacın girişine uygulandığından N "" olarak kalır. N Eğer "" olarak değiştirilirse "" olur ve N "" olarak değişir. N tekrar "" yapılırsa tutucu o andaki durumunu () korur (değiştirmez) Feza BUZLUA 6. ayısal evreler (Lojik evreleri) - Tutucunun oğruluk Tablosu ve Karakteristik enklemi: çıkışının bir sonraki değeri (sonraki durumu) (t+), girişlere ve saklama elemanının o anki çıkışına (durumuna) (t) bağlıdır. oğruluk Tablosu: (t) (t+) Yasak (Φ) Yasak (Φ) (t+) (t) Φ Φ Karakteristik enklem: (t+)= + (t)', = - Tutucunun Blok iyagramları: N 2-26 Feza BUZLUA 6.2

7 ayısal evreler (Lojik evreleri) - Tutucunun Zamanlama Özellikleri: Elemanın içindeki yayılma (propagasyon) gecikmesinden dolayı veya girişlerindeki değişimlerin etkisi belli bir süre geçtikten sonra çıkışta etkili olur. Bu süre boyunca girişler sabit kalmalıdır. Aksi durumda çıkışın alacağı değer belirsiz olur. (veya ) girişindeki darbenin uzunluğu en az gecikme kadar olmalıdır. Çıkış belirsiz t plh() t phl() t pw(min) t plh() : değiştiğinde çıkışın - değişim yapması için geçen süre. t phl() : değiştiğinde çıkışın - değişim yapması için geçen süre. t pw(min) : Girişlerin sabit kalması gereken en küçük süre Feza BUZLUA 6.3 ayısal evreler (Lojik evreleri) İzin Girişli - Bilgi aklama Elemanı (Tutucu) ve girişlerinin sadece istenen (izin verilen) zamanlarda etkili olabilmesi için bu girişlere VE kapıları bağlanır. N İzin Yok N Ancak = olunca etkili olur : et (Birleme) : eset (ıfırlama) : Çıkış (urum) N : Tümleyen Çıkış (') : İzin girişi Ancak = olduğunda elemanın içeriği değiştirilebilir. = olduğunda elemanın içeriği korunur. = Belirsizlik oluşur 2-26 Feza BUZLUA 6.4

8 ayısal evreler (Lojik evreleri) İzin Girişli - Tutucu (adece TVE kapıları ile Tasarım) Yansı 6.4 te, TVEYA ve VE kapıları kullanılarak gerçeklenmiş olan izin girişli - tutucu sadece TVE bağlaçları kullanılarak yandaki şekilde gerçeklenebilir. (t+) X X (t) (t) Yasak İzin Yok N Tutucunu girişine yasaklı değerler (=) uygulanırsa ve ' çıkışlarının ikisi de olur. Bu durumdayken izin kaldırılırsa tutucunun değeri belirsiz olur. Ancak = olunca etkili olur = N 2-26 Feza BUZLUA 6.5 ayısal evreler (Lojik evreleri) Tutucu (Latch), Flip-flop Farkı: Buraya kadar tanıtılan - saklama elemanının bir saat işareti ile tetiklenmesi söz konusu değildir. İzin girişi etkin olduğu sürece bu elemanın içeriği değiştirilebilir. Bu tip elemanlara tutucu (latch) denir. aat işareti ile tetiklenen saklama elemanlarına ise flip-flop denir. TVE Bağlaçlı - Tutucu (Latch) - veri saklama elemanları TVEYA kapıları yerine TVE kapıları kullanılarak da tasarlanabilir. Bu elemanlar - tutucu olarak adlandırılır. 6.4 ve ': et (Birleme) Tümleyeni ' 6.5'teki ': eset (ıfırlama) Tümleyeni elemandan farklıdır. : Çıkış (urum) N : Tümleyen Çıkış (') ' N Hatırlatma: Bir TVE bağlacının bir girişi "" olduğunda çıkışı mutlaka "" olur. ' ' N '=, '='den sonra '=, '='dan sonra Yasaklı girişler 2-26 Feza BUZLUA 6.6

9 ayısal evreler (Lojik evreleri) tipi Tutucu (elay Latch) - tutucunun yapısına bazı eklemeler yaparak değişik fonksiyonlara sahip başka tipte tutucular elde edilebilir. - tutucunun ve girişleri bir tümleme kapısı ile birleştirilirse tipi tutucu elde edilir. = olduğu sürece 'den gelen değer tutucuya yazılır. = olduğu sürece tutucu bir önceki değerini korur. Karakteristik enklem: Tutucu (t+)= N (t + ) N (t + ) X (t) N (t) 2-26 Feza BUZLUA 6.7 ayısal evreler (Lojik evreleri) Pozitif (çıkan) kenar tetiklemeli tipi Flip-flop Tutucular izin girişleri etkin olduğu sürece veri girişlerindeki değerlere göre içeriklerini değiştirirler. Flip-floplar ise ancak bir saat işareti etkin olduğunda veri girişlerindeki değerlerden etkilenirler. M Tipi tutucu N Kenar Tetiklemeli x x N önceki önceki N önceki önceki N M N 2-26 Feza BUZLUA 6.8

10 ayısal evreler (Lojik evreleri) Pozitif kenar tetiklemeli tipi flip-flopunun zamanlama özelikleri Kurma süresine (setup time) uyulmadığı için çıkış belirsizdir. Çıkış tekrar belirli bir değer ( örnekte "") alır. t hold t plh() t phl() t setup t plh() : Etkin kenardan sonra çıkışın - geçişi yapması için geçen süre. t phl() : Etkin kenardan sonra çıkışın - geçişi yapması için geçen süre. t setup : Etkin kenardan önce girişin sabit kalması gereken süre. : Etkin kenardan sonra girişin sabit kalması gereken süre. t hold 2-26 Feza BUZLUA 6.9 ayısal evreler (Lojik evreleri) Negatif (inen) kenar tetiklemeli tipi Flip-flopu aat işaretinin inen kenarlarında girişindeki veri flip-flopa yazılır. N L K _L _L x eski x eski N eski N eski N Tipi tutucu İnen kenar tetiklemeli Flip-floparda, özellikle başlangıç değeri yazabilmek için saat işaretinden bağımsız olarak (asenkron) çalışan girişler de bulunabilir. Flip-flopa yazmak için P (Preset), yazmak için L (lear) girişi kullanılır. Asenkron girişler, saat işareti etkin olmasa da flip-flopu etkilerler. P L 2-26 Feza BUZLUA 6.2

11 ayısal evreler (Lojik evreleri) Kenar tetiklemeli ve izin girişli tipi Flip-flopu Flip-floplarda da izin girişi (EN) (enable) bulunabilir. Flip-flopun içeriğinin değiştirilebilmesi için izin girişi EN etkin olmalıdır. Aksi durumda flip-flopun içeriği korunur. EN N = EN 2: MUX s N E N L K N x eski eski N x x eski eski N x x eski eski N EN 2-26 Feza BUZLUA 6.2 ayısal evreler (Lojik evreleri) Kenar tetiklemeli ve izin girişli tipi Flip-flopu (devamı) Flip flopun saat girişine () bir VE kapısı bağlayarak daha basit bir devre elde edebilir miyiz? EN aat N Bu uygun bir çözüm değildir. Bu devrede aşağıdaki sorunlar vardır.. Flip flopun saat girişindeki gecikmeyi arttırmak iyi bir fikir değildir. Bu durum senkronizasyon sorunlarına neden olabilir. 2. Eğer aat= ve EN= ise = olur ve flip flop çalışmaz (uygun bir durum). Ancak aat= iken EN= olursa flip-flopun girişinde bir aktif kenar oluşur ve flip flop girişindeki değeri işler. Halbuki saat işareti o anda 'dir; - geçişi yapılmamıştır. aat EN Flip-flop aktif değil. Uygun. orun: aat işaretinde gerçekte çıkan kenar yok ancak flipflopun saat girişinde çıkan kenar oluşuyor Feza BUZLUA 6.22

12 ayısal evreler (Lojik evreleri) J-K Tutucu J-K Tutucu, - tutucunun ve T tutucunun özelliklerini kendi üstünde toplar. adece J veya K girişine "" değeri uygulanırsa bu eleman - tutucu gibi davranır. Eğer sadece J = ise tutucu birlenir (set) = ; eğer sadece K = ise tutucu sıfırlanır (reset) =. J=, K= girişi uygulanması durumunda eleman T tipi tutucu gibi davranır ve içeriği tümlenir (toggle). = J K (t) (t+) İşlem J eğişim yok K N ıfırlama (eset) Birleme (et) J K N Tümleme x x eski eski N eski eski N eski N eski Karakteristik enklem: (t+)=j (t)' + K' (t) J K 2-26 Feza BUZLUA 6.23 ayısal evreler (Lojik evreleri) Kenar Tetiklemeli J-K Flip-Flopu Kenar tetiklemeli bir flip-flopu ve lojik bağlaçlar kullanılarak kenar tetiklemeli bir JK flip-flopu tasarlanabilir. Bu flip-flopta JK girişleri sadece saat işaretinin etkin geçişlerinde (kenarlarında) değerlendirilir. J K (t+)=j (t)' + K' (t) N J x x K N x eski eskin x eski eski N eski eski N eskin eski J K 2-26 Feza BUZLUA 6.24

13 ayısal evreler (Lojik evreleri) Kenar tetiklemeli T Flip-Flopu (Toggle Flip-flop) T T FF (t+)= T (t) aat Girişi T flip-flopunun çıkışının (içeriği) bir saat darbesi sonra alacağı değer (t+), şimdiki değer (t) ile girişinin (T) YA A işlemine sokulmasıyla bulunur. Buna göre girişine T= uygulanırsa flip-flopun içeriği değişmez. Çünkü: x = x Flip-flopun girişine T= uygulanırsa flip-flopun içeriği tümlenir. Çünkü: x = x' aat T 2-26 Feza BUZLUA 6.25 ayısal evreler (Lojik evreleri) Flip-Flop ve Tutucuları Karakteristik enklemleri: Flip-Flop ve tutucuların işlevsel davranışları karakteristik denklemleri ile tarif edilir. Bu denklemler; elemanın sonraki durumunun değerini, şimdiki durumu ve giriş değeri cinsinden nasıl hesaplanacağını gösterirler. haracteristic equations for the flip-flops: - FF:(t+) = + ' (t), = J-K FF: (t+) = J (t)' + K' (t) FF : (t+) = T FF : (t+) = T (t) 2-26 Feza BUZLUA 6.26

14 ayısal evreler (Lojik evreleri) aklayıcılar (egisters) aklayıcılar n bitlik ikili sayıları saklayabilen (tutabilen) bellek elemanlarıdır. Örnek: 4 bit paralel saklayıcı tutucular (latch) kullanılmıştır. Z 3 Z 2 Z Z Yazma İzni (Write enable) E E E E W tutucu W= ise the saklayıcı o anki durumunu (içeriğini) korur. W=ise girişteki veri saklayıcıya yazılır. W =, Z(t+) = Z(t) W =, Z(t+) = I(t) I 3 I 2 I I W Z 3 Z 2 Z Z aklayıcı 4 bit paralel saklayıcı I 3 I 2 I I 2-26 Feza BUZLUA 6.27 ayısal evreler (Lojik evreleri) Örnek: aat ile tetiklenen 4 bit paralel saklayıcı flip-flopları kullanılmıştır. z 3 z 2 z z aat İşareti flip-flop I 3 I 2 I I aat işareti etkin olduğunda girişteki veri saklayıcıya yazılır. aat ile tetiklenen 4bit paralel saklayıcı: Z 3 Z 2 Z Z aklayıcı I 3 I 2 I I Not: Eğer tasarımda izin girişli (E) flip-flopları kullanılırsa elde edilen saklayıcı hem saat işareti () hem de yazma izni (write enable -W) içerir Feza BUZLUA 6.28

15 ayısal evreler (Lojik evreleri) eri Ötelemeli aklayıcılar (erial hift egisters) eri ötelemeli saklayıcılar ikili sayıları saklayabilirler ve saat işaretinin her etkin geçişinde bir bit sola veya sağa öteleyebilirler. Örnek: 4-bit seri sola ötelemeli saklayıcı Tüm bitleri sıfırlamak için LEA eri çıkış Z L L L L I eri giriş aat işaretinin her etkin geçişinde veri bir bit sola ötelenir. Flip-flopların bağlantıları (giriş/çıkış) yönleri değiştirilerek sağa ötelemeli saklayıcı gerçeklenebilir. Yukarıdaki tasarımda saklayıcıya başlangıç değeri (sıfırdan başka) yüklemek mümkün değildir Feza BUZLUA 6.29 ayısal evreler (Lojik evreleri) Örnek: Paralel yüklenebilen 4-bit seri sola ötelemeli saklayıcı Bu tasarımda saklayıcıya bir başlangıç değeri paralel olarak yüklenebilir. ÖTELE / YÜKLE (HIFT / LOA) 2: MUX eri çıkış Z s z MUX s z MUX s z MUX I 3 I 2 I I eri Paralel Girişler giriş HIFT / LOA = : ötele HIFT / LOA = : yükle 2-26 Feza BUZLUA 6.3

Zaman Diyagramları (Timing Diagrams) A B C AB. Propagasyon Gecikmesi (Propagation Delay)

Zaman Diyagramları (Timing Diagrams) A B C AB. Propagasyon Gecikmesi (Propagation Delay) ayısal evreler (Lojik evreleri) Zaman iyagramları (Timing iagrams) ayısal devrelerin zaman içindeki davranışlarını (giriş/çıkış ilişkisini) gösteren diyagramlardır. x ekseninde zaman, y ekseninde ise girişlerin

Detaylı

Bellek. t H t L. Çıkış Q. Veri. Q(t + )= f( Q(t), I 0, I 1,., I n-1 ) Q(t): Şimdiki değer Q(t + ): Sonraki değer

Bellek. t H t L. Çıkış Q. Veri. Q(t + )= f( Q(t), I 0, I 1,., I n-1 ) Q(t): Şimdiki değer Q(t + ): Sonraki değer ayıal evreler (Lojik evreleri) AIŞIL VL (equential ircuit) erin ilk bölümünde kombinezonal (combinational) devreleri inceledik. Bu tür devrelerde çıkışın değeri o andaki girişlerin değerlerine bağlıdır.

Detaylı

(I) şimdiki. durum (S) belleği. saat. girşi

(I) şimdiki. durum (S) belleği. saat. girşi ers Notlarının Creative Commons lisansı Feza BUZLUCA ya aittir. Lisans: http://creativecommons.org/licenses/by-nc-nd/3.0/ Eşzamanlı (Senkron) Ardışıl evreler (Synchronous Sequential Circuits) Ardışıl (sequential)

Detaylı

Bölüm 4 Ardışıl Lojik Devre Deneyleri

Bölüm 4 Ardışıl Lojik Devre Deneyleri Bölüm 4 Ardışıl Lojik Devre Deneyleri DENEY 4-1 Flip-Floplar DENEYİN AMACI 1. Kombinasyonel ve ardışıl lojik devreler arasındaki farkları ve çeşitli bellek birimi uygulamalarını anlamak. 2. Çeşitli flip-flop

Detaylı

ARDIŞIL DEVRELER FLIP FLOP (İKİLİ DEVRELER)

ARDIŞIL DEVRELER FLIP FLOP (İKİLİ DEVRELER) AIŞIL EVELE TANIM: ÇIKIŞLAIN BELİLİ Bİ ANAKİ EĞEİ, GİİŞLEİN YANLIZA O ANKİ EGEİNE EĞİL, AYNI ZAMANA GİİŞLEİN ÖNEKİ EĞELEİNİN IAINA A BAĞLI OLAN EVELEE AIŞIL EVELE AI VEİLİ. GEÇMİŞ GİİŞ EĞELEİNİN IAI HAFIZA

Detaylı

Bölüm 7 Ardışıl Lojik Devreler

Bölüm 7 Ardışıl Lojik Devreler Bölüm 7 Ardışıl Lojik Devreler DENEY 7- Flip-Floplar DENEYİN AMACI. Kombinasyonel ve ardışıl lojik devreler arasındaki farkları ve çeşitli bellek birimi uygulamalarını anlamak. 2. Çeşitli flip-flop türlerinin

Detaylı

BÖLÜM 8 MANDAL(LATCH) VE FLİP-FLOPLAR SAYISAL ELEKTRONİK. Bu bölümde aşağıdaki konular anlatılacaktır

BÖLÜM 8 MANDAL(LATCH) VE FLİP-FLOPLAR SAYISAL ELEKTRONİK. Bu bölümde aşağıdaki konular anlatılacaktır AYIAL ELETONİ BÖLÜM 8 MANAL(LATCH) VE FLİP-FLOPLA Bu bölümde aşağıdaki konular anlatılacaktır Mandallar(Latches),- Mandalı, Mandalı ontak sıçramasının mandallar yardımı ile engellenmesi Flip-Floplar,-

Detaylı

Ders Notlarının Creative Commons lisansı Feza BUZLUCA ya aittir. Lisans: http://creativecommons.org/licenses/by-nc-nd/3.0/

Ders Notlarının Creative Commons lisansı Feza BUZLUCA ya aittir. Lisans: http://creativecommons.org/licenses/by-nc-nd/3.0/ Eşzamanlı (Senkron) Ardışıl Devrelerin Tasarlanması (Design) Bir ardışıl devrenin tasarlanması, çözülecek olan problemin sözle anlatımıyla (senaryo) başlar. Bundan sonra aşağıda açıklanan aşamalardan geçilerek

Detaylı

T.C. KOCAELİ ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLİŞİM SİSTEMLERİ MÜHENDİSLİĞİ

T.C. KOCAELİ ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLİŞİM SİSTEMLERİ MÜHENDİSLİĞİ T.C. KOCAELİ ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLİŞİM SİSTEMLERİ MÜHENDİSLİĞİ 1 7. HAFTA Flip-Floplar RS Flip Flop, Tetiklemeli RS Flip Flop, JK Flip Flop, D Tipi Flip Flop, T Tipi Flip Flop Tetikleme

Detaylı

ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ SAYISAL DEVRE TASARIMI LABORATUVARI DENEY RAPORU. Deney No: 3 FF Devreleri

ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ SAYISAL DEVRE TASARIMI LABORATUVARI DENEY RAPORU. Deney No: 3 FF Devreleri TEKNOLOJİ FAKÜLTESİ ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ SAYISAL DEVRE TASARIMI LABORATUVARI DENEY RAPORU Deney No: 3 FF Devreleri Yrd. Doç Dr. Ünal KURT Yrd. Doç. Dr. Hatice VURAL Arş. Gör. Ayşe AYDIN YURDUSEV

Detaylı

Deney 2: Flip-Floplar

Deney 2: Flip-Floplar Deney 2: Flip-Floplar Bu deneyde, çeşitli flip-flop devreleri kurulacak ve incelenecektir. Kullanılan Elemanlar 1 x 74HC00 (NAND kapısı) 1 x 74HC73 (JK flip-flop) 1 x 74HC74 (D flip-flop) 4 x 4,7 kohm

Detaylı

18. FLİP FLOP LAR (FLIP FLOPS)

18. FLİP FLOP LAR (FLIP FLOPS) 18. FLİP FLOP LAR (FLIP FLOPS) Flip Flop lar iki kararlı elektriksel duruma sahip olan elektronik devrelerdir. Devrenin girişlerine uygulanan işarete göre çıkış bir kararlı durumdan diğer (ikinci) kararlı

Detaylı

Bir devrede bellek elemanı olarak kullanılmak üzere tutucuları inceledik.

Bir devrede bellek elemanı olarak kullanılmak üzere tutucuları inceledik. Flip-Flop Bir devrede bellek elemanı olarak kullanılmak üzere tutucuları inceledik. Tutucular bazı problemlere sahiptir: Tutucuyu ne zaman enable yapacağımızı bilmeliyiz. Tutucuyu çabucak devredışı bırakabilmeliyiz

Detaylı

Bölüm 4 Ardışıl Lojik Devre Deneyleri

Bölüm 4 Ardışıl Lojik Devre Deneyleri Bölüm 4 Ardışıl Lojik Devre Deneyleri DENEY 4-1 Flip-Floplar DENEYİN AMACI 1. Kombinasyonel ve ardışıl lojik devreler arasındaki farkları ve çeşitli bellek birimi uygulamalarını anlamak. 2. Çeşitli flip-flop

Detaylı

DERS NOTLARI. Yard. Doç. Dr. Namık AKÇAY İstanbul Üniversitesi Fen Fakültesi

DERS NOTLARI. Yard. Doç. Dr. Namık AKÇAY İstanbul Üniversitesi Fen Fakültesi DERS NOTLARI Yard. Doç. Dr. Namık AKÇAY İstanbul Üniversitesi Fen Fakültesi DERS-8 11.05.2016 MULTİVİBRATÖR VE FLİP FLOPLAR Giriş Kare veya dikdörtgen sinyal üreten elektronik devreler Multivibratör olarak

Detaylı

Bir devrede bellek elemanı olarak kullanılmak üzere latch leri inceledik.

Bir devrede bellek elemanı olarak kullanılmak üzere latch leri inceledik. Flip-Flop lar Bir devrede bellek elemanı olarak kullanılmak üzere latch leri inceledik. Latch ler bazı problemlere sahiptir: Latch i ne zaman enable yapacağımızı bilmeliyiz. Latch i çabucak devredışı bırakabilmeliyiz

Detaylı

DENEY 6: FLİP-FLOP (BELLEK) DEVRESİ UYGULAMALARI

DENEY 6: FLİP-FLOP (BELLEK) DEVRESİ UYGULAMALARI DENEY 6: FLİP-FLOP (BELLEK) DEVRESİ UYGULAMALARI Deneyin Amaçları Flip-floplara aģina olmak. DeğiĢik tipte Flip-Flop devrelerin gerçekleģtirilmesi ve tetikleme biçimlerini kavramak. ArdıĢık mantık devrelerinin

Detaylı

Y.Doç.Dr.Tuncay UZUN 6. Ardışıl Lojik Devreler 2. Kombinezonsal devre. Bellek. Bellek nedir? Bir bellek şu üç önemli özelliği sağlamalıdır:

Y.Doç.Dr.Tuncay UZUN 6. Ardışıl Lojik Devreler 2. Kombinezonsal devre. Bellek. Bellek nedir? Bir bellek şu üç önemli özelliği sağlamalıdır: 6.ARDIŞIL LOJĐK DEVRELER 6.1.Ardışıl Lojik Devre Temelleri SR Tutucu Flip-Flop(FF) Saat, Kenar tetikleme D FF, JK FF, T FF 6.2.Ardışıl Devrelerin Analizi Moore modeli: Çıkışlar= f(şimdiki durum) Mealy

Detaylı

SAYISAL ELEKTRONİK. Ege Üniversitesi Ege MYO Mekatronik Programı

SAYISAL ELEKTRONİK. Ege Üniversitesi Ege MYO Mekatronik Programı SAYISAL ELEKTRONİK Ege Üniversitesi Ege MYO Mekatronik Programı BÖLÜM 6 Tutucular, Flip-Floplar ve Zamanlayıcılar Tutucular (Latches) Tutucu iki kararlı (bistable state) durumu olan en temel sayısal depolama

Detaylı

Temel Flip-Flop ve Saklayıcı Yapıları. Mikroişlemciler ve Mikrobilgisayarlar

Temel Flip-Flop ve Saklayıcı Yapıları. Mikroişlemciler ve Mikrobilgisayarlar Temel Flip-Flop ve Saklayıcı Yapıları 1 Sayısal alga Şekilleri 1 2 4 3 1. Yükselme Zamanı 2. Alçalma Zamanı 3. Sinyal Genişliği 4. Genlik (Amplitude) 2 Periot (T) : Tekrar eden bir sinyalin arka arkaya

Detaylı

İÇİNDEKİLER. 1-1 Lojik ve Anahtara Giriş Lojik Kapı Devreleri... 9

İÇİNDEKİLER. 1-1 Lojik ve Anahtara Giriş Lojik Kapı Devreleri... 9 İÇİNDEKİLER BÖLÜM 1 TEMEL LOJİK KAPI DENEYLERİ 1-1 Lojik ve Anahtara Giriş 1 1-2 Lojik Kapı Devreleri... 9 a. Diyot Lojiği (DL) devresi b. Direnç-Transistor Lojiği (RTL) devresi c. Diyot-Transistor Lojiği

Detaylı

Teorik Bilgi DENEY 7: ASENKRON VE SENKRON SAYICILAR

Teorik Bilgi DENEY 7: ASENKRON VE SENKRON SAYICILAR DENEY 7: ASENKRON VE SENKRON SAYICILAR Deneyin Amaçları Asenkron ve senkron sayıcı devre yapılarının öğrenilmesi ve deneysel olarak yapılması Deney Malzemeleri 74LS08 Ve Kapı Entegresi (1 Adet) 74LS76

Detaylı

BÖLÜM 9 (COUNTERS) SAYICILAR SAYISAL ELEKTRONİK. Bu bölümde aşağıdaki konular anlatılacaktır

BÖLÜM 9 (COUNTERS) SAYICILAR SAYISAL ELEKTRONİK. Bu bölümde aşağıdaki konular anlatılacaktır SYISL ELETRONİ ÖLÜM 9 (OUNTERS) SYIILR u bölümde aşağıdaki konular anlatılacaktır Sayıcılarda Mod kavramı senkron sayıcılar senkron yukarı sayıcı (Up counter) senkron aşağı sayıcı (Down counter) senkron

Detaylı

1. Sayıcıların çalışma prensiplerini ve JK flip-floplarla nasıl gerçekleştirileceğini anlamak. 2. Asenkron ve senkron sayıcıları incelemek.

1. Sayıcıların çalışma prensiplerini ve JK flip-floplarla nasıl gerçekleştirileceğini anlamak. 2. Asenkron ve senkron sayıcıları incelemek. DENEY 7-2 Sayıcılar DENEYİN AMACI 1. Sayıcıların çalışma prensiplerini ve JK flip-floplarla nasıl gerçekleştirileceğini anlamak. 2. Asenkron ve senkron sayıcıları incelemek. GENEL BİLGİLER Sayıcılar, flip-floplar

Detaylı

KENAR TETİKLEMELİ D FLİP-FLOP

KENAR TETİKLEMELİ D FLİP-FLOP Karadeniz Teknik Üniversitesi Bilgisaar Mühendisliği Bölümü Saısal Tasarım Laboratuarı KENAR TETİKLEMELİ FLİP-FLOP 1. SR Flip-Flop tan Kenar Tetiklemeli FF a Geçiş FF lar girişlere ugulanan lojik değerlere

Detaylı

Deney 3: Asenkron Sayıcılar

Deney 3: Asenkron Sayıcılar Deney 3: Asenkron Sayıcılar Sayıcılar hakkında genel bilgi sahibi olunması, asenkron sayıcıların kurulması ve incelenmesi Kullanılan Elemanlar 1xLM555 Entegresi, 1x10 kohm direnç, 1x100 kohm direnç, 1x10

Detaylı

BLM 221 MANTIK DEVRELERİ

BLM 221 MANTIK DEVRELERİ 9. HAFTA BLM 221 MANTIK DEVRELERİ Prof Dr Mehmet AKBABA mehmetakbaba@karabuk.edu.tr Temel Kavramlar FLIP FLOPS S-R: Set-Reset Latch (Tutucu) Tetiklemeli D Latch (Tutucu) Kenar Tetiklemeli D Flip-Flop S-R

Detaylı

ARDIŞIL DEVRELER. Çıkışlar. Kombinezonsal devre. Girişler. Bellek

ARDIŞIL DEVRELER. Çıkışlar. Kombinezonsal devre. Girişler. Bellek ARDIŞIL DEVRELER Ardışıl Devreler konusunda Temel bellek elemanları Tutucu (Latch) Flip-flop Ardışıl devrelerin analizi Ardışıl devrelerin sentezi Saklayıcı (Register) ve Sayıcı (Counter) gibi çok kullanılan

Detaylı

7.Yazmaçlar (Registers), Sayıcılar (Counters)

7.Yazmaçlar (Registers), Sayıcılar (Counters) 7.Yazmaçlar (Registers), Sayıcılar (Counters) 7..Yazmaçlar Paralel Yüklemeli Yazmaçlar Ötelemeli Yazmaçlar 7.2.Sayıcılar Đkili Asenkron Sayıcılar (Binary Ripple Counter) Đkili Kodlanmış Onlu Asenkron Sayıcı

Detaylı

DENEY 2- Sayıcılar. 1. Sayıcıların prensiplerinin ve sayıcıların JK flip-flopları ile nasıl gerçeklendiklerinin incelenmesi.

DENEY 2- Sayıcılar. 1. Sayıcıların prensiplerinin ve sayıcıların JK flip-flopları ile nasıl gerçeklendiklerinin incelenmesi. DENEY 2- Sayıcılar DENEY 2- JK Flip-Flop Devreleri DENEYİN AMACI 1. Sayıcıların prensiplerinin ve sayıcıların JK flip-flopları ile nasıl gerçeklendiklerinin incelenmesi. GENEL BİLGİLER Sayıcılar flip-floplar

Detaylı

ELK2016 SAYISAL TASARIM DERSİ LABORATUVARI DENEY NO: 4 DENEYİN ADI: JK, RS, T VE D TİPİ FLİP-FLOPLARIN İNCELENMESİ

ELK2016 SAYISAL TASARIM DERSİ LABORATUVARI DENEY NO: 4 DENEYİN ADI: JK, RS, T VE D TİPİ FLİP-FLOPLARIN İNCELENMESİ ELK2016 SAYISAL TASARIM DERSİ LABORATUVARI DENEY NO: 4 DENEYİN ADI: JK, RS, T VE D TİPİ FLİP-FLOPLARIN İNCELENMESİ Açıklamalar: Bu deneyde JK, RS, T ve D tipi flip-flop (FF) lar incelenecektir. Deney içerisinde

Detaylı

BÖLÜM 2 SAYI SİSTEMLERİ

BÖLÜM 2 SAYI SİSTEMLERİ İÇİNDEKİLER BÖLÜM 1 GİRİŞ 1.1. Lojik devre içeriği... (1) 1.1.1. Kodlama, Kod tabloları... (2) 1.1.2. Kombinezonsal Devre / Ardışıl Devre... (4) 1.1.3. Kanonik Model / Algiritmik Model... (4) 1.1.4. Tasarım

Detaylı

SAYICILAR. Tetikleme işaretlerinin Sayma yönüne göre Sayma kodlanmasına göre uygulanışına göre. Şekil 52. Sayıcıların Sınıflandırılması

SAYICILAR. Tetikleme işaretlerinin Sayma yönüne göre Sayma kodlanmasına göre uygulanışına göre. Şekil 52. Sayıcıların Sınıflandırılması 25. Sayıcı Devreleri Giriş darbelerine bağlı olarak belirli bir durum dizisini tekrarlayan lojik devreler, sayıcı olarak adlandırılır. Çok değişik alanlarda kullanılan sayıcı devreleri, FF lerin uygun

Detaylı

SAYICILAR (COUNTERS) ASENKRON SAYICILAR 2 BİT ASENKRON SAYICI

SAYICILAR (COUNTERS) ASENKRON SAYICILAR 2 BİT ASENKRON SAYICI SAYIILAR (OUNTERS) Sayıcılar sayısal elektroniğin temel devreleridir. Sayıcılar istenilen aralıkta her saat darbesinde ileri veya geri doğru sayma yaparlar. Sayıcılar flip-flop kullanılarak yapılır, kullanılan

Detaylı

BÖLÜM 8 - MULTİVİBRATÖRLER VE FLİP FLOPLAR (FLİP-FLOPS) İÇERİK:

BÖLÜM 8 - MULTİVİBRATÖRLER VE FLİP FLOPLAR (FLİP-FLOPS) İÇERİK: SAYISAL TASARIM-I 10. VE 11. HAFTA BÖLÜM 8 - MULTİVİBRATÖRLER VE FLİP FLOPLAR (FLİP-FLOPS) İÇERİK: Flip-Flop lar ve Flip-Flop Çeşitleri Tetikleme Sinyali ve FF lerde Tetikleme FF lerde Asenkron Girişler

Detaylı

TURGUT ÖZAL ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ MANTIK DEVRELERİ LABORATUARI. Deney 5 Flip Flop Devreleri

TURGUT ÖZAL ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ MANTIK DEVRELERİ LABORATUARI. Deney 5 Flip Flop Devreleri TURGUT ÖZAL ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ MANTIK DEVRELERİ LABORATUARI Deney 5 Flip Flop Devreleri Öğrenci Adı & Soyadı: Numarası: 1. Flip Flop Devresi ve VEYADEĞİL

Detaylı

Multivibratörler. Monastable (Tek Kararlı) Multivibratör

Multivibratörler. Monastable (Tek Kararlı) Multivibratör Multivibratörler Kare dalga veya dikdörtgen dalga meydana getiren devrelere MULTİVİBRATÖR adı verilir. Bu devreler temel olarak pozitif geri beslemeli iki yükselteç devresinden oluşur. Genelde çalışma

Detaylı

DENEY 5 RS FLİP-FLOP DENEYLERİ

DENEY 5 RS FLİP-FLOP DENEYLERİ Adı Soyadı: No: Grup: DENEY 5 RS FLİP-FLOP DENEYLERİ ÖN BİLGİ : Sayısal bilgiyi ( "0" veya "1" ) depolamada ve işlemede kullanılan temel devrelerden biri de F-F lardır. Genel olarak dört tipi vardır: 1-

Detaylı

EEM122SAYISAL MANTIK SAYICILAR. Elektrik Elektronik Mühendisliği Yrd. Doç. Dr. Hüseyin Sağkol

EEM122SAYISAL MANTIK SAYICILAR. Elektrik Elektronik Mühendisliği Yrd. Doç. Dr. Hüseyin Sağkol EEM122SAYISAL MANTIK BÖLÜM 6: KAYDEDİCİLER VE SAYICILAR Elektrik Elektronik Mühendisliği Yrd. Doç. Dr. Hüseyin Sağkol KAYDEDİCİLER VE SAYICILAR Flip-flopkullanan devreler fonksiyonlarına göre iki guruba

Detaylı

Deney 4: 555 Entegresi Uygulamaları

Deney 4: 555 Entegresi Uygulamaları Deneyin Amacı: Deney 4: 555 Entegresi Uygulamaları 555 entegresi kullanım alanlarının öğrenilmesi. Uygulama yapılarak pratik kazanılması. A.ÖNBİLGİ LM 555 entegresi; osilasyon, zaman gecikmesi ve darbe

Detaylı

DENEY 2- Sayıcılar ve Kaydırmalı Kaydediciler

DENEY 2- Sayıcılar ve Kaydırmalı Kaydediciler DENEY 2- Sayıcılar ve Kaydırmalı Kaydediciler DENEY 2a- JK Flip-Flop Devreleri DENEYİN AMACI 1. Sayıcıların prensiplerinin ve sayıcıların JK flip-flopları ile nasıl gerçeklendiklerinin incelenmesi. GENEL

Detaylı

SAYISAL TASARIM. Ege Üniversitesi Ege MYO Mekatronik Programı

SAYISAL TASARIM. Ege Üniversitesi Ege MYO Mekatronik Programı SAYISAL TASARIM Ege Üniversitesi Ege MYO Mekatronik Programı BÖLÜM 1 Sayıcılar İkili (Binary) Sayma İkili (Binary) sayma 1 ve 0 ların belirli bir düzen içerisinde sıralanması ile yapılır. Her dört sayıda

Detaylı

Ardışıl Devre Sentezi (Sequential Circuit Design)

Ardışıl Devre Sentezi (Sequential Circuit Design) Ardışıl Devre Sentezi (Sequential Circuit Design) Ardışıl devre tasarımı prosedürü: Adım 1: Problemin tanımına uygun olarak durum tablosunu yapılır. Tablo şimdiki durumları, girişleri, gelecek durumları

Detaylı

T.C. İstanbul Medeniyet Üniversitesi Mühendislik ve Doğa Bilimleri Fakültesi Elektrik-Elektronik Mühendisliği Bölümü

T.C. İstanbul Medeniyet Üniversitesi Mühendislik ve Doğa Bilimleri Fakültesi Elektrik-Elektronik Mühendisliği Bölümü T.C. İstanbul Medeniyet Üniversitesi Mühendislik ve Doğa Bilimleri Fakültesi Elektrik-Elektronik Mühendisliği Bölümü MANTIK DEVRELERİ TASARIMI LABORATUVARI DENEY FÖYLERİ 2018 Deney 1: MANTIK KAPILARI VE

Detaylı

Sayıcılar n bitlik bir bilgiyi tutmanın yanısıra her saat çevriminde tuttukları değeri artıran veya azaltan ardışıl devrelerdir.

Sayıcılar n bitlik bir bilgiyi tutmanın yanısıra her saat çevriminde tuttukları değeri artıran veya azaltan ardışıl devrelerdir. Sayıcılar (Counters) Sayıcılar n bitlik bir bilgiyi tutmanın yanısıra her saat çevriminde tuttukları değeri artıran veya azaltan ardışıl devrelerdir. Genel olarak iki gruba ayrılır: Senkron sayıcılar Asenkron

Detaylı

T.C. KOCAELİ ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLİŞİM SİSTEMLERİ MÜHENDİSLİĞİ

T.C. KOCAELİ ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLİŞİM SİSTEMLERİ MÜHENDİSLİĞİ T.C. KOCAELİ ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLİŞİM SİSTEMLERİ MÜHENDİSLİĞİ 1 8. HAFTA ARDIŞIL DEVRE TASARIMLARI SAYICILAR ASENKRON SAYICILAR SENKRON SAYICILAR 2 ARDIŞIL DEVRELER Bileşik devrelere geri

Detaylı

SAYISAL DEVRELER. İTÜ Bilgisayar Mühendisliği Bölümündeki donanım derslerinin bağlantıları

SAYISAL DEVRELER. İTÜ Bilgisayar Mühendisliği Bölümündeki donanım derslerinin bağlantıları SAYISAL DEVRELER Doç.Dr. Feza BUZLUCA İstanbul Teknik Üniversitesi Bilgisayar Mühendisliği Bölümü Sayısal Devreler Ders Notlarının Creative Commons lisansı Feza BUZLUCA ya aittir. Lisans: http://creativecommons.org/licenses/by-nc-nd/3.0/

Detaylı

Saklayıcı (veya Yazmaç) (Register)

Saklayıcı (veya Yazmaç) (Register) Saklayıcı (veya Yazmaç) (Register) Genel bir ardışıl devre: Saklayıcılar Ardışıl devre analiz ve sentezi için iyi bir örnektir. Ayrıca daha büyük çaplı ardışıl devrelerin tasarımında kullanılabilirler.

Detaylı

DENEY-6 LOJİK KAPILAR VE İKİLİ DEVRELER

DENEY-6 LOJİK KAPILAR VE İKİLİ DEVRELER DENEY-6 LOJİK KAPILAR VE İKİLİ DEVRELER DENEYİN AMACI: Bu deneyde temel lojik kapılar incelenecek; çift kararlı ve tek kararlı ikili devrelerin çalışma prensipleri gözlemlenecektir. ÖN HAZIRLIK Temel lojik

Detaylı

1. Direnç değeri okunurken mavi renginin sayısal değeri nedir? a) 4 b) 5 c) 1 d) 6 2. Direnç değeri okunurken altın renginin tolerans değeri kaçtır?

1. Direnç değeri okunurken mavi renginin sayısal değeri nedir? a) 4 b) 5 c) 1 d) 6 2. Direnç değeri okunurken altın renginin tolerans değeri kaçtır? 1. Direnç değeri okunurken mavi renginin sayısal değeri nedir? a) 4 b) 5 c) 1 d) 6 2. Direnç değeri okunurken altın renginin tolerans değeri kaçtır? a) Yüzde 10 b) Yüzde 5 c) Yüzde 1 d) Yüzde 20 3. Direnç

Detaylı

TEKNOLOJİ FAKÜLTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ EET-206 SAYISAL ELEKTRONİK - II LABORATUVARI

TEKNOLOJİ FAKÜLTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ EET-206 SAYISAL ELEKTRONİK - II LABORATUVARI TEKNOLOJİ FAKÜLTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ EET-206 SAYISAL ELEKTRONİK - II LABORATUVARI DENEY FÖYÜ 1 EET-206 SAYISAL ELEKTRONİK - II LABORATUVARI DENEY NO : 1 DENEYİN ADI : OSİLATÖR DEVRESİ Giriş

Detaylı

Seri Giriş, Seri Çıkış

Seri Giriş, Seri Çıkış Seri Giriş, Seri Çıkış Seri-giriş/seri-çıkış kaydıran yazmaçlar bir zaman için bir veri geciktirir. Her bir kaydırma için bir bit veri saklarlar. Bir seri-giriş/seri-çıkış kaydıran yazmacı birden 64 bite

Detaylı

Elektroniğe Giriş 1.1

Elektroniğe Giriş 1.1 İTÜ Bilgisayar Mühendisliği Bölümündeki donanım derslerinin bağlantıları Sayısal devreler bölümdeki diğer donanım dersinin temelini oluşturmaktadır. Elektroniğe Giriş SAYISAL DEVRELER Sayısal Elektronik

Detaylı

DENEY 4a- Schmitt Kapı Devresi

DENEY 4a- Schmitt Kapı Devresi DENEY 4a- Schmitt Kapı Devresi DENEYİN AMACI 1. Schmitt kapılarının yapı ve karakteristiklerinin anlaşılması. GENEL BİLGİLER Schmitt kapısı aşağıdaki karakteristiklere sahip olan tek lojik kapıdır: 1.

Detaylı

Deney 5: Shift Register(Kaydırmalı Kaydedici)

Deney 5: Shift Register(Kaydırmalı Kaydedici) Deney 5: Shift Register(Kaydırmalı Kaydedici) Kullanılan Elemanlar 1xLM555 Entegresi, 1x10 kohm direnç, 1x100 kohm direnç, 1x10 µf elektrolitik kondansatör, 1x100 nf kondansatör, 2 x 74HC74 (D flip-flop),

Detaylı

27.10.2011 HAFTA 1 KALICI OLMAYAN HAFIZA RAM SRAM DRAM DDRAM KALICI HAFIZA ROM PROM EPROM EEPROM FLASH HARDDISK

27.10.2011 HAFTA 1 KALICI OLMAYAN HAFIZA RAM SRAM DRAM DDRAM KALICI HAFIZA ROM PROM EPROM EEPROM FLASH HARDDISK Mikroişlemci HAFTA 1 HAFIZA BİRİMLERİ Program Kodları ve verinin saklandığı bölüm Kalıcı Hafıza ROM PROM EPROM EEPROM FLASH UÇUCU SRAM DRAM DRRAM... ALU Saklayıcılar Kod Çözücüler... GİRİŞ/ÇIKIŞ G/Ç I/O

Detaylı

ARDIŞIL DEVRELER SENKRON ARDIŞIL DEVRELER

ARDIŞIL DEVRELER SENKRON ARDIŞIL DEVRELER ARDIŞIL DEVRELER TANIM: ÇIKIŞLARIN BELİRLİ BİR ANDAKİ DEĞERİ, GİRİŞLERİN YANLIZA O ANKİ DEĞERİNE BAĞLI OLAN DEVRELER KOMBİNASYONEL DEVRELER OLARAK İSİMLENDİRİLİR. ÇIKIŞLARIN BELİRLİ BİR ANDAKİ DEĞERİ,

Detaylı

Bu deney çalışmasında kombinasyonel lojik devrelerden decoder incelenecektir.

Bu deney çalışmasında kombinasyonel lojik devrelerden decoder incelenecektir. 4.1 Ön Çalışması Deney çalışmasında yapılacak uygulamaların benzetimlerini yaparak, sonuçlarını ön çalışma raporu olarak hazırlayınız. 4.2 Deneyin Amacı MSI lojik elemanları yardımıyla kombinasyonel lojik

Detaylı

Geçtiğimiz hafta# Dizisel devrelerin tasarımı# Bu hafta# Örnek: Sekans algılayıcı# Örnek: Sekans algılayıcı# 12/11/12

Geçtiğimiz hafta# Dizisel devrelerin tasarımı# Bu hafta# Örnek: Sekans algılayıcı# Örnek: Sekans algılayıcı# 12/11/12 2//2 Geçtiğimiz hafta# İL 2 Dizisel Devrelerin Tasarımı ve Yazmaçlar ve Sayaçlar (Registers and Counters)# Dizisel devreler (sequential circuits) Mandallar (latches) İkidurumlular (flip-flops) Dizisel

Detaylı

Her bir kapının girişine sinyal verilmesi zamanı ile çıkışın alınması zamanı arasında çok kısa da olsa fark bulunmaktadır -> kapı gecikmesi

Her bir kapının girişine sinyal verilmesi zamanı ile çıkışın alınması zamanı arasında çok kısa da olsa fark bulunmaktadır -> kapı gecikmesi Kapılardaki gecikme Her bir kapının girişine sinyal verilmesi zamanı ile çıkışın alınması zamanı arasında çok kısa da olsa fark bulunmaktadır -> kapı gecikmesi Kapılardaki gecikme miktarının hesaplanması

Detaylı

Deney 1: Saat darbesi üretici devresi

Deney 1: Saat darbesi üretici devresi Deney 1: Saat darbesi üretici devresi Bu deneyde, bir 555 zamanlayıcı entegresi(ic) kullanılacak ve verilen bir frekansta saat darbelerini üretmek için gerekli bağlantılar yapılacaktır. Devre iki ek direnç

Detaylı

NECMETTİN ERBAKAN ÜNİVERSİTESİ MÜHENDİSLİK MİMARLIK FAKÜLTESİ ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ SAYISAL DEVRE TASARIMI LABORATUVARI DENEY FÖYÜ

NECMETTİN ERBAKAN ÜNİVERSİTESİ MÜHENDİSLİK MİMARLIK FAKÜLTESİ ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ SAYISAL DEVRE TASARIMI LABORATUVARI DENEY FÖYÜ NECMETTİN ERBAKAN ÜNİVERSİTESİ MÜHENDİSLİK MİMARLIK FAKÜLTESİ ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ SAYISAL DEVRE TASARIMI LABORATUVARI DENEY FÖYÜ DENEY 1 Elektronik devrelerde sık sık karşımıza çıkan

Detaylı

2- Tristör ile yük akımı değiştirilerek ayarlı yükkontrolü yapılabilir.

2- Tristör ile yük akımı değiştirilerek ayarlı yükkontrolü yapılabilir. Tristörlü Redresörler ( Doğrultmaçlar ) : Alternatif akımı doğru akıma çeviren sistemlere redresör denir. Redresörler sanayi için gerekli olan DC gerilimin elde edilmesini sağlar. Büyük akım ve gerilimlerin

Detaylı

MUNZUR ÜNİVERSİTESİ ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ MANTIK DEVRELERİ LABORATUVARI

MUNZUR ÜNİVERSİTESİ ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ MANTIK DEVRELERİ LABORATUVARI DENEY 4 SAYISAL ARİTMETİK Deneyin Amacı Bu deneyde işaretli ve işaretsiz sayılar için ikili sayı ( Binary ) sistemindeki toplama işleminin anlaşılması, işlem performansını artırabilmek için iki tabanındaki

Detaylı

İSTANBUL TEKNİK ÜNİVERSİTESİ BİLGİSAYAR MÜHENDİSLİĞİ BÖLÜMÜ LOJİK DEVRELERİ LABORATUVARI DENEY RAPORU

İSTANBUL TEKNİK ÜNİVERSİTESİ BİLGİSAYAR MÜHENDİSLİĞİ BÖLÜMÜ LOJİK DEVRELERİ LABORATUVARI DENEY RAPORU İSTANBUL TEKNİK ÜNİVERSİTESİ BİLGİSAYAR MÜHENDİSLİĞİ BÖLÜMÜ LOJİK DEVRELERİ LABORATUVARI DENEY RAPORU DENEYİN ADI : BELLEKLE TASARIM Seri Aritmetik Lojik Birim II (9.2) RAPORU HAZIRLAYAN : BEYCAN KAHRAMAN

Detaylı

İKİLİ SAYILAR VE ARİTMETİK İŞLEMLER

İKİLİ SAYILAR VE ARİTMETİK İŞLEMLER İKİLİ SAYILAR VE ARİTMETİK İŞLEMLER DENEY 3 GİRİŞ Bu deneyde kurulacak devreler ile işaretsiz ve işaretli ikili sayılar üzerinde aritmetik işlemler yapılacak; işaret, elde, borç, taşma kavramları incelenecektir.

Detaylı

BÖLÜM 10 KAYDEDİCİLER (REGİSTERS) SAYISAL TASARIM. Bu bölümde aşağıdaki konular anlatılacaktır

BÖLÜM 10 KAYDEDİCİLER (REGİSTERS) SAYISAL TASARIM. Bu bölümde aşağıdaki konular anlatılacaktır erin BÖLÜM 10 KYEİCİLER (REGİSTERS) Bu bölümde aşağıdaki konular anlatılacaktır Kaydedicilerin(Registers) bilgi giriş çıkışına göre ve kaydırma yönüne göre sınıflandırılması. Sağa kaydırmalı kaydedici(right

Detaylı

Bölüm 4 Aritmetik Devreler

Bölüm 4 Aritmetik Devreler Bölüm 4 Aritmetik Devreler DENEY 4- Aritmetik Lojik Ünite Devresi DENEYİN AMACI. Aritmetik lojik birimin (ALU) işlevlerini ve uygulamalarını anlamak. 2. 748 ALU tümdevresi ile aritmetik ve lojik işlemler

Detaylı

DENEY 3a- Yarım Toplayıcı ve Tam Toplayıcı Devresi

DENEY 3a- Yarım Toplayıcı ve Tam Toplayıcı Devresi DENEY 3a- Yarım Toplayıcı ve Tam Toplayıcı Devresi DENEYİN AMACI 1. Aritmetik birimdeki yarım ve tam toplayıcıların karakteristiklerini anlamak. GENEL BİLGİLER Toplama devreleri, Yarım Toplayıcı (YT) ve

Detaylı

MİKROBİLGİSAYAR SİSTEMLERİ VE ASSEMBLER

MİKROBİLGİSAYAR SİSTEMLERİ VE ASSEMBLER BÖLÜM 2 INTEL AİLESİNİN 8 BİTLİK MİKROİŞLEMCİLERİ 2.1 8080 MİKROİŞLEMCİSİ Intel 8080, I4004, I4040 ve I8008 in ardından üretilmiştir ve 8 bitlik mikroişlemcilerin ilkidir ve 1974 te kullanıma sunulmuştur.

Detaylı

KIRIKKALE ÜNİVERSİTESİ

KIRIKKALE ÜNİVERSİTESİ KIRIKKALE ÜNİVERSİTESİ ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ SAYISAL ELEKTRONİK LAB. DENEY FÖYÜ DENEY 4 OSİLATÖRLER SCHMİT TRİGGER ve MULTİVİBRATÖR DEVRELERİ ÖN BİLGİ: Elektronik iletişim sistemlerinde

Detaylı

DENEY 21 IC Zamanlayıcı Devre

DENEY 21 IC Zamanlayıcı Devre DENEY 21 IC Zamanlayıcı Devre DENEYİN AMACI 1. IC zamanlayıcı NE555 in çalışmasını öğrenmek. 2. 555 multivibratörlerinin çalışma ve yapılarını öğrenmek. 3. IC zamanlayıcı anahtar devresi yapmak. GİRİŞ

Detaylı

DENEY 1a- Kod Çözücü Devreler

DENEY 1a- Kod Çözücü Devreler DENEY 1a- Kod Çözücü Devreler DENEYİN AMACI 1. Kod çözücü devrelerin çalışma prensibini anlamak. GENEL BİLGİLER Kod çözücü, belirli bir ikili sayı yada kelimenin varlığını belirlemek için kullanılan lojik

Detaylı

İnönü Üniversitesi Mühendislik Fakültesi Bilgisayar Mühendisliği Bölümü

İnönü Üniversitesi Mühendislik Fakültesi Bilgisayar Mühendisliği Bölümü İnönü Üniversitesi Mühendislik Fakültesi Bilgisayar Mühendisliği Bölümü 00223 - Mantık Devreleri Tasarımı Laboratuar Föyleri Numara: Ad Soyad: Arş. Grv. Bilal ŞENOL Devre Kurma Alanı Arş. Grv. Bilal ŞENOL

Detaylı

Ders hakkında" İletişim" Bu derste" Bellek" 12/3/12. BBM 231 Zamanuyumlu dizisel devreler (synchronous sequential logic)"

Ders hakkında İletişim Bu derste Bellek 12/3/12. BBM 231 Zamanuyumlu dizisel devreler (synchronous sequential logic) 2/3/2 ers hakkında" ykut Erdem aykut@cs.hacettepe.edu.tr Oda: el: 297 75 / 46 Ofis Saati: Carşamba 5:-6: M 23 Zamanuyumlu dizisel devreler (synchronous sequential logic)" etbook: Mano and Ciletti, igital

Detaylı

DENEY 8- Flip Flop ve Uygulamaları. Amaç: - Flip Flop çalışma mantığını kavramak

DENEY 8- Flip Flop ve Uygulamaları. Amaç: - Flip Flop çalışma mantığını kavramak DENEY 8- Flip Flop ve Uygulamaları Amaç: - Flip Flop çalışma mantığını kavramak Deneyin Yapılışı: - Deney bağlantı şemasında verilen devreleri uygun elemanlarla kurunuz. Entegrenin besleme ve GND bağlantılarını

Detaylı

BSE 207 Mantık Devreleri Lojik Kapılar ve Lojik Devreler (Logic Gates And Logic Circuits)

BSE 207 Mantık Devreleri Lojik Kapılar ve Lojik Devreler (Logic Gates And Logic Circuits) SE 207 Mantık Devreleri Lojik Kapılar ve Lojik Devreler (Logic Gates nd Logic Circuits) Sakarya Üniversitesi Lojik Kapılar - maçlar Lojik kapıları ve lojik devreleri tanıtmak Temel işlemler olarak VE,

Detaylı

BM217 SAYISAL TASARIM DERSİ LABORATUVAR DENEYLERİ

BM217 SAYISAL TASARIM DERSİ LABORATUVAR DENEYLERİ BİLECİK ŞEYH EDEBALİ ÜNİVERSİTESİ BİLGİSAYAR MÜHENDİSLİĞİ BM217 SAYISAL TASARIM DERSİ LABORATUVAR DENEYLERİ Yrd. Doç. Dr. Emre DANDIL İÇİNDEKİLER ŞEKİLLER TABLOSU... vi MALZEME LİSTESİ... viii ENTEGRELER...

Detaylı

9. MERKEZİ İŞLEM BİRİM MODÜLÜ TASARIMI

9. MERKEZİ İŞLEM BİRİM MODÜLÜ TASARIMI 1 9. MERKEZİ İŞLEM BİRİM MODÜLÜ TASARIMI Mikroişlemci temelli sistem donanımının en önemli kısmı merkezi işlem birimi modülüdür. Bu modülü tasarlamak için mikroişlemcinin uç işlevlerinin çok iyi bilinmesi

Detaylı

SEVİYE MODLU ARDIŞIL DEVRELER 1- GENEL TANITIM. KTÜ Mühendislik Fakültesi Bilgisayar Mühendisliği Bölümü Sayısal Tasarım Laboratuarı

SEVİYE MODLU ARDIŞIL DEVRELER 1- GENEL TANITIM. KTÜ Mühendislik Fakültesi Bilgisayar Mühendisliği Bölümü Sayısal Tasarım Laboratuarı KTÜ Mühendislik Fakültesi Bilgisayar Mühendisliği Bölümü Sayısal Tasarım Laboratuarı SEVİYE MODLU ARDIŞIL DEVRELER - GENEL TANITIM Seviye modlu ardışıl devreler, kombinasyonal devrelere geri besleme özelliği

Detaylı

Deney 6: Ring (Halka) ve Johnson Sayıcılar

Deney 6: Ring (Halka) ve Johnson Sayıcılar Deney 6: Ring (Halka) ve Johnson Sayıcılar Kullanılan Elemanlar xlm Entegresi, x0 kohm direnç, x00 kohm direnç, x0 µf elektrolitik kondansatör, x00 nf kondansatör, x 7HC7 (D flip-flop), x 0 ohm, x Led

Detaylı

Dr. Feza BUZLUCA İstanbul Teknik Üniversitesi Bilgisayar Mühendisliği Bölümü

Dr. Feza BUZLUCA İstanbul Teknik Üniversitesi Bilgisayar Mühendisliği Bölümü 1 BİLGİSAYAR MİMARİSİ Dr. Feza BUZLUCA İstanbul Teknik Üniversitesi Bilgisayar Mühendisliği Bölümü http:// http:// Ders Notlarının Creative Commons lisansı Feza BUZLUCA ya aittir. Lisans: http://creativecommons.org/licenses/by-nc-nd/3.0/

Detaylı

TBİL-405 Mikroişlemci Sistemleri Bölüm 2 1- % %01010 işleminin sonucu hangisidir? % %11000 %10001 %10101 %00011

TBİL-405 Mikroişlemci Sistemleri Bölüm 2 1- % %01010 işleminin sonucu hangisidir? % %11000 %10001 %10101 %00011 TBİL-405 Mikroişlemci Sistemleri Bölüm 2 1- %11010 - %01010 işleminin sonucu hangisidir? % 10000 %11000 %10001 %10101 %00011 2- %0101 1100 sayısının 1 e tümleyeni hangisidir? % 1010 0111 %11010 0011 %1010

Detaylı

BAHAR DÖNEMİ MANTIK DEVRELERİ LABORATUVARI DENEY FÖYÜ BALIKESİR ÜNİVERSİTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ

BAHAR DÖNEMİ MANTIK DEVRELERİ LABORATUVARI DENEY FÖYÜ BALIKESİR ÜNİVERSİTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ 2017-2018 BAHAR DÖNEMİ MANTIK DEVRELERİ LABORATUVARI DENEY FÖYÜ BALIKESİR ÜNİVERSİTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ KL-22001 Ana Modül DC Güç Kaynağı: Modüllere yapılacak olan 5V ve/veya 12V beslemeler

Detaylı

(VEYA-DEĞİL kapısı) (Exlusive OR kapısı) (Exlusive NOR kapısı)

(VEYA-DEĞİL kapısı) (Exlusive OR kapısı) (Exlusive NOR kapısı) 1.1 Ön Çalışma Deney çalışmasında yapılacak uygulamaların benzetimlerini yaparak, sonuçlarını ön çalışma raporu olarak hazırlayınız. 1.2 Deneyin Amacı Temel kapı işlemlerinin ve gerçekleştirilmesi. bu

Detaylı

Bölüm 3 Toplama ve Çıkarma Devreleri

Bölüm 3 Toplama ve Çıkarma Devreleri Bölüm 3 Toplama ve Çıkarma Devreleri DENEY 3- Yarım ve Tam Toplayıcı Devreler DENEYİN AMACI. Aritmetik birimdeki yarım ve tam toplayıcıların karakteristiklerini anlamak. 2. Temel kapılar ve IC kullanarak

Detaylı

T.C. BOZOK ÜNİVERSİTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ LOJĐK DEVRELER LABORATUARI DENEY FÖYÜ

T.C. BOZOK ÜNİVERSİTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ LOJĐK DEVRELER LABORATUARI DENEY FÖYÜ T.C. BOZOK ÜNİVERSİTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ LOJĐK DEVRELER LABORATUARI DENEY FÖYÜ Haziran 2009 ĐÇĐNDEKĐLER Deney-1 Temel Kapı Devreleri. 1 1.1 Ön Çalışma. 1 1.2 Deneyin Amacı 1 1.3

Detaylı

SELÇUK ÜNĠVERSĠTESĠ MÜHENDĠSLĠK-MĠMARLIK FAKÜLTESĠ ELEKTRĠK-ELEKTRONĠK MÜHENDĠSLĠĞĠ BÖLÜMÜ LOJĠK DEVRE TASARIM DERS NOTLARI

SELÇUK ÜNĠVERSĠTESĠ MÜHENDĠSLĠK-MĠMARLIK FAKÜLTESĠ ELEKTRĠK-ELEKTRONĠK MÜHENDĠSLĠĞĠ BÖLÜMÜ LOJĠK DEVRE TASARIM DERS NOTLARI SELÇUK ÜNĠVERSĠTESĠ MÜHENDĠSLĠK-MĠMARLIK FAKÜLTESĠ ELEKTRĠK-ELEKTRONĠK MÜHENDĠSLĠĞĠ BÖLÜMÜ LOJĠK DEVRE TASARIM DERS NOTLARI Konya- 2012 i KONULAR 1. Ardışıl lojik devreler, senkron ardışıl lojik devreler

Detaylı

BOOLEAN İŞLEMLERİ Boolean matematiği sayısal sistemlerin analizinde ve anlaşılmasında kullanılan temel sistemdir.

BOOLEAN İŞLEMLERİ Boolean matematiği sayısal sistemlerin analizinde ve anlaşılmasında kullanılan temel sistemdir. BOOLEAN MATEMATİĞİ İngiliz matematikçi George Bole tarafından 1854 yılında geliştirilen BOOLEAN matematiği sayısal devrelerin tasarımında ve analizinde kullanılması 1938 yılında Claude Shanon tarafından

Detaylı

MİKROİŞLEMCİ SİSTEMLERİ

MİKROİŞLEMCİ SİSTEMLERİ MİKROİŞLEMCİ SİSTEMLERİ Doç.Dr. Şule Öğüdücü http://ninova.itu.edu.tr/tr/dersler/bilgisayar-bilisim-fakultesi/30/blg-212/ Seri İletişim Verinin her biti aynı hat üzerinden arka arkaya gönderilir. Seri

Detaylı

İSTANBUL TEKNİK ÜNİVERSİTESİ BİLGİSAYAR MÜHENDİSLİĞİ BÖLÜMÜ LOJİK DEVRELERİ LABORATUVARI DENEY RAPORU : ARDIŞIL DEVRE TASARIMI

İSTANBUL TEKNİK ÜNİVERSİTESİ BİLGİSAYAR MÜHENDİSLİĞİ BÖLÜMÜ LOJİK DEVRELERİ LABORATUVARI DENEY RAPORU : ARDIŞIL DEVRE TASARIMI İSTANBUL TEKNİK ÜNİVERSİTESİ BİLGİSAYAR MÜHENDİSLİĞİ BÖLÜMÜ LOJİK DEVRELERİ LABORATUVARI DENEY RAPORU DENEYİN ADI : ARDIŞIL DEVRE TASARIMI RAPORU HAZIRLAYAN : BEYCAN KAHRAMAN GRUP NO : Ç3 Toplam 5( beş

Detaylı

(Random-Access Memory)

(Random-Access Memory) BELLEK (Memory) Ardışıl devreler bellek elemanının varlığı üzerine kuruludur Bir flip-flop sadece bir bitlik bir bilgi tutabilir Bir saklayıcı (register) bir sözcük (word) tutabilir (genellikle 32-64 bit)

Detaylı

MANTIK DEVRELERİ HALL, 2002) (SAYISAL TASARIM, ÇEVİRİ, LITERATUR YAYINCILIK) DIGITAL DESIGN PRICIPLES & PRACTICES (3. EDITION, PRENTICE HALL, 2001)

MANTIK DEVRELERİ HALL, 2002) (SAYISAL TASARIM, ÇEVİRİ, LITERATUR YAYINCILIK) DIGITAL DESIGN PRICIPLES & PRACTICES (3. EDITION, PRENTICE HALL, 2001) MANTIK DEVRELERİ DERSİN AMACI: SAYISAL LOJİK DEVRELERE İLİŞKİN KAPSAMLI BİLGİ SUNMAK. DERSİ ALAN ÖĞRENCİLER KOMBİNASYONEL DEVRE, ARDIŞIL DEVRE VE ALGORİTMİK DURUM MAKİNALARI TASARLAYACAK VE ÇÖZÜMLEMESİNİ

Detaylı

BİL 264 Mantıksal Devre Tasarımı ELE 263 Sayısal Sistem Tasarımı 2014 2015 Öğretim Yılı Yaz Dönemi 2. Ara Sınav Adı Soyadı Öğrenci Numarası Bölümü

BİL 264 Mantıksal Devre Tasarımı ELE 263 Sayısal Sistem Tasarımı 2014 2015 Öğretim Yılı Yaz Dönemi 2. Ara Sınav Adı Soyadı Öğrenci Numarası Bölümü TOBB Ekonomi ve Teknoloji Üniversitesi Bilgisayar Mühendisliği Bölümü Elektrik Elektronik Mühendisliği Bölümü BİL 264 Mantıksal Devre Tasarımı ELE 263 Sayısal Sistem Tasarımı 2014 2015 Öğretim Yılı Yaz

Detaylı

BİLİŞİM TEKNOLOJİLERİ ALANI

BİLİŞİM TEKNOLOJİLERİ ALANI T.C. MİLLÎ EĞİTİM BAKANLIĞI BİLİŞİM TEKNOLOJİLERİ ALANI SAYICILAR Ankara, 2014 Bu modül, mesleki ve teknik eğitim okul/kurumlarında uygulanan Çerçeve Öğretim Programlarında yer alan yeterlikleri kazandırmaya

Detaylı

Sahada Programlanabilir Kapı Dizileri (FPGA) Sayısal CMOS Tümdevre Tasarımı Y. Fırat Kula

Sahada Programlanabilir Kapı Dizileri (FPGA) Sayısal CMOS Tümdevre Tasarımı Y. Fırat Kula Sahada Programlanabilir Kapı Dizileri (FPGA) Sayısal CMOS Tümdevre Tasarımı Y. Fırat Kula Programlanabilir Lojik Basit Programlanabilir Lojik Cihazlar (Simple Programmable Logic Device - SPLD) ** PAL (Programmable

Detaylı

ELK2016 SAYISAL TASARIM DERSİ LABORATUVARI DENEY NO: 2

ELK2016 SAYISAL TASARIM DERSİ LABORATUVARI DENEY NO: 2 ELK2016 SAYISAL TASARIM DERSİ LABORATUVARI DENEY NO: 2 DENEYİN ADI: LOJİK FONKSİYONLARIN SADECE TEK TİP KAPILARLA (SADECE NAND (VEDEĞİL), SADECE NOR (VEYADEĞİL)) GERÇEKLENMESİ VE ARİTMETİK İŞLEM DEVRELERİ

Detaylı

T.C. ERCİYES ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ MEKATRONİK MÜHENDİSLİĞİ BÖLÜMÜ ELEKTRONİK SİSTEMLER LABORATUVARI 1

T.C. ERCİYES ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ MEKATRONİK MÜHENDİSLİĞİ BÖLÜMÜ ELEKTRONİK SİSTEMLER LABORATUVARI 1 T.C. ERCİYES ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ MEKATRONİK MÜHENDİSLİĞİ BÖLÜMÜ ELEKTRONİK SİSTEMLER LABORATUVARI 1 TEMEL LOJİK ELEMANLAR VE UYGULAMALARI DENEY SORUMLUSU Arş. Gör. Erdem ARSLAN Arş. Gör.

Detaylı

DENEY 11 PUT-SCR Güç Kontrolü

DENEY 11 PUT-SCR Güç Kontrolü DENEY 11 PUT-SCR Güç Kontrolü DENEYİN AMACI 1. PUT-SCR güç kontrol devresinin çalışmasını öğrenmek. 2. Otomatik ışık kontrol devresinin yapımı ve ölçümü. GİRİŞ Önemli parametrelerinin programlanabilir

Detaylı

BÖLÜM 3 OSİLASYON KRİTERLERİ

BÖLÜM 3 OSİLASYON KRİTERLERİ BÖLÜM 3 OSİİLATÖRLER Radyo sistemlerinde sinüs işaret osilatörleri, taşıyıcı işareti üretmek ve karıştırıcı katlarında bir frekansı diğerine dönüştürmek amacıyla kullanılır. Sinüs işaret osilatörlerinin

Detaylı