Bundan sonra, giriş anahtarını diğer pozisyona hareket ettirip ne olduğunu göreceğiz:

Transkript

1 CMOS Geçit Devresi Bu noktaya kadar transistör mantık devre analizlerimiz çift kutuplu transistörlerin kullanıldığı TTL dizayn modeli ile sınırlı idi ve kayan girişlerin genel stratejisi "yüksek" (V cc ye bağlanmış) girişlere eşdeğer olması -- ve "açık-toplayıcı" çıkış basamaklarının iznine karşılık gelen -- korundu. Fakat bu mantık geçitlerini inşa edebileceğimiz yalnızca tek bir yok değildir. Alan-etkili transistörler, özellikle izole-geçitli tür, geçit devrelerinin dizaynında kullanılabilir. Akımkontrollü aygıtlardan ziyade voltaj-kontrollü varolan IGFET ler çok basit devre dizaynlarına izin vermeye eğilimlidir. Aşağıdaki P- ve N-kanallı IGFET ler kullanılarak yapılmış evirici devresini örnek olarak alalım: Pozitif güç kaynağı terminalindeki "V dd " etiketine dikkat edin. Bu etiket TTL devrelerindeki "V cc " ye benzer kuralı takip eder: Toprak referansında alan etki transistörünün kanalına uygulanan sabit voltajın yerini tutar. Bu geçit devresini güç kaynağı ve giriş anahtarına bağlayalım ve çalışmasını inceleyelim. Lütfen bu IGFET transistörlerinin E-türü (Artırma-modu) olduğuna dikkat ediniz ve bunlar genellikle-kapalı aygıtlardır. Doğru kutuplu geçit ve drain (aslında, geçit ve altlık arasında) arasında uygulanan gerilimi alır ve sapma gerilimine gönderir.

2 Üstteki transistör P-kanal IGFET dir. Kanal (altlık) geçitten (geçit) daha pozitif yapıldığında, kanal geliştirilir ve akım kaynak ve kanal arasında izin verilmiştir. Dolayısıyla yukarıdaki örneklemede üst transistör açılmıştır. Kanal (altlık) geçitten daha pozitif yapıldığında (altlık referansına göre geçit negatiftir), kanal geliştirilmiştir ve akım kaynak ve drain arasında izin verilmiştir. Bunun için yukarıdaki örneklemede üst transistör açılmıştır. Geçit ve altlık (source) arasında sıfır gerilime sahip olan alttaki transistör normal modundadır: kapalı. Böylece, bu iki transistörün hareketi, geçit devresinin çıkış terminalinin doğrudan V dd ye bağlanması ve çok yüksek bir direncin toprağa bağlanması gibidir. Bu girişin "düşük" (0) durumu için çıkışı "yüksek" yapar. Bundan sonra, giriş anahtarını diğer pozisyona hareket ettirip ne olduğunu göreceğiz: Şimdi alttaki transistör (N-kanal) doyurulmuştur çünkü geçit ve altlık (kanal) arasında onu açacak uygulanan doğru kutuplu, verimli gerilime sahiptir (geçit üzerinde pozitif, kanal üzerinde negatif). Geçit ve altlığı arasında sıfır gerilim uygulanmış üstteki transistör normal modundadır: kapalı.

3 Böylece bu geçit devresinin çıkışı "düşük" (0) dır. Açık bir şekilde bu devre evirici yada NOT geçidi davranışını göstermektedir. Çift kutuplu transistörler yerine alan-etkili transistörleri kullanarak evirici geçidinin dizaynı gayet basitleştirilir. Bu geçit çıkışının asla basit TTL devresindeki gibi kaymayacağına dikkat ediniz: sourcing ve sinking yük akımına yetenekli doğal "totem-kutuplu" konfigürasyona sahiptir. Bu geçit devresinin zarif dizayn edilmesindeki amaç her iki P- ve N-kanal IGFET lerin uyumlu kullanımıdır. EGFET ler daha çok MOSFET ler (Metal-Oxide-Semiconductor Field Effect Transistor {Metal-Oksit- Yarıiletken Alan Etkili Transistör}) olarak bilindiği ve bu devre P- ve N-kanal transistörün ikisini birden kullandığı için bun gibi geçit devreleri CMOS gibi genel bir sınıflandırma ile verilir: Complementary Metal Oxide Semiconductor. CMOS devreleri alan-etkili transistörlerin doğal doğrusal olmayışlarından rahatsız edilmemişlerdir, çünkü sayısal devrelerde olduğu gibi transistörleri daima doygun ve kesme modlarında çalışır asla aktif modda çalışmaz. Bununla birlikte girişleri elektrostatik (statik elektrik) kaynaklardan üretilmiş yüksek gerilimlere duyarlıdır ve eğer sola kayan ise sahte gerilim kaynakları tarafından "yüksek" (1) yada "düşük" (0) içerisinde bile aktive edilebilirler. Bu sebepten herhangi bir koşul altında CMOS mantık geçit girişinin değişmesine izin verilmesi tavsiye edilmez. Lütfen bunun değişken girişin güvenli bir şekilde "yüksek" (1) mantık seviyesi olarak değerlendirildiği TTL geçit davranışından çok farklı olduğuna dikkat ediniz. Eğer giriş CMOS mantık geçidine tek-yönlü anahtar tarafından sürülürse yani birinci durum giriş V dd ye yada toprağa kesintisiz bağlandığında ve diğer bir durum giriş değişeni (herhangi bir şeye bağlanmamış) olduğunda, bu bir probleme neden olabilir: Aynı zamanda, bu problem eğer CMOS geçit girişi açık-toplayıcılı (open-collector) TTL geçidi tarafından sürüldüğünde de ortaya çıkar. Çünkü bu şekilde TTL geçitlerinin çıkışı "yüksek" (1) e gittiğinde değişir, CMOS geçit girişi belirsiz durumda kalacaktır:

4 Neyse ki bu çıkmazsa CMOS mantık devresinde sıklıkla kullanılan kolay bir çözüm vardır. Her ne zaman CMOS girişini sürmek için tek-yönlü bir anahtar (yada herhangi başka sourcing ve sinking akımın her ikisine de yeteneksiz bir çeşit geçit çıkışı) kullanıldığında, V dd yada toprağa bağlanmış bir direnç, aygıtların çıkışının kayana sürüldüğü durumda sabit mantık seviyesi sağlamak için kullanılabilir. Bu direnç değeri kritik değildir ve 10 k? genellikle yeterlidir. Değişken sinyal kaynağı olayında "yüksek" (1) mantık seviyesi sağlamak için kullanıldığında bu direnç pullup direnç olarak bilinir: Böyle bir direnç değişken sinyal kaynağı olayında "düşük" (0) mantık seviyesi sağlamak için kullanıldığında pulldown direnç olarak bilinir. Yine, pulldown direncin değeri kritik değildir:

5 Açık-toplayıcılı TTL çıkışları asla kaynak akım olmayıp daima sink akımı olduğundan, pullup dirençler CMOS geçit girişine böyle bir çıkış arayüzlendiğinde gereklidir: Önceki örneklerde kullanılan CMOS geçitleri tamamıyla eviriciler (tek-girişli) olmasına rağmen, pullup ve pulldown dirençlerinin benzer ilkesi çok-girişli CMOS geçitlerine uygulanır. Elbette ayrı pullup yada pulldown direnci her bir geçit girişi için gerekli olacaktır:

6 Bu bize sonraki soruyu getirir: AND, NAND, OR ve NOR gibi çok-girişli CMOS geçitlerini nasıl dizayn ederiz? Şaşırtıcı olmayan bir şekilde bu soruya cevap(lar) CMOS eviricisinin TTL eşdeğerine benzer dizaynın kolaylığını ortaya koyar. Örneğin, buradaki CMOS NAND geçiti için şematik diyagramdır: Evirici devresindeki seri-bağlı tamamlayıcı çifte Q 1 ve Q 3 transistörlerinin nasıl benzediğine dikkat edin. Her ikisi benzer giriş sinyali (giriş A) ile kontrol edilir, giriş "yüksek" (1) olduğunda üstteki transistör kapatılıyor ve alttaki transistör açılıyor ve saire. Aynı zamanda Q 2 ve Q 4 transistörlerinin benzer giriş sinyali (giriş B) aynı şekilde nasıl kontrol edildiğine ve benzer giriş mantık seviyeleri için benzer açık/kapalı davranışı da nasıl göstereceklerine dikkat edin. Her iki çiftin (Q 1 ve Q 2 ) üstteki transistörleri kaynak ve drain terminallerine paraleldir, alttaki transistörler (Q 3 ve Q 4 ) ise

7 seri bağlıdır. Bunun anlamı şudur, eğer üst transistör doyarsa çıkış "yüksek" (1) e gidecektir ve sadece her iki alt trasistör doyarsa çıkış "düşük" (0) a gidecektir. Aşağıdaki örneklemelerin sırası giriş mantık seviyelerinin (00, 01, 10 ve 11) tüm dört olasılığı için bu NAND geçidi davranışını gösterir:

8 TTL NAND geçidi gibi CMOS NAND geçit devresi NAND geçidinin oluşumu için başlama noktası gibi kullanılabilir. Çıkış sinyalini evirmek için tümünün transistörlerin diğer aşamasına eklenmesi gereklidir: Bir CMOS NOR geçit devresi transistörlerinin farklı dizilimi haricinde NAND geçidi gibi dört MOSFET kullanır. NOR geçidi, V dd ye bağlı iki paralel kaynak (üstteki) transistör ve toprağa bağlı iki seribağlı sinking (alttaki) transistör yerine iki seri-bağlı kaynak transistör ve iki paralel-bağlı sinking transistörü şu şekilde kullanır:

9 NAND geçidinde Q 2 ve Q 4 transistörlerinin yaptığı gibi Q 1 ve Q 3 transistörleri tamamlayıcı çift olarak çalışır. Her iki çift tek giriş sinyali tarafından kontrol edilir. Eğer giriş A yada giriş B den biri "yüksek" (1) ise aşağıdaki transistörlerden (Q 3 yada Q 4 ) en az biri çıkışı "düşük" (0) yaparak doyurulacaktır. Sadece her iki girişin "düşük" (0) olduğu durumda alttaki transistörlerin her ikisi kesme modunda olacak ve üstteki transistörleri her ikisi doygun olacaktır, çıkışın "yüksek" (1) e gitmesi için koşullar gerekecektir. Elbette ki bu davranış NOR mantık fonksiyonunu tanımlar. OR fonksiyonu çıkışına evirici kat eklenerek temel NOR geçidinden inşa edilebilir:

10 TTL teknolojisini kullanılarak inşa edilmesi mümkün olan herhangi bir geçidin CMOS da çoğaltılabildiğini gösterir, neden mantık dizaynının bu iki "ailesi" hala bir arada var? Cevabı şudur, TTL ve CMOS un her ikisininde kendine özgü avantajları vardır. TTL ve CMOS arasındaki karşılaştırmalar listesinde en baştaki güç tüketim sorunudur. Bu performans ölçümünde CMOS karşı konamaz galiptir. CMOS geçit devresinin tümler P- ve N-kanal MOSFET çiftlerinin (ideal olarak) aynı anda asla iletmemelerinden dolayı, yüklemek için kaynak akımına gerekli akım haricinde V dd güç kaynağından devreye akım çekmesi ya çok az yada hiç yoktur. Öte yandan TTL, yapıldığı çift kutuplu transistörlerin sapma gerilim gereksinimlerine bağlı olarak tüm zamanlarda çekilen bir miktar akım haricinde çalışamaz. Bu avantaja rağmen bir uyarıya ihtiyaç vardır. TTL geçidinin güç israfı, çalışma durumuna(larına) bakmaksızın oldukça sabit iken bir CMOS geçidi giriş sinyalinin(lerinin) frekans artışı için çok güç israf eder. Eğer bir CMOS geçidi statik (değişmeyen) koşulda çalıştırılırsa sıfır güç (ideal olarak) harcar. Bununla birlikte CMOS geçit devreleri "düşük" ten "yüksek" e vs. geçen her çıkış durumu esnasında geçici akım çeker. Bu nedenle ne kadar sık CMOS geçit mod değiştirirse o kadar sık V dd kaynağından akım çekilecek bundan dolayı büyük frekanslarda büyük harcanması olacaktır. Aynı zamanda bir CMOS geçidi, geçit çıkışından sürülen akımı TTL e göre çok daha az geçirir çünkü MOSFET ler gerilim-kontrollü aygıtlardır akım-kontrollü değil. Bunun anlamı şudur; bir geçit TTL girişinden daha çok CMOS girişi sürebilir. Kaç tane geçit girişinin tek bir geçit çıkışını sürebildiğini ölçmek fanout olarak adlandırılır.

11 CMOS geçidi dizaynlarının TTL e karşı beğenilen başka bir avantajı çok geniş aralıkta güç kaynağı gerilimleridir. TTL geçitlerinin 4.75 ila 5.25 volt güç kaynak gerilimi arasında sınırlı olmasına rağmen CMOS geçitleri tipik olarak 3 ila 15 volt arasında herhangi bir gerilimde çalışabilirler! Güç kaynağı gerilimlerinin arkasındaki bu farkın nedeni MOSFET in sapma gerilimi gereksinimlerine karşılık iki kutuplu kavşak transistörleridir. MOSFET ler sadece geçit gerilimi tarafından kontrol edilir (altlığa göre), oysa BJT (Bipolar Junction Transistor) ler akım-kontrollü aygıtlardır. TTL geçit devre dirençleri 5 volt ayarlanmış güç kaynağı alınarak uygun sapma gerilim akımları için kesin olarak hesaplanır. Güç kaynağı geriliminin transistör ızgara gerilim akımlarından kaynaklanacak her bir anlamlı değişkenin yanlış olması sağlıksız (kararsız) çalışmaya neden olur. Güç kaynağı geriliminin CMOS geçidinde sahip olduğu tek etki "yüksek" (1) durum gerilim tanımlamasıdır. 15 volt güç kaynağı geriliminde (V dd ) çalışan CMOS geçidi için "yüksek" (1) farz edebilmek için 15 volta yakın giriş sinyali olmalıdır. "Düşük" sinyal için gerilim eşiği benzer kalır o da 0 volt a yakındır. TTL ile karşılaştırıldığında CMOS un açık bir dezavantajı yavaş hızıdır. CMOS geçidinin giriş kapasitörleri TTL geçidi ile karşılaştırılabilir derecede büyüktür --BJT lerden ziyade MOSFET lerin kullanımından dolayı-- ve bu nedenle CMOS geçidi sinyal geçişine (düşük-ten-yükseğe yada vs.) TTL geçidinden daha yavaş cevap verecektir, tüm diğer faktörler eşittir. RC zaman sabiti devre dirençleri tarafından biçimlendirişmiştir ve geçidin giriş kapasitansı sayısal mantık seviyesinin hızlı yükselişi- ve düşüş-zamanlarına engel olmaya eğilimlidir, bu sebeple yüksek-frekans performansı azalır. CMOS geçit devresinin bu doğal dezavantajlarını azaltmak için bir strateji, ek tranasistör katları ile çıkış sinyalini "tampon" layarak, aygıtın tüm voltaj kazancını artırmaktır. Bu giriş geriliminin bir mantık durumundan diğerine yavaşça değişimi için hızlı-geçişli çıkış gerilimini (yüksek-ten-düşüğe yada düşük-ten-yükseğe) sağlar. "tamponsuz" NOR geçidine karşı "tamponlu" yada B-serisi NOR geçidi örneğini göz önüne alın:

12 Esasında B-serisi dizayn geliştirmek basit NOR devresinin çıkışına iki evirici ekler. Bu sayısal mantık düşünüldüğünde hiçbir amaca hizmet etmez, çünkü iki basamaklı eviriciler basitçe iptal olur:

13 Bununla birlikte devreye bu evirici katları eklemek, çıkışı giriş durumundaki değişikliklere çok duyarlı yaparak ve CMOS geçit giriş kapasitansından kaynaklı doğal yavaşlığı yenmeye çalışarak tüm gerilim kazancını artırma amacına hizmet eder. ÖZET: CMOS mantık geçitleri çift kutuplu kavşak transistörleri yerine IGFET (MOSFET) transistörlerinden yapılmıştır. CMOS geçit girişleri statik elektriğe duyarlıdır. Yüksek gerilimden zarar görebilir ve eğer sola değişen ise herhangi bir mantık seviyesi üstlenebilir. Pullup ve pulldown dirençleri, sadece kaynaklı yada sinking akıma yetenekli sinyal kaynağı tarafından sürüldüğünde CMOS geçidini değişimden engellemek için kullanılır. CMOS geçitleri eşdeğer TTL geçitlerinden çok daha az güç israf ederler fakat sinyal frekansı ile güç israfları artar, oysa ki TTL geçidinin güç tüketimi işletim koşullarının geniş menzili üzerinde yaklaşık olarak sabittir. CMOS geçit girişleri TTL girişlerinden daha az akım çeker çünkü MOSFET ler gerilim-kontrollü aygıtlardır akım-kontrollü değil. CMOS geçitleri TTL den çok daha geniş güç kaynağı gerilimi çalıştırabilir: tipik olarak 3 den 15 volta karşılık TTL için 4.75 den 5.25 volta.

14 CMOS geçitleri MOSFET geçitlerinden kaynaklanan giriş sığalarına bağlı olarak TTL geçitlerinden daha düşük maksimum çalışma frekansına eğilimlidir. B-serisi CMOS geçitleri girişten çıkışa gerilim kazancını artırmak için giriş sinyal değişikliklerine daha hızlı çıkış yanıtını sağlayan "tamponlu" çıkışlara sahiptir. Bu MOSFET giriş kapasitansı ve RC zaman sabitinden hasıl olmaya bağlı CMOS geçitlerindeki doğal yavaşlığın üstesinden gelmeye yardım eder.