Çok Çekirdekli İşlemciler ve Paralel Yazılım Geliştirme Olanakları Hakkında Bir İnceleme

Transkript

1 Çok Çekirdekli İşlemciler ve Paralel Yazılım Geliştirme Olanakları Hakkında Bir İnceleme Ecem İren1, Halil Can Akince2, Aylin Kantarcı2 1Bilgisayar Müh. Bölümü, Gediz Üniversitesi, İZMİR 2Bilgisayar Müh. Bölümü, Ege Üniversitesi, İZMİR Özet: Bu bildiride Çok Çekirdekli İşlemci mimarileri, bu işlemciler için yazılım geliştirme teknikleri ve bu işlemcilerin performansları incelenmekte ve daha yüksek performans için öngördüğümüz noktalar dile getirilmektedir. Anahtar Sözcükler: Çok çekirdekli işlemciler, OpenMP An Overview on Multicore Processors and Parallel Software Develeopment Abstract: In this paper, we give an overview on the architecture and performance of multicore processors and related software development techniques. Additionally, we provide some recommendations for higher performance. Keywords: Multicore Processors, OpenMP 1. GİRİŞ Bilgisayar mimarilerinin evriliminde rol oynayan önemli bir faktör performans faktörüdür. İlk işlemci sınıfı olan CISC (Complex Instruction Set Computers) işlemcilerinde makine komut setine bir anda birçok işlevi yerine getiren karmaşık komutlar yerleştirilerek yüksek performans sağlanmaya çalışıldı. Ancak, bu komutların işletilebilmesi için gerekli donanım da çok karmaşık, dolayısı ile de yüksek maliyetli idi. Bilgisayarların daha geniş bir kitleye yayılması için fiyatlarının ucuzlaması gerekti. Bu nedenle işlemciler basitleştirilerek karmaşık CISC komutlarının yorumlayıcı (interpreter) vasıtasıyla basit işlemciler üzerinde çalışması sağlandı. Bu da yorumlama işleminin getirdiği performans kaybına sebep oldu. Donanım mühendisleri çözümü komut setini basitleştirmekte gördüler ve bu noktada RISC (Reduced Instruction Set Computers) işlemciler ortaya çıktı. Bu işlemciler basit komut setlerini yorumlayıcı olmadan basit donanım üzerinde çalıştırarak performans artışı sağladılar. Günümüzde CISC mimarilerini geriye uyumluluğu esas alan Intel işlemcilerinde, tamamen modern bir tasarıma sahip olan RISC mimarilerini de SPARC işlemcilerinde görmekteyiz [1, 2]. Sonraki adımda donanım mühendisleri işlemci performansını birim zamanda işletilmeye başlanan komut sayısında arttırmakta gördüler ve boruhattı (pipeline) düzeninde çalışan işlemciler ortaya çıktı. Bu işlemcilerde farklı komut evrelerinin farklı donanım birimlerince işletilmesi sağlandı. Artık aynı anda birçok komutun farklı evreleri farklı donanım birimlerinde eşzamanlı çalışıyordu. Yer ve ısı problemlerinden dolayı boruhattı sayısını 2 den yukarı çıkaramadılar. Çözüm olarak çok sayıda işletim evresi birimine sahip ve diğer evrelere ait birimlerin 1 tane olduğu superskalar işlemciler geliştirildiler ve başarılı oldular [1, 2]. Ancak superskalar işlemciler de performansı 4 kattan yukarı çıkaramadı. Bunun üzerine çoklu işlemciler (multiprocessor) yolu ile performans artışına gidildi. Ancak, bir bilgisayarda 2 den fazla işlemci kullanmak işletim sistemini karmaşıklaştırdı. Isı, hacim ve maliyet problemleri de eklenince donanım mühendisleri yeni arayışlara yöneldiler. Bu arayışlar işlemciler ailesine çok çekirdekli (multicore) işlemcilerin katılmasının önünü açtı. Günümüz işlemci araştırmalarının getirdiği son nokta olan çok çekirdekli işlemcilerde bir bilgisayar içinde çoklu işlemcilerde olduğu gibi birbirinden bağımsız işlemciler yerine çok sayıda çekirdeğe sahip tek bir işlemci kullanılarak hem performans sınırları aşılmaya çalışılmış, hem de maliyet, ısı, hacim problemlerinin önüne geçilmiştir [1, 2]. Bu bildiride sırasıyla çok çekirdekli işlemcilerin yapısı, bu işlemciler üzerinde yazılım geliştirme modelleri ve bu işlemcilerin performanslarını etkileyen faktörler tanıtılmaktadır. Bildirinin bu tür bir platformda uygulama geliştirmeyi planlayan yazılımcılar ve araştırmacılar için bir rehber niteliği taşıması amaçlanmaktadır. 2. ÇOK ÇEKİRDEKLİ İŞLEMCİ MİMARİSİ Bir çok çekirdekli işlemci, her biri bir işlem birimi ve ön bellekten oluşan birden fazla çekirdek ve bu çekirdeklerin tümü tarafından ortaklaşa kul- 19

2 lanılan paylaşımlı bir önbellek içeren bir bütünleşik devredir (Şekil 1). Bir çekirdek sadece bir anda içerisinde sadece bir iş parçacığı ya da süreç çalıştırabilmektedir. Hyperthreading (HT) teknolojisi sayesinde, bir çekirdeğin eş zamanlı olarak iki iş parçacığı ya da süreci çalıştırabilmesi mümkündür [3]. Şekil 1. Çok çekirdekli bir işlemcinin genel yapısı 3. ÇOK ÇEŞİTLİ İŞLEMCİLER İÇİN YAZILIM GELİŞTİRİMİ 3.1 Paralel Yazılım Geliştirme Olanakları Paralel uygulama geliştirmek için mevcut olanaklar Üst Düzeyde olanaklar ve Alt Düzeyde olanaklar olmak üzere 2 sınıfta incelenebilir [3]. Üst Düzeydeki olanaklar POSIX iş parçacıkları gibi iş parçacığı kütüphaneleri ile uygulamacının iş parçacıklarını doğrudan yaratmasını sağlar. Uygulama geliştirici uygulamasını parçalara böler ve her bir parça için kütüphane formatına uygun olacak şekilde iş parçacıkları yaratır. Uygulama çalışmaya başladığında işletim sistemi bu iş parçacıklarını yaratır ve her birini bir çekirdeğe atar. Bu yaklaşımda bellekte kullanıcı uzayında yer alan bir iş parçacığı kütüphanesi iş parçacıklarının yaratımını, sonlandırımını, senkronizasyonunu ve iş dağıtımını üstlenir (Şekil 2). Çok çekirdekli işlemciler, uygulama gereksinimlerine bağlı olarak farklı şekillerde tasarlanabilmektedirler. Heterojen çekirdek grupları, homojen çekirdek grupları veya bunların birleşiminden oluşan sistemler oluşturulabilmektedir. Homojen çekirdek mimarisinde, Merkezi İşlem Biriminde bulunan tüm çekirdekler aynıdır ve böl ve fethet yaklaşımını kullanarak işlemcinin performansını arttırmaya çalışmaktadırlar. Bunu yaparken yüksek miktarda veriyi çekirdeklere dağıtarak uygulamayı paralel çalıştırılmaktadırlar. Diğer yandan heterojen çekirdekler, özel amaçlar için tasarlanmış farklı çekirdeklerden oluşmaktadır [3]. Bir çekirdek üzerinde çalışmakta olan bir iş parçacığı/süreç verileri ve çalıştıracağı komutları kendine ait 1. Seviye Ön Bellekten alır. İstenen veri/komutun burada bulunamaması durumunda daha geniş kapasiteli 2. Seviye Ön Belleğe başvurulur. Orada da bulunamayan veriler/komutlar için Veriyolu Arayüzü aracılığı ile ana belleğe başvurulur. Bir çekirdekten başka bir çekirdeğe ait önbellekte bulunan bir veriye de ihtiyaç duyabilir. Bu durumda çekirdekler arası iletişim gerçekleştirilir. Tüm bu bellek erişimi modelleri işlemci üzerinde yoğun bir bellek trafiği yaratır. Bu nedenle bu işlemcilerin entegrelerine gelişmiş bir Kontrol Ünite si de eklenir. Bu kontrol birimi ayrıca, iş parçacıklarının yaratımı, sonlandırımı, iş dağıtımı vb. işlemleri yerine getirir ve tek çekirdekli işlemcilerin kontrol birimlerine göre çok daha karmaşık bir yapı ve işleyişe sahiptir [4]. Şekil 2. Üst Düzeyde paralel yazılım geliştirme olanaklarına bir örnek: Pthreads Alt Düzeyde olanaklar, seri kod üzerinde paralelleştirmenin yapılabileceği noktalarda kullanılırlar. Bu yaklaşıma en iyi örnek OpenMP kütüphanesidir. Yazılım geliştirici kodunu seri olarak yazar. Sonra parelelleştirme olanaklarını analiz eder. Paralelleştirilecek bölgenin başına derleyiciye direktifler yerleştirir. Uygulama çalıştırılacağı zaman işletimine seri olarak başlar. İşlemci kontrolörü paralleştirme direktiflerine rastladığı anda direktiflere eklenmiş ifadeleri ve parametreleri göz önüne alarak uygun şekilde iş parçacıklarını yaratır ve çekirdeklere atar (Şekil 3) [3]. 20

3 Yazılım geliştiricinin iş parçacıklarını açıkça yaratmasına dayalı Üst Düzeyde paralelleştirme olanakları uygulamaların eş zamanlı çalışacak farklı görevlere sahip modüler bir yapıya sahip olma durumunda daha uygundur. Alt Düzeydeki olanaklar ise görevlerin birbini izleyen paralelleşebilecek adımlar şeklinde gerçekleştirilmeleri durumunda daha uygundurlar. Paralelleştirilmeyen seri kısımlar tek bir çekirdek üzerinde işletilirken paralleleştirilecek noktalara gelince iş parçacıklarının yaratımı ve çekirdeklere atanmalarıyla çok çekirdek olanağından yararlanırlar [3]. paralelleştirme for döngülerinin önüne derleyici direktiflerine karşılık gelen OpenMP pragmaları yerleştirilerek sağlanır. Pragmalar for döngüsü iterasyonlarının farklı çekirdeklere paylaştırılmasını sağlarlar. for döngüsü içindeki komutlar tüm çekirdeklerde çalıştırılırlar. Veriler diziler halinde işleme tabi tutulduğu için çekirdeklere paylaştırılmış olurlar (Şekil 3) [3]. Uygulamaların yapısı 2 tür paralellik paternini de içerebilir. Örneğin, veri dizilerini işleyen döngülerin çok bulunduğu uygulamalarda Görev Seviyesi paralelliğin gerçekleştirilebileceği kod blokları da bulunabilir. Bu durumda, Alt Düzey olanaklarında ilgili kod bloklarının önüne bu tür paralelleştirmenin yapılacağını bildiren pragmalar konur. Çok çekirdekli işlemci kontrolcüsü bu bloklara geldiği zaman her bir blok için bir iş parçacığı yaratır ve bu iş parçacığını bir çekirdeğe atar. Böylece her bir çekirdek üzerinde farklı komut blokları çalıştırılmış olunur (Şekil 4) [3]. Şekil 3. Alt Düzeyde paralel yazılım geliştirme olanaklarına bir örnek: OpenMP 3.2 Paralelleştirme Paternleri Uygulamalar Görev Seviyesi, Veri Seviyesi veya bu iki sınıfı da içeren paralelleştime paternlerine sahip olabilir. Görev seviyesi paralelleştirme birbirinden farklı eş zamanlı görevlerin olduğu durumda kullanılır. Önceki alt başlıkta tanıtılan Üst Düzeyde iş parçacığı kütüphanesi kullanan paralelleştirme olanakları bu tür paralelleştirme paterni için uygundur [3]. Veri Seviyesi paralelleştirme aynı anda farklı veriler üzerinde aynı işlemler gerçekleştirileceği zaman uygundur. Önceki alt başlıkta tanıtılan Alt Düzeydeki olanaklar bu patern için uygundur. OpenMP kütüphanesinde veri seviyesinde Şekil 4. OpenMP kütüphanesinde veri ve görev seviyeli parallelliklerin birlikte gerçekleştirilmesi Öte yandan, Veri Seviyesi paralellik içeren bir kod bloğunu Üst Düzeyde, Alt Düzey mantığına uygun şekilde paralelleştirmek de mümkündür. Bu durumda yazılımcı bir for döngüsünde işletilecek komutları döngüden kaldırır ve bir fonksiyona yerleştirir, for döngüsüne bu fonksiyonu çalıştıracak bir iş parçacığı yaratma çağrısı yerleştirir ve yaratılan iş parçacığının hangi iterasyonları gerçekleştireceğini bu çağrıya parametre olarak verir. İş parçacığı kütüphanesi 21

4 kullanan uygulamalarda Üst Düzey olanaklarının bu şekilde kullanımı çok rastlanılan bir durumdur (Şekil 5) [5]. Şekil 5. Üst Düzey olanaklarıyla Alt Düzey mantığında paralelleştirme: Pthreads kütüphanesiye bir örnek 4. HYPERTHREADING (HT) Geleneksel bir işlemcide ya da HT kullanmayan çok çekirdekli bir işlemcide 1 uygulama iş parçacığı aradığı bilgiyi ön belleklerinde bulamaması nedeniyle bellek transferi başlattığında, botu hattında komutlar arası bağımlılıklar oluştuğunda ve yanlış bir atlama tahminlemesi yapıldığında beklemeye geçer ve işletim birimini bırakır. Bu durumda, OS yeni bir iş parçacığı seçerek işlemciye/çekirdeğe gönderir. Çalışmayı bırakan iş parçacığı o anki durumu (kendisine verilmiş kayıtçıların içeriği), ileride tekrar işletim birimini kullanma hakkı kendisine verildiğinde işletimine kaldığı yerden devam edebilsin diye OS belleğinde saklanır. İşlemci/çekirdek üzerindeki durum depolama ünitesine OS un seçtiği yeni iş parçacığının durum bilgileri yazılır ve yeni iş parçacığı çalışmaya başlar. Bu işleme içerik anahtarlama (context switch) denir. HT bir çekirdek için 1 yerine 2 donanımsal durum depolama ünitesi kullanarak içerik anahtarlama sırasında belleğe durum bilgisi yazma işleminden kaçınmak ve bu yolla performansı arttırmak ümidi ile geliştirilmiş bir teknolojidir [6]. Bu teknolojide OS tarafından 1 çekirdeğe atanmış 2 iş parçacığı aynı işletim birimi, ön bellekleri ve kayıtçıları paylaşır. Çekirdeklere eklenen 2. durum depolama üniteleri işlemci büyüklüğünün %5 oranında artmasına sebep olmuştur. İş parçacıklarından biri çekirdeği bıraktığında diğerinin içerik durum bilgisi anında devreye sokulur ve 2. iş parçacığı hemen çalışmaya başlar. HT bu şekilde bellek trafiğini azaltarak performans artışı sağlanması için geliştirilmiştir. Ancak, pratikte aşağıdaki nedenlerden ötürü beklentilerin istenen düzeyde karşılanması mümkün olamamıştır [7, 8, 9]: 1. İçerik anahtarla işlemi sırasında bellek trafiğinin ortadan kalkması için OS iş dağıtıcısının sürekli aynı 2 iş parçacığını çekirdeğe vermesi gerekir. Oysa oyun programları gibi uygulamaların ve OS süreçlerinin çok sayıda iş parçacığı bulunur. Dolayısıyla OS iş dağıtıcısı sürekli aynı 2 iş parçacığını seçemez. Quantum süresinin 10 milisn. gibi kısa bir süre olduğu düşünülürse sürekli içerik anahtarlama yapılır ve durum depolama ünitelerinin içeriği sık sık değişir. Ayrıca, artık 1 değil, 2 iş parçacığının durum saklama bilgilerinin alışverişi için içerik anahtarlama yapılacaktır. 2. HT desteği için işlemcinin kontrol ünitesinin ve OS iş dağıtım modülünün daha kompleks hale gelmesi kaçınılmazdır. Bu durumda işlemci yavaşlar ve 1 iş parçacığının tamamlanma süresi artar. 3. Donanım yükü artan işlemci daha çok güç harcar ve ısınır. Bu durumda, işlemci saat frekansı ve buna bağlı olarak işlemci hızı düşer. 4. Bazı OSlar (Windows8, Kubuntu Linux) HT desteğine sahip değildirler. Bu durumda iş parçacıkları mevcut çekirdeklere dengeli bir şekilde dağıtılmazlar. HT ile bir fiziksel çekirdeğe 2. bir iş parçacığı da verildiği için mantıksal bir çekirdek eklenmiş gibidir. Dolayısı ile işlemcinin desteklediği çekirdek sayısı 2 katına çıkar. HT desteklemeyen işlemciler fiziksel/mantıksal çekirdek ayırımı yapamazlar. Çalıştırılacak 2 iş parçacığı varsa OS tarafından 2si de aynı fiziksel çekirdeğe atanabilir, diğer çekirdekler ise hiçbir uygulama iş parçacığı çalıştırmamış olur. 5. Çok iş parçacıklı yazılım geliştirme henüz yaygınlaşmamıştır. Dolayısıyla OS iş dağıtıcısı çekirdeğe sadece 1 uygulama iş parçacığı gönderir. OS süreçleri durumlarını çekirdeklerin durum depolama ünitelerine değil, ön belleklere 22

5 yazarlar. Bu nedenlerle günümüzde HT bir miktar performans artışı sağlar. Ancak, en az 3 uygulama iş parçacığının 1 çekirdek üzerinde aynı anda çalışması gerektiğinde performans kötüleşmesi olacaktır. İntel, HT desteği olmayan OSların kullanılması durumunda BIOS ayarlarından HT opsiyonunun iptal edilmesini önermektedir. Bizim düşüncemiz, HT nin tümüyle işlemci teknolojisinden çıkarılarak donanım ve OS yükünün düşürülmesi yönündedir. Aynı işlemcinin HT destekli ve HT desteksiz 2 modelinin inşa edilme durumunda HT desteği olmayan modelin daha hızlı olacağı aşikardır. Ayrıca bu durumda daha az güç tüketimi ve ısı ortaya çıkışı olacağından işlemcinin daha yüksek frekansa sahip bir saatle de çalışabilmesi mümkün olacaktır ki bu muhtemelen HT nin getireceği performans arışından daha yüksek bir performans artışı demektir. 5. ÇOK ÇEKİRDEKLİ MİMARİLERİN PERFOR- MANS PROBLEMLERİ Çok çekirdekli bir işlemcide iş parçacıklarının sürekli olarak paralel çalışmasını engelleyen faktörler bulunmaktadır. İşlemcinin performansı üzerinde olumsuz etkisi olan bu faktörler alt bölümlerde açıklanmaktadır. 5.1 Bağımlılık Çok çekirdekli işlemciler aynı zamanda boruhattı mimarisine sahiptirler. Boruhattında aynı anda birçok komutun farklı evreleri çalıştırılır. Boruhattı mimarilerde bir programın komutlarının eş zamanlı işletimi ile elde edilen sonuçlar seri işletimle aynı sonuçları vermelidir. Eğer boruhattında birbirini izleyen komutlar aynı veriler üzerinde çeşitli işlemler yapıyorsa ve bu kontrol edilmezse seri ve eş zamanlı işletim farklı sonuçlar getirebilir. Bunun sebebi literatürde veri bağımlılığı olarak adlandırılan bir durumdur. Boruhattındaki birkaç komutun aynı veriyi kullanmaları durumunda, tümünün gerçekleştirdiği işlem sadece okuma ise veri değişmediği için hiçbir problem olmaz. En az 1 komutun veriye yazma yapması durumunda aşağıdaki bağımlılık türlerinden biri karşımıza çıkar [3]: 1. Gerçek bağımlılık (True dependency): Literatürde bu bağımlılığa Read-After-Write bağımlılığı da denir. Birbirini izleyen komutlardan ilki değişkene atama yaparken diğeri onu okumaya çalışıyorsa ve ilk komut daha çok işlemci döngüsüne ihtiyaç duyuyorsa, henüz yazma işlemi tamamlanmadan okuma işlemi gerçekleştirilmiş olur. Bu durumda 2. Komut değişkenin son değerini değil önceki değerini kullanır. Halbuki seri akış ile aynı sonuçların alınabilmesi için yeni değerini kullanması gereklidir. Bu durumda 2. komut 1. komutun tamamlanmasını beklemelidir. 2. Zıt bağımlılık (Antidependency): Literatürde bu bağımlılığa Write-After-Read bağımlılığı da denir. Bu durumda öndeki komut veriyi okur ve bir işlemde kullanır. Arkadaki komut ise bu veriyi değiştirir. Arkadaki komut daha az saat döngüsünde tamamlanıyorsa ilk komut okuma işlemini tamamlamadan önce veri değişmiş olur. Bu durumda ilk komut verinin bir önceki değerini işleme alması gerekirken son halini işleme almış olur ve seri işletim kuralı bozulur. 3.Çıktı bağımlılığı (Output dependency): Literatürde bu bağımlılığa Write-After-Read bağımlılığı da denir. Birbirini izleyen 2 komut da veriyi değiştirmek istiyorsa ve ikinci komut ilk komuttan daha az saat döngüsüne ihtiyaç duyan bir komutsa daha önce tamamlanacağı için seri işletim kuralı yine bozulur. Şekil 6 da bu bağımlılıklara örnekler verilmektedir. Veri Bağımlılığı tek/çok çekirdekli olsun olmasın boruhattı mimarisine sahip tüm işlemcilerin sorunudur. Tek çekirdekli işlemciler için bağımlılık sorunun aşılmasına yönelik donanımsal ve derleyiciye bağlı çözümler geliştirilmiştir [1, 2]. Ancak, çok çekirdekli işlemcilerde durum daha vahimdir. Çok çekirdekli işlemcilerin kontrol ünitelerinin veri bağımlılığı ile ilgili bölümü çok daha karmaşıktır ve işlemciyi daha yüksek oranda yavaşlatır. Şekil 6. Veri bağımlılığı türlerine örnekler 5.2 Senkronizasyon Bu problem çok sayıda iş parçacığının paralel çalışması sırasında aynı anda aynı değişkene erişmesi sırasında ortaya çıkar. Tüm iş parçacıkları veriyi okuyorsa problem olmaz, en az birinin veriyi değiştirmesi problemlere yol açar. Bu sorunun aşılması için paylaşılan değişkenleri kullanan komut/komutlar mutex, koşul değişkeni vb. OS olanakları ile korunur. Bu olanaklar bir anda sadece 1 iş parçacığının veri üzerinde işlem yapmasına izin verirler. Diğerlerinin beklemeye alınması sağlanır. Paylaşılan değişkeni kullanan komut tamamlanınca bekleyen iş parçacıklardan birine bu değişkeni kullanma izni verilir. Tüm iş parçacıkları işlerini bitirinceye kadar bu düzende veriye ulaşırlar. Bu sırada yaşanan beklemeler de paralelliği kısıtlamış olur. Önemli bir nokta da, bu korumanın uygulama geliştirici tarafından yapılmasıdır. Üst ve alt düzeyde paralel yazılım 23

6 geliştirme olanaklarının tümünde bu şekilde ortak dışlama ( mutual exclusion ) olanakları bulunur [5]. 5.3 Ön bellek kısıtları Çok çekirdekli işlemcilerde her bir çekirdeğin küçük bir ön belleği bulunur. İşlemci çipinde, tüm çekirdeklerin paylaşımlı kullanıldığı biraz daha geniş kapasiteli 2. bir önbellek daha bulunur. Bu iki ön bellek de ana belleğe göre çok küçük kapasitedirler. Ön bellekler uygulama iş parçacıklarının verilerinden çok OS iş parçacıklarından verilerini içerir. Dolayısı ile uygulama iş parçacıkları sık sık ana belleğe başvurmak zorunda kalırlar. Bir RAM bellek en fazla 4 iş parçacığının eşzamanlı erişim yapabileceği bir arayüze sahiptir. Çok sayıda iş parçacığının bellek üzerindeki verilerle yoğun olarak iş yapması durumunda bellek trafiği çok artar ve bellek kontrolcüsü seri moda geçer. Bu durumda, iş parçacıkları da birer birer bellek işlemi gerçekleştireceği için işletimleri seri moda geçmiş olur. Eğer çok yoğun bellek kullanımı yapılmaktaysa paralel yazılım geliştiriminin hiçbir getirisi olmaz. Bu durum, tarafımızca gerçekleştirilen bir uygulamada yaşanmıştır. Gerçekleştirdiğimiz birinci yazılımda paralel işletim dolayısı ile beklediğimiz kazanç elde edilmişti. Ancak, bellek üzerindeki verilere çok daha yoğun iletişim yapan diğer bir yazılımda seri işletim ile aynı süreleri elde ettik. Dolayısı ile ikinci yazılımımızın seri olarak geliştirilmesinin çok daha uygun bir çözüm olduğu kanısına ulaştık [4,6, 10, 11]. 5.4 Çekirdek sayısı Çok çekirdekli işlemcilerde bir uygulamanın iş parçacıkları ve OS süreçlerinin iş parçacıkları çekirdeklere dağıtılırlar. Uygulama iş parçacıkları, kendi aralarında koordinasyon ve veri paylaşımı nedeniyle sık sık iletişime geçmek zorundadırlar. Aynı durum OS süreçlerinin iş parçacıkları için de geçerlidir. Bu nedenlerden ötürü çekirdekler arasında çok yoğun, muhtemelen sürekli iletişim gereksinimi ortaya çıkacaktır. Bu işlemin kontrollü bir şekilde gerçekleştirilebilmesi, işlemci kontrol ünitesinin karmaşıklığını arttırır. Karmaşıklık yer, güç ve ısı problemlerini beraberinde getirir. Hem çekirdekler arası bilgi alışverişi sırasında yaşanan gecikmeler, hem de ancak saat frekansının düşürülmesi ile güç ve ısı problemlerinin aşılabilmesi nedeniyle işlemci performansı düşer. Dolayısıyla, işlemcide çok sayıda çekirdeğe yer verilmemelidir. Bu şekilde hem çekirdekler arası iletişim yükü azalır, hem de daha yüksek bir saat frekansı ile çalışılabilir. Az sayıda çekirdek kullanımıyla, çok sayıda çekirdekle elde edilen performanstan daha yüksek bir performans elde edilmesi bile mümkündür [7]. 6. SONUÇ Bu bildiride çok çeşitli işlemciler tanıtılmış ve performansları hakkında yorumlar yapılmıştır. Çok iş parçacıklı uygulamaların artışı ile birlikte bu işlemcilerin performansında ciddi düşüşler yaşanacağı beklenmektedir. Daha az problem ve daha yüksek performans için HT teknolojisinin iptalinin uygun olacağını düşünmekteyiz. Birinde OS süreçlerinin diğerinde uygulama süreçlerinin işletileceği 2 çekirdeğin yeterli olacağı düşüncesindeyiz. Bu şekilde hem donanım ve OS basitleşecektir hem de 2 tür süreç grubu için farklı iş dağıtımı stratejileri kullanılabilecektir. Kaynaklar 1. Tanenbaum A. S., Todd A. Structured Computer Organization. Prentice Hall, 6th Edition, Stallings W. Computer Organization and Architecture. Prentice Hall, 9th Edition, Gove D. Multicore Application Programming for Windows, Linux and Solaris. Addison Wesley, İren E. RSA Kripto Algoritmasının Çok Çekirdekli İşlemciler için Paralelleştirilerek Gerçekleştirimi. Yüksek Lisans Tezi, Ege Üni., Lewis B., Berg D.J. Multithreaded Programming with Pthreads. Sun Microsystems Press, Akince H. C. Çok Çekirdekli İşlemciler için AES Şifreleme Algoritmasının Paralelleştirilerek Performansının Çözümlenmesi. Yüksek Lisans Tezi, Ege Üni., Esmaeilzadeh H., Blem E., Amant R. S., Sankaralingam K., Burger D.. Dark Silicon and the End of Multicore Scaling. ACM Symposium on Computer Architecture (ACM ISCA 11), sf: , Saini S., Jin H., Hood R., Barker D. The Impact of Hyperthreading on Processor Resource Utilization in Production Applications. 18th IEEE International Conference on High Performance Computing (IEEE HiPC 2011), sf: Reddy S. K., Ahmed S. M., Manohar K. Improving Performance and Power in Multi-core Processors. IJREAS-International Journal of Research in Engineering & Applied Sciences, Vol:3(3) sf: , Tudor B. G., Teo Y. M., See S. Understanding off-chip memory contention of parallel programs in multicore systems. IEEE International Conference on Parallel Processing (IEEE ICPP 2011), sf ,

7 11. Majo Z., Gross T. R. Memory System Performance in a NUMA Multicore Processor, Proceedings of the 4th ACM Annual International Conference on Systems and Storage (ACM SYSTOR 11),