BAHAR DÖNEMİ MANTIK DEVRELERİ LABORATUVARI DENEY FÖYÜ BALIKESİR ÜNİVERSİTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ
|
|
- Serhat Çalış
- 5 yıl önce
- İzleme sayısı:
Transkript
1 BAHAR DÖNEMİ MANTIK DEVRELERİ LABORATUVARI DENEY FÖYÜ BALIKESİR ÜNİVERSİTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ
2 KL Ana Modül DC Güç Kaynağı: Modüllere yapılacak olan 5V ve/veya 12V beslemeler için kullanılacak olan kısım. Veri Anahtarları: Sisteme yapılacak olan girişler için kullanılacak olan kısım. Soldaki kırmızı anahtarlar ile sağdaki mavi dip-switchler aynı işlevi görmekte olup sadece paketleri farklıdır. Lojik Göstergeler: Sistemden alınacak çıkışları ikilik tabanda görmek için kullanılacak olan kısımdır. Aktifyüksek devreler için yanan LED aktif, sönük olan LED pasif anlamına gelmekteyken, aktif-alçak devreler için sönük olan LED aktif, yanan LED pasif anlamına gelmektedir.
3 DENEY 1- Yarım ve Tam Toplayıcı Devreler DENEYİN AMACI 1. Aritmetik birimdeki yarım ve tam toplayıcıların karakteristiklerini anlamak. 2. Temel kapılar ve IC kullanarak yarım ve tam toplayıcı gerçekleştirmek. GENEL BİLGİLER Toplama devreleri, Yarım Toplayıcı (YT) ve Tam Toplayıcı (TT) olarak ikiye ayrılır. Yarım toplayıcılar, 2 li toplama kurallarını takip eder ve sadece 1 bitin toplanmasını dikkate alır. Toplama sonucunda bir elde ve bir toplam elde edilir. 2 li toplamada, iki sayının toplamı 1 den büyükse elde meydana gelir. Aşağıdaki yarım toplayıcı ile yapılan 2 li toplama işlemlerini inceleyin. 1 ile 1 toplandığında, toplam 0 ve elde 1 olur. Yarım-toplayıcının toplama işlemi, 1- bitlik sayılarla sınırlıdır. Tam toplayıcı, 2-bitten daha uzun sayılar için toplama işlemi gerçekleştirebilir. Aşağıda gösterilen tam toplayıcı işlemlerini inceleyin. Tam toplayıcı, iki adet yarım toplayıcı kullanılarak gerçekleştirilebilir. Şekil 3-1-1'de, yarım ve tam toplayıcıların devreleri ve sembolleri gösterilmiştir. (a) Yarım toplayıcı (b) Tam toplayıcı Şekil Yarım ve tam toplayıcılar 2 bitten daha uzun sayıları toplarken, toplamları eşzamanlı olarak üretmek için, Şekil 'de gösterilen bağlantı yada Paralel Giriş kullanılmalıdır.
4 Bununla birlikte, bir sonraki toplayıcının çıkışı ancak, bir önceki toplayıcının eldesi belli olduktan sonra kesin olarak belirlenebilir. Örneğin Şekil de, FA1 in eldesi belli olmadıkça, FA2 nin toplam sonucu kesin olarak belirlenemez. Şekil bitlik tam toplayıcı FA1, A1 ile B1 i topladığı zaman, S1 toplamı ve C1 eldesi elde edilir. Bu elde FA2 tarafından A2 ve B2 ye eklenerek yeni bir S2 toplamı ve C2 eldesi üretilir. Şekil deki durumda, dört toplayıcının toplam sonucu aynı anda belirlenemez ve toplama işlemi gecikmeye uğrar. Bu gecikme, Look-Ahead (Öngörülü) toplayıcı kullanılarak ortadan kaldırılabilir. Look-Ahead toplayıcılar, bir sonraki toplama işlemini gerçekleştirmek için bir önceki toplayıcıyı beklemek zorunda değildir ve böylece zamandan kazanılır. Boolean ifadesi aşağıdaki gibidir: Pi = Ai Å Bi Gi = Ai. Bi Çıkış ve elde aşağıdaki gibi ifade edilebilir: Si = Pi Å Ci Ci+1 = Gi + PiCi Gi, "Elde Üreteci" olarak adlandırılır. Ai ve Bi 1 iken, Gi 1 dir ve elde girişinden bağımsızdır. Pi, Elde Taşıyıcı olarak adlandırılır ve Ci ile Ci+1 arasındaki elde iletir. Eğer her adımın elde fonksiyonunda, bir önceki elde C1 yerine konulursa: C2 = G1 + P1 C1 C3 = G2 + P2 C2 = G2 + P2 G1 + P2 P1 C1 C4 = G3 + P3 C3 = G3 + P3 P2 G1 + P3 P2 P1 C1 Şekil 3-1-3'te, öngörülü elde üretecinin elde devresi gösterilmiştir tümdevresi, bir TTL öngörülü elde üretecidir.
5 Şekil Öngörülü elde üreteci 2 li toplayıcılar, BCD toplayıcılara dönüştürülebilir. 4 bitlik en büyük BCD sayı 9 ve en büyük 4-bitlik ikili sayı decimal 15 sayısına eşdeğer olduğu için, ikili toplayıcılar ile BCD toplayıcılar arasında 6 sayılık bir fark vardır. İkili toplayıcılar, BCD sayıları toplamak için kulanıldıklarında, aşağıdaki koşullar altında sonuca 6 sayısı eklenmelidir: 1. Elde varken 2. Toplam 9 dan büyükken Eğer ağırlık sırası S8, S4, S2, S1 ise ve toplam 9 dan büyükse, sonuç S8S4 + S8S2 dir. Eğer elde (CY) oluşmuşsa, sonuca 6 sayısı eklenmelidir: Cn=CY + S8S4 + S8S2 Şekil te, BCD toplayıcı devresi gösterilmiştir. Şekil BCD toplayıcı
6 KULLANILACAK ELEMANLAR 1. KL Temel Elektrik Devreleri Deney Düzeneği 2. KL Kombinasyonel Lojik Devre Deney Modülü a. U1 74LS04 INV b. U2/U6 74LS86 XOR c. U3 74LS08 AND d. U4 74LS32 OR e. U5 74LS83 Tam Toplayıcı DENEYİN YAPILIŞI A. Temel Lojik Kapılar ile Yarım ve Tam Toplayıcı Gerçekleştirilmesi 1. KL modülünü, KL Temel Elektrik Devreleri Deney Düzeneğinin üzerine koyun ve a bloğunu belirleyin. 2. Şekil 3-1-5'teki bağlantı diyagramı ve Şekil 3-1-6'daki yarım toplayıcı devresi yardımıyla gerekli bağlantıları yapın. KL Düzeneğindeki +5VDC sabit güç kaynağını, KL modülüne bağlayın. Şekil Bağlantı diyagramı (KL blok a)
7 Şekil Yarım toplayıcı devresi 3. A ve B girişlerini sırasıyla SW0 ve SW1 veri anahtarlarına bağlayın. F1 ve F2 çıkışlarını, L1 ve L2 Lojik Göstergelerine bağlayın. 4. A ve B için, Tablo deki giriş dizilerini takip edin ve çıkış durumlarını kaydedin. GİRİŞLER ÇIKIŞLAR SW1(B) SW0 (A) ELDE(F1) TOPLAM (F2) Tablo Şekil 3-1-7'deki bağlantı diyagramı ve Şekil 3-1-8'deki tam toplayıcı devresi yardımıyla gerekli bağlantıları yapın. Şekil Bağlantı diyagramı (KL blok a)
8 Şekil Tam toplayıcı devresi 6. A, B, C yi SW0, SW1 ve SW3 e bağlayın. A girişi toplanacak sayıyı, B girişi eklenen sayıyı ve C girişi önceki eldeyi ifade etmektedir. F3 ve F5 çıkışlarını, L1 ve L2 Lojik Göstergelerine bağlayın. 7. Tablo deki giriş dizilerini takip edin ve çıkış durumlarını kaydedin. GİRİŞLER ÇIKIŞLAR SW3(C) SW2(B) SW1(A) ELDE (F3) TOPLAM (F5) Tablo B. Tümdevre (IC) ile 4-Bitlik Tam Toplayıcı Gerçekleştirme 1. KL modülünü, KL Temel Elektrik Devreleri Deney Düzeneğinin üzerine koyun ve b bloğunu belirleyin. U5, bitlik ikili tam toplayıcıdır. Y5 girişini toprağa bağlayın. Böylece Y0~Y3'e bağlı olan U6'nın ÖZEL VEYA kapıları, tampon gibi davranır. 2. X0~X3 (eklenen) ve Y0~Y3 (toplanan) girişlerini sırasıyla, SW0~SW3 ve SW4~SW7 veri anahtarlarına bağlayın. F1'i (elde çıkışı) L1'e ve F8~F11 i (toplam) L2~L5'e bağlayın. KL Düzeneğindeki +5VDC sabit güç kaynağını, KL modülüne bağlayın.
9 Şekil Bağlantı diyagramı (KL blok b) 3. Tablo deki giriş dizilerini takip edin ve ikili F1 ile onaltılı Σ çıkışlarını kaydedin. X = X3 X2 X1 X0 Y = Y3 Y2 Y1 Y0 Σ = Σ3 Σ2 Σ1 Σ0 GİRİŞLER ÇIKIŞLAR Y X Σ F F F A B C E F F Tablo 3-1-3
10 SONUÇLAR 1. Toplayıcılar, yarım toplayıcı ve tam toplayıcı olarak sınıflandırılabilirler. 2. İkili toplayıcılar, BCD kod toplayılara dönüştürülebilirler. "Öngörülü" toplayıcı devresi oldukça karmaşıktır. Çok yüksek hızlar gerekli olmadıkça, çok sık kullanılmaz.
11 DENEY 2- ÖZEL VEYA, Ve-Veya-Değil Kapı Devresi, Karşılaştırıcı Devreler DENEY 2-1- ÖZEL VEYA Kapı Devresi DENEYİN AMACI 1. ÖZEL VEYA kapısının karakteristiklerini anlamak. 2. VE DEĞİL kapıları yada temel lojik kapılar ile ÖZEL VEYA kapısı gerçekleştirmek. GENEL BİLGİLER ÖZEL VEYA kapısının sembolü Şekil de gösterilmiştir. F çıkışı, AÅB=! # +!#% ifadesine eşittir. Şekil (a) ve (b)'de gösterildiği gibi, ÖZEL VEYA kapıları, DEĞİL, VEYA, VE, VEYA DEĞİL yada VE DEĞİL kapıları kullanılarak veya dört adet VE DEĞİL kapısı kullanılarak gerçekleştirilebilir. Şekil ÖZEL VEYA kapısının sembolü (a) Temel kapılar ile oluşturulmuş (b) VE DEĞİL kapıları ile oluşturulmuş Şekil ÖZEL VEYA kapısı devreleri & =!# +!# olduğu için, B=0 iken, & =!. 0 +!. 0 =!. 1 = 1 olur ve devre tampon gibi davranır. B=1 iken, & =!. 1 +!. 1 =!. 1 =! olur ve devre değilleyici gibi davranır. Diğer bir deyişle, ÖZEL VEYA kapısının giriş durumu, kapının tampon yada değilleyici gibi davranacağını belirler. Bu deneyde, ÖZEL VEYA kapıları gerçekleştirmek ve giriş ve çıkışlar arasındaki ilişkiyi incelemek için temel lojik kapılar kullanılacaktır. KULLANILACAK ELEMANLAR 1. KL Temel Elektrik Devreleri Deney Düzeneği 2. KL Kombinasyonel Lojik Devre Deney Modülü a. U9/U12 74LS00 NAND b. U10 SN7416 INV DENEYİN YAPILIŞI A. VE DEĞİL Kapıları ile ÖZEL VEYA Kapısı Gerçekleştirilmesi 1. KL modülünü, KL Temel Elektrik Devreleri Deney Düzeneğinin üzerine koyun ve b bloğunu belirleyin. Şekil 2-3-3(a)'daki bağlantı diyagramı ve Şekil (b)'deki devreye göre gerekli bağlantıları yapın. A'yı SW1'e, D'yi SW2'ye, F1'i L1'e,
12 F2'yi L2'ye, F3'ü L3'e ve F4'ü L4'e bağlayın. KL Düzeneğindeki +5VDC sabit güç kaynağını, KL modülüne bağlayın. (a) Bağlantı diyagramı (KL blok b) (b) Eşdeğer devre Şekil VE DEĞİL kapıları ile gerçekleştirilen ÖZEL VEYA kapısı 2. A ve D için Tablo deki giriş dizilerini takip edin ve çıkışları kaydedin. GİRİŞLER ÇIKIŞLAR SW2(D) SW1(A) F1 F2 F3 F Tablo B. Temel Kapılar ile ÖZEL VEYA Kapısı Gerçekleştirilmesi 1. KL modülünü, KL Temel Elektrik Devreleri Deney Düzeneğinin üzerine koyun ve a bloğunu belirleyin. Şekil 2-3-4(a)'daki bağlantı diyagramı ve Şekil (b)'deki devreye göre gerekli bağlantıları yapın. KL Düzeneğindeki +5VDC sabit güç kaynağını, KL modülüne bağlayın. 2. A,B girişlerini SW1,SW2'ye, F1, F2, F3 çıkışlarını L1, L2, L3'e bağlayın.
13 (a) Bağlantı diyagramı (b) Eşdeğer devre Şekil Temel kapılar ile gerçekleştirilen ÖZEL VEYA kapısı 3. A ve B için Tablo deki giriş dizilerini takip edin ve çıkışları kaydedin. GİRİŞLER ÇIKIŞLAR SW2(B) SW1(A) F1 F2 F Tablo SONUÇLAR 1. ÖZEL VEYA kapısı, temel lojik kapılarla ya da 4 adet VE DEĞİL kapısıyla gerçekleştirilebilir. Bununla birlikte, 4 adet VE DEĞİL kapısı kullanmak daha basittir. 2. ÖZEL VEYA kapısı, çıkışına bir DEĞİL kapısı eklenerek, ÖZEL VEYA DEĞİL (XNOR) kapısına dönüştürülebilir. DENEY 2-2 VE-VEYA-DEĞİL (AOI) Kapı Devreleri DENEYİN AMACI 1. Birleşik lojiğin temel prensibini anlamak. 2. Temel kapılar ile AOI kapısını gerçekleştirmek.
14 GENEL BİLGİLER VE-VEYA-DEĞİL (AOI) kapısı, iki VE kapısı, bir VEYA kapısı ve bir DEĞİL kapısından oluşur. AOI nın sembolü Şekil de gösterilmiştir. F çıkışı için Boolean ifadesi: F = AB + CD (1) Şekil AOI kapısı De Morgan teoremi uygulanırsa: F = (A + B) (C + D) (2) Denklem (1) aynı zamanda Çarpımlar Toplamı olarak ifade edilir. Denklem (2) aynı zamanda Toplamlar Çarpımı olarak ifade edilir. Temel olarak, AOI kapısı bir Çarpımlar Toplamı lojik kombinasyonudur. KULLANILACAK ELEMANLAR 1. KL Temel Elektrik Devreleri Deney Düzeneği 2. KL Kombinasyonel Lojik Devre Deney Modülü a. U9 74LS00 NAND b. U10 SN7416 INV DENEYİN YAPILIŞI 1. KL modülünü, KL Temel Elektrik Devreleri Deney Düzeneğinin üzerine koyun ve a bloğunu belirleyin. Şekil 2-4-2'deki devreler, gerçek AOI devresini ve eşdeğer devresini içermektedir. (a) Bağlantı diyagramı (KL blok a)
15 (b) Gerçek devre (c) Eşdeğer devre Şekil AOI devresi 2. A, A1, B, B1 girişlerini sırasıyla SW0, SW1, SW2, SW2 veri anahtarlarına bağlayın. F3, F4 çıkışlarını, L1 ve L2 Lojik Göstergelerine bağlayın. KL Düzeneğindeki +5VDC sabit güç kaynağını, KL modülüne bağlayın. 3. B B1 değerini 0 yapın. A ve A1 için Tablo deki giriş dizilerini takip edin ve çıkışları kaydedin. B B1=0 A1 A F3 F Tablo F3, VE fonksiyonu (F3=A A1) gibi davranıyor mu? 4. B B1 0 iken, F3, VE fonksiyonu (F3=A A1) gibi davranıyor mu? 5. A A1=0 iken, B ve B1 için Tablo deki giriş dizilerini takip edin ve çıkışları kaydedin?
16 A A1=0 B1 B F3 F Tablo F3, VE fonksiyonu (F3=B B1) gibi davranıyor mu? 6. A A1 0 iken, F3 VE fonksiyonu (F3=B B1) gibi davranıyor mu? 7. F3, F3=A A1+B B1 fonksiyonunu sağlıyor mu? SONUÇLAR 1. AOI kapısı, iki VE kapısı ve bir VEYA DEĞİL kapısı kullanılarak gerçekleştirilebilir. 2. Aşağıdaki TTL tümdevreler AOI işlevine sahiptir: 7450, 7451, 7453, 7454, 7460, 7464 ve Bunların bazıları iki girişli, bazıları ise çok girişli VEYA kapılarıdır. Bazıları da, lojik kombinasyonları mümkün kılmak için, çoğaltılmış giriş uçlarına yada açık çıkış kapılarına sahiptir.
17 DENEY 3- Kodlayıcı Devreler DENEYİN AMACI 1. Kodlayıcı devrelerin çalışma prensibini anlamak. 2. Temel kapılar ve IC kullanarak kodlayıcı gerçekleştirmek GENEL BİLGİLER Kodlayıcı, bir yada daha fazla girişi alıp, belirli bir çıkış kodu üreten kombinasyonel bir lojik devredir. Bir anda sadece bir giriş tetiklenir. Şekil de, n-bit girişli ve m-bit çıkışlı bir kodlayıcı gösterilmiştir. Girişlerden birisi tetiklendiği zaman, çıkışlarda m-bitlik bir çıkış kodu üretilecektir. Şekil NxM kodlayıcı Sekizliği-İkiliye Kodlayıcı Sekizliği-ikiliye kolayıcı, Şekil 4-1-2'de gösterilmiştir. Kodlayıcı, 8 adet oktal girişe A1~A7 (0~7) ve üç adet ikili çıkışa Q0, Q1, Q2 (000~111) sahiptir. A0 girişi 0 iken, buna karşılık gelen Q2Q1Q0 çıkışı 000 değerine eşittir. Şekil Sekizliği-ikiliye kodlayıcı Gerçekte A0 girişi, kapı girişine bağlanmamıştır. A1= 1 iken, çıkış Q2Q1Q0=001, A2= 1 iken çıkış Q2Q1Q0=010 olur. Girişler arasında birden fazla 1 değeri bulunamaz. Örneğin, aynı anda A2= 1 ve A3= 1 olursa, Q2Q1Q0=011 olur. A3 ve A4 aynı anda 1 olursa, Q2Q1Q0=111 olur. Bu çıkışların ikisi de doğru değildir.
18 Matris Kodlayıcı Eğer istenen özellikleri sağlayan bir kodlayıcı ticari olarak mevcut değilse, diyotlar kullanılarak istenilen özelliklerde bir kodlayıcı gerçekleştirilebilir. Şekil te, diyotlarla gerçekleştirilmiş basit bir matris kodlayıcı gösterilmiştir. Şekil Matris kodlayıcı Bir anda, X0~X4 girişlerinin sadece biri tetiklenebilir. X0= 1 iken, Y3Y2Y1Y0= 1011, X1= 1 iken Y3Y2Y1Y0= 0110 olur. Dijital devrelerde bazen, çeşitli giriş sinyallerini öncelik sırasına göre işlemek gerekebilir. Böyle devrelerde, "Öncelikli Kodlayıcı" olarak adlandırılan ve girişleri öncelik sırasına göre işleyen, özel bir kodlayıcı türü kullanılmalıdır. Yüksek önceliğe sahip bir giriş kapısı aktifken, düşük öncelikli girişlerin durumu dikkate alımaksızın, yüksek öncelikli girişe karşılık gelen çıkış değeri geçerli olur , bir 10x4 BCD öncelikli kodlayıcıdır. Giriş önceliği artan sıradadır, yani 1 no.lu giriş en düşük önceliğe, 9 nolu giriş en yüksek önceliğe sahiptir. Çıkışlar, BCD kodundadır , 10x4 desimalden-bcd ye öncelik kodlayıcı tümdevresi için fonksiyon tablosu, Tablo 4-1-1de verilmiştir. Kodlayıcı, dokuz veri hattını, 4 hat BCD ye dönüştürür. Tüm dokuz veri hattının yüksek seviyede olması, giriş olmaması yada girişin desimal sıfır olmasına karşılık olarak, sıfır olarak kodlanır. Tablo fonksiyon tablosu
19 74147 nin hem giriş hem çıkkışları alçak aktifitr. 1~9 girişlerinin tümü yüksek durumdayken, çıkış DCBA= HHHH olur. 2 ve 5 girişi aynı anda aktifken, çıkış, daha yüksek önceliğe sahip olan 5 girişi tarafından belirlenir. 2, 5 ve 7 girişleri aynı anda aktifken, çıkışı, 7 girişi belirler. KULLANILACAK ELEMANLAR 1. KL Temel Elektrik Devreleri Deney Düzeneği 2. KL Kombinasyonel Lojik Devre Deney Modülü a. U1 74LS04 INV b. U3 74LS86 XOR c. U4 74LS08 AND 3. KL Kombinasyonel Lojik Devre Deney Modülü a. U1 74LS147 Kodlayıcı DENEYİN YAPILIŞI A. Temel Kapılar ile 4x2 Kodlayıcı Gerçekleştirilmesi 1. KL modülünü, KL Temel Elektrik Devreleri Deney Düzeneğinin üzerine koyun ve a bloğunu belirleyin. Şekil 4-1-4'deki bağlantı diyagramı yardımıyla gerekli bağlantıları yapın. Şekil Bağlantı diyagramı (KL blok a)
20 2. KL Düzeneğindeki +5VDC sabit güç kaynağını, KL modülüne bağlayın. 3. A~D girişlerini SW0~SW3 veri anahtarlarına, F8 ve F9 çıkışlarını L0 ve L1 Lojik Göstergelerine bağlayın. 4. D, C, B, A için Tablo 4-1-2'deki giriş dizilerini takip edin ve çıkış durumlarını kaydedin. D C B A F9 F Tablo Şekil 4-1-5'de gösterildiği gibi, A-A1 arasındaki klipsi çıkartın ve A1-F1 arasına yerleştirin. Diğer bağlantıları değiştirmeyin.
21 B. TTL IC ile 10x4 Kodlayıcı Gerçekleştirilmesi 1. KL modülünü, KL Temel Elektrik Devreleri Deney Düzeneğinin üzerine koyun ve a bloğunu belirleyin. Şekil 4-1-6'daki (U1) desimalden-bcd ye öncelik kodlayıcı tümdevresi, aşağıdaki adımlarda kullanılacaktır. KL Düzeneğindeki +5VDC sabit güç kaynağını, KL modülüne bağlayın. Şekil Bağlantı diyagramı (KL blok a) 2. A1~A8 girişlerini, SW0~SW7'ye ve A9 u D7'ye bağlayın. F1~F4 çıkışlarını, L1~L4 Lojik Göstergelerine bağlayın. Tablo 4-1-4'teki giriş dizilerini takip edin ve çıkış durumlarını kaydedin. SONUÇLAR A9 A8 A7 A6 A5 A4 A3 A2 A1 F4 F3 F2 F Tablo Kodlayıcıların giriş sayıları, çıkış sayılarından daha fazladır. 2. Kodlayıcıların çıkış kodları, sadece uzmanlar tarafından okunabilir. 3. Kodlayıcıların çıkışı, kod çözücüler tarafından çözülmelidir.
22 DENEY 4 Flip-Floplar DENEYİN AMACI 1. Kombinasyonel ve ardışıl lojik devreler arasındaki farkları ve çeşitli bellek birimi uygulamalarını anlamak. 2. Çeşitli flip-flop türlerinin çalışma prensiplerini ve uygulamalarını incelemek. GENEL BİLGİLER Şekil de, iki DEĞİL (NOT) yada TÜMLEME kapısı gösterilmiştir. IC2 nin çıkışı IC1 in girişine bağlanmıştır. IC1 in çıkışı 1 ise, IC2 nin çıkışı 0 olur. IC2 nin çıkışı IC1 in girişine bağlı olduğu için, IC1 in girişi tekrar 1 e çevrilmiş olur. Eğer IC1 in girişine harici bir darbe uygulanırsa IC1 in çıkışı 0, IC2 nin çıkışı 1 olur (IC1 in çıkışı tekrar 0 a döner). Şekil İki NOT kapısı ile oluşturulan RS mandal (latch) Harici darbe A, IC2 nin çıkışı B olarak ifade edilirse, A ya da B 1 olduğu zaman, IC1 in çıkışı 0 olur. Şekil deki NOT kapıları, iki adet NOR kapısıyla değiştirilirse ve iki giriş R ve S olarak ifade edilirse, Şekil deki R-S flip-flop elde edilmiş olur. R = Reset (sıfırlama) girişi, Q çıkışını 0 yapar. S = Set (birleme) girişi, Q çıkışını 1 yapar. Şekil İki NOR kapısı ile oluşturulan RS flip-flop IC1 in çıkışı Q (normal çıkış) olarak adlandırılırken, IC2 nin çıkışı ise! (tümleyen çıkış) olarak adlandırılır. Flip-flop, uygun bir lojik giriş uygulandığında durum değiştirir, güç sağlandığı sürece yada girişi değişene kadar kararlı durumda kalır. Çoğu durumda, flip-floplar NOR yada NAND kapılarıyla gerçekleştirilir. Şekil 7-1-3, NOR kapılarıyla gerçekleştirilmiş bir pozitif lojik R-S flip-flopu, Şekil ise, NAND kapılarıyla gerçekleştirilmiş bir negatif lojik R-S flip-flopu göstermektedir. R-S flip-flop, en basit flip-flop olup diğer flip-flopları gerçekleştirmek için kullanılabilir. Bu yüzden RS flip-flop, temel-flip-flop olarak da adlandırılır. Tablo de, R-S flip-flopun doğruluk tablosu gösterilmiştir. Qn şimdiki çıkış durumunu ifade ederken, Qn+1 ise bir sonraki çıkış durumunu ifade eder.
23 Şekil NOR RS flip-flop Şekil NAND RS flip-flop Tablo RS flip-flop doğruluk tablosu R-S flip-flopun doğruluk tablosundan aşağıdaki sonuçlar çıkarılabilir: (1) R=0 ve S=0 iken Qn+1=Qn dir, yani Qn+1 bir önceki Qn durumuna ( 0 yada 1 olabilir) eşittir. (2) R=0 ve S=1 iken, flip-flop birlenir (Qn+1= 1 ). (3) R=1 ve S=0 iken, flip-flop sıfırlanır (Qn+1= 0 ). (4) R=1 ve S=1 iken, Qn+1 aynı anda hem 0 hem 1 olmaya çalışır. Çıkış aynı anda iki duruma sahip olamayacağı için, R=S=1 durumunda Qn+1 tanımsız yada belirsiz dir. Şekil te, R-S flip-flopun tam sembolü gösterilmiştir. CK saat sinyalidir ve flip-flop, saat sinyali mevcut ise, durum değiştirecektir. PR = Preset ; Saat sinyaline bakmaksızın, Q çıkışını 1 yapar. CL = Clear (Sil) ; Saat sinyaline bakmaksızın, Q çıkışını 0 yapar. Şekil R-S flip-flop Bir R-S flip-flop kullanılarak, D flip-flop gerçekleştirilebilir. D flip-flopun sembolü ve R-S flipflop ile gerçekleştirilme şeması sırasıyla Şekil 7-1-6(a) ve (b) de gösterilmiştir.
24 (a) Sembol (b) RS flip-flop ile gerçekleştirilmesi Şekil D flip-flop D flip-flop, genellikle veri iletimi için kullanılır. Doğruluk tablosu Tablo de gösterilmiştir. Tablo D flip-flop doğruluk tablosu Bir D flip-flop kullanılarak, T flip-flopu gerçekleştirilebilir. T flip-flopun sembolü ve D flip-flop ile gerçekleştirilme şeması sırasıyla Şekil 7-1-7(a) ve (b) de gösterilmiştir. T flip-flopun doğruluk tablosu Tablo te gösterilmiştir. (a) Sembol (b) D flip-flop ile gerçekleştirilmesi Şekil 4-7 T flip-flop Tablo Tablo ten görüldüğü gibi, T flip-flopun çıkış durumu sadece T=1 ve CK=1 iken değişir. Başlangıçta Qn= 0 kabul edilirse, T=1 ve CK=1 olduğunda, T flip-flopun çıkışı 1 olur. T flip-flopun çıkışı, tekrar T=1 ve CK=1 oluncaya kadar, 1 durumunda kalır ve koşul sağlanınca tekrar 0 durumuna döner.
25 T flip-flopun çıkışı, T=1, CK=1 olduğu zaman, 0 ve 1 arasında durum değiştirir. T flipflopun bu benzersiz karakteristiğinden yararlanılarak, 2 ye bölme devreleri gerçekleştirilebilir. Şekil e bakılacak olursa, iki giriş dalga şekline karşılık, sadece bir çıkış dalga şekli vardır. T flip-floplar genellikle sayıcıların gecikme devrelerinde kullanılır. Şekil T flip-flopun giriş ve çıkışı J-K flip-flop, R-S flip-flopun belirsiz durumunu ortadan kaldırabilir. J-K flip-flopun sembolü, Şekil da gösterilmiştir. Şekil JK flip-flop Şekil RS flip-flop ile gerçekleştirilmesi Şekil da, R-S flip-flopla gerçekleştirilmiş bir J-K flip-flop eşdeğeri gösterilmiştir. Tablo teki doğruluk tablosuna bakılacak olursa, J-K flip-flopun, J=1, K=1 ve CK=1 durumu dışında, S-R flip-flopuyla aynı olduğu,bu durumda da T flip-flopa benzediği görülür. Tablo J-K flip-flop doğruluk tablosu
26 J-K flip-flop, belirsiz duruma sahip olmadığı ve hemen hemen tüm flip-flopları gerçekleştirmek için kullanılabildiği için, genel flip-flop olarak da adlandırılır. Şekil de, bir Master/Slave J-K flip-flop devresi gösterilmiştir. Şekil Master/Slave J-K flip-flop CK=0 iken, master flip-flop yeni giriş kabul etmez ve Q ve Q çıkışları aynı kalır, Q ve Q, uydu flip-flopun Q ve Q çıkışlarına iletilir. CK=1 iken master flip-flop yeni giriş kabul edebilir, ancak slave flip-flopun Q ve Q çıkışları değişmez. Şekil de, master/slave flip-flopun zamanlama diyagramı verilmiştir. CK=1 iken, CK nın düşen kenarıyla son giriş değeri tutuluncaya kadar, giriş sürekli olarak değişir. CK=0 iken, slave flip-flop CK nın düşen kenarıyla tetiklendiği için, master flip-flopun çıkışı, slave flip flopa gönderilir. Şekil Master/slave flip-flopun zamanlama diyagramı KULLANILACAK ELEMANLAR 1. KL Temel Elektrik Devreleri Deney Düzeneği 2. KL Ardışıl Lojik Devre Deney Modülü a. U2 74LS10 AND b. U3 74LS00 AND c. U5 74LS10 AND
27 DENEYİN YAPILIŞI A. Lojik Kapılar ile RS Flip-Flop Gerçekleştirmek 1. KL modülünü, KL Temel Elektrik Devreleri Deney Düzeneğinin üzerine koyun ve c bloğunu belirleyin. KL Düzeneğindeki +5VDC ve +12VDC sabit güç kaynaklarını, KL modülüne bağlayın. 2. A3,A4 girişlerini sırasıyla SW1,SW2 veri anahtarlarına ve F6,F7 çıkışlarını L1,L2 Lojik Göstergelerine bağlayın. F6 ve F7 nin durumları nedir? Gücü kapatın ve birkaç saniye sonra yeniden açın. Şu anda F6 ve F7 nin durumları nedir? Şekil Bağlantı diyagramı (KL blok c) Şekil NAND RS flip-flop 3. Tablo teki giriş dizilerini takip edin. F6,F7 yi gözleyin ve kaydedin. Tablo Tablo teki sonuçlardan, Q ve Q çıkışları ile R ve S girişlerini belirleyin. R=, S=, Q=, Q=
28 5. Şekil teki bağlantı diyagramı ve Şekil daki devre yardımıyla gerekli bağlantıları yapın. CK2 yi +5V a bağlayın. 6. A1 ve A5 girişlerini sırasıyla SW1 ve SW2 girişlerine bağlayın. Şekil Bağlantı diyagramı (KL blok c) Şekil RS flip-flop 7. Tablo daki giriş dizilerini takip edin. F6,F7 yi gözleyin ve kaydedin. Tablo 7-1-6
29 B. RS Flip-Flop Kullanarak D Flip-Flop Gerçekleştirmek 1. Şekil deki bağlantı diyagramı ve Şekil deki D flip-flop devresi yardımıyla gerekli bağlantıları yapın. Şekil Bağlantı diyagramı (KL blok c) Şekil D flip-flop 2. A1 i SW1 e, CK2 yi SWA Darbe Anahtarının A çıkışına ve F6 yı L1 Lojik Göstergesine bağlayın. 3. Tablo deki giriş dizilerini takip edin. Çıkış durumlarını gözleyin ve kaydedin. SONUÇLAR Tablo Bir flip-flopun çıkışı, sadece uygun lojik giriş uygulandığında durum değiştirir. Güç açık olduğu yada girişler değiştirlmediği sürece çıkış aynı kalır. 2. NOR kapıları kullanılarak gerçekleştirilen R-S flip-floplar, saatin yükselen kenarıyla, NAND kapıları kullanılarak gerçekleştirilen R-S flip-floplar ise saatin düşen kenarıyla tetiklenir. Çoğu durumda, flip-floplar NOR ve NAND kapılarıyla gerçekleştirilebilir.
30 DENEY 5 Kod Çözücü Devreler DENEYİN AMACI 1. Kod çözücü devrelerin çalışma prensibini anlamak. 2. Temel kapılar ve IC kullanarak kod çözücü gerçekleştirmek. GENEL BİLGİLER Kod çözücü, belirli bir ikili sayı yada kelimenin varlığını belirlemek için kullanılan lojik bir devredir. Kod çözücünün girişi paralel ikili sayıdır ve çıkışı, özel bir sayının bulunup bulunmadığını gösteren ikili sinyaldir. VE kapısı, sadece tüm girişleri 1 iken 1 çıkışına sahip olduğu için, temel bir kod çözücü olarak kullanılabilir. VE kapısı girişlerinin veriye uygun şekilde bağlanmasıyla, bütün ikili sayıların belirlenmesi sağlanabilir. İkiliden-Sekizliye Kod Çözücü İkiliden-sekizliye kod çözücü, Şekil 4-2-1'de gösterilmiştir. Üç ikili girişe (A, B,C) ve 8 adet sekizli çıkışa (Q0~Q8) sahiptir. CBA= 010 iken çıkış Q2= 1 olur. CBA= 111 iken, çıkış Q7= 1 olur. Şekil İkiliden-Sekizliye kod çözücü KULLANILACAK ELEMANLAR 1. KL Temel Elektrik Devreleri Deney Düzeneği 2. KL Kombinasyonel Lojik Devre Deney Modülü a. U5 74LS48 BCD-7 Segment Kod Çözücü b. U6 74LS04 INV c. U7 74LS08 AND 3. Multimetre
31 DENEYİN YAPILIŞI A. Temel Kapılar ile 2x4 Kod Çözücü Gerçekleştirilmesi 1. KL modülünü, KL Temel Elektrik Devreleri Deney Düzeneğinin üzerine koyun ve c bloğunu belirleyin. KL Düzeneğindeki +5VDC sabit güç kaynağını, KL modülüne bağlayın. Şekil Bağlantı diyagramı (KL blok c) 2. A ve B girişlerini, SW0 ve SW1 veri anahtarlarına, F1~F4 çıkışlarını L0~L3 Lojik Göstergelerine bağlayın. 3. A ve B için, Tablo deki giriş dizilerini takip edin ve çıkışları kaydedin. B A F1 F2 F3 F Tablo 4-2-1
32 B. BCD den-7 Parçalı Göstergeye Kod Çözücü Gerçekleştirilmesi 1. KL modülünü, KL Temel Elektrik Devreleri Deney Düzeneğinin üzerine koyun ve b bloğunu belirleyin. KL Düzeneğindeki +5VDC sabit güç kaynağını, KL modülüne bağlayın. U5, 7448 dahili pull-up çıkışlı BCD den-7 parçalı göstergeye kod çözücü/sürücüdür. Şekil Bağlantı diyagramı (KL blok b) 2. BCD girişleri D, C, B ve A'yı, sırasıyla SW3, SW2, SW1 ve SW0 veri anahtarlarına bağlayın. a~g kod çözücü çıkışlarını sırasıyla, DP1 girişleri a~g'ye bağlayın. RBI'yı SW7'ye, LT'yi SW6'ya ve BI/RBO'yu L0 Lojik Göstergesine bağlayın. 3. RBI="1" ve LT="1" olarak ayarlayın. D, C, B, A için Tablo teki giriş dizilerini takip edin ve DP1 7-parçalı göstergenin çıkışlarını kaydedin. 4. LT="0" olarak ayarlayın. DP1 göstergesini gözleyin ve kaydedin.
33 D C B A Gösterge Örneği X X X X X Tablo RBI="0" ve LT="1" yapın. DP1 göstergesini gözleyin ve kaydedin. SONUÇLAR 1. Kod çözücü, kodlayıcının tam tersi fonksiyonlara sahiptir. 2. Kod çözücülerin en direkt iki uygulaması, sayılar ve kelimeler iledir tümdevresi, D=0 iken, 3x8 kod çözücü olarak çalışır.
34 DENEY 6 Multiplexer Devreleri DENEYİN AMACI 1. Multiplexer ın çalışma prensiplerini anlamak. 2. Lojik kapıları ve TTL tümdevre kullanarak multiplexer gerçekleştirmek. GENEL BİLGİLER Multiplexer (MUX), çok sayıda girişten birini seçip çıkışa gönderen lojik bir devredir. Çoklu girişlerden biri, seçme girişleri tarafından seçilir ve tek çıkışa gönderilir. Seçme girişlerinin sayısı multiplexer ın kapasitesini belirler. Örneğin tek seçme girişine sahip multiplexer, 2 den 1 e multiplexer olarak adlandırılır ve bir seçme girişi, sadece iki giriş arasında seçim yapabilir. Üç seçme girişli bir MUX, 3 seçme girişi, 8 girişten (2 3 =8) bir çıkış seçebileceği için, 8 den 1 e multiplexer olarak adlandırılır. MUX, bir çok giriş arasından bir çıkış seçtiği için, aynı zamanda Veri Seçici olarak da adlandırılır. F (CBA)=Σ(0, 1, 2, 6, 7) gibi lojik fonksiyonlar, multiplexer kullanılarak kolaylıkla gerçekleştirilebilir. F fonksiyonu, 0, 1, 2, 6, 7 durumlarından,!" +!" +!$ çarpımlar toplamı ifadesini üretir. Şekil deki 4 ten 1 e MUX kullanılarak, çıkış, A, B seçme girişleri ve C tarafından belirlenir. CBA=000, 001, 010, 110, 111 olduğunda F çıkışı 1, diğer durumlarda ise 0 olur. Şekil İki NOT kapısı ile oluşturulan RS mandal (latch) KULLANILACAK ELEMANLAR 1. KL Temel Elektrik Devreleri Deney Düzeneği 2. KL Kombinasyonel Lojik Devre Deney Modülü a. U5 74LS00 NAND b. U MUX c. U7 74LS04 INV DENEYİN YAPILIŞI A. Lojik Kapılar ile 2 den 1 e Multiplexer Gerçekleştirmek 1. KL modülünü, KL Temel Elektrik Devreleri Deney Düzeneğinin üzerine koyun ve e bloğunu belirleyin. KL Düzeneğindeki +5VDC sabit güç kaynağını, KL modülüne bağlayın.
35 Şekil Bağlantı diyagramı (KL blok e) 2. A,B girişlerini SW0,SW1 veri anahtarlarına; C seçme girişini SW2 ye ve F3 çıkışını L0 Lojik Göstergesine bağlayın. 3. Tablo deki giriş dizilerini takip edin ve F3 ün durumlarını kaydedin. C=0 iken, çıkışı hangi giriş (A yada B) belirlemektedir? C=1 iken, çıkışı hangi giriş (A yada B) belirlemektedir? Tablo B. Multiplexer Kullanarak Fonksiyon Oluşturmak 1. KL modülünü, KL Temel Elektrik Devreleri Deney Düzeneğinin üzerine koyun ve f bloğunu belirleyin. KL Düzeneğindeki +5VDC sabit güç kaynağını, KL modülüne bağlayın.
36 Şekil Bağlantı diyagramı (KL blok f) 2. U6 (74151) yı kullanarak aşağıdaki fonksiyonu oluşturun. F (D, C, B, A) = Σ(0, 2, 4, 5, 7, 8, 10, 11, 15) 3. Şekil teki bağlantı diyagramı yardımıyla gerekli bağlantıları yapın. D,C, B ve A girişleri 16 olası varyasyona sahipken, sadece 8 varyasyona sahip olduğu için, D, veri girişi olarak kullanılacaktır. 4. D,C, B ve A girişlerini sırasıyla SW3,SW2,SW1 ve SW0 veri anahtarlarına ve Y çıkışını, L0 Lojik Göstergesine bağlayın. Tablo deki giriş dizilerini takip edin ve çıkış durumlarını kaydedin. Tablo 5-1-2
37 SONUÇLAR 1. Multiplexer devreleri birden çok girişe sahiptir, ancak, bir anda, sadece bir giriş seçilir. 2. Standart MSI multiplexer elemanlar kullanılırsa, Boolean fonksiyonların gerçekleştirilmesi çok daha basit olur. Aynı zamanda SSI kapı bağlantılarına gerek kalmadığı için, gerekli tümdevre sayısı ve güç tüketimi de azalır. 3. TTL multiplexer tümdevrelerinden bazıları şunlardır: 7497, 74167, 74164, 74153, 74157, 74151, ve
38 DENEY 7 Demultiplexer Devreleri DENEYİN AMACI 1. Demultiplexer devrelerinin çalışma prensiplerini anlamak. 2. CMOS tümdevreleri ve lojik kapıları kullanarak demultiplexer elde etmek. GENEL BİLGİLER Demultiplexer (DMUX), temelde multiplexer ın tam tersi bir lojik devredir. DMUX, tek girişe ve birden çok çıkışa sahiptir. Giriş, seçme girişleri sayesinde, çoklu çıkışlardan birine bağlanır. Demultiplexer, Veri Dağıtıcı veya Veri Yönlendirici olarak da adlandırılır. Şekil Demultiplexer Üç seçme girişi A, B ve C düşük seviye durumundayken (CBA=000), D girişindeki veri 0 numaralı çıkışa gönderilir. CBA=010 iken, giriş 2 numaralı çıkışa gönderilir. Seçme girişlerinin ortak durumu, çıkış verisinin konumunu belirler. CBA=111 iken, giriş son çıkışa (7 numaralı) gönderilir. Multiplexer ve demultiplexer birleştirilerek, iletim hatlarının verimliliğini arttıran, uzun mesafe iletim sistemleri kurulabilir. Şekil 5-2-1(b) de, 16 giriş, 16 çıkış ve 4 seçme girişli bir MUX-DMUX kombinasyonal devresi gösterilmiştir. KULLANILACAK ELEMANLAR 1. KL Temel Elektrik Devreleri Deney Düzeneği 2. KL Kombinasyonel Lojik Devre deney Modülü a. U2 74HC4051 DEMUX b. U5 74LS00 NAND DENEYİN YAPILIŞI A. Lojik Kapılar ile 2 den 1 e Demultiplexer Gerçekleştirmek 1. KL modülünü, KL Temel Elektrik Devreleri Deney Düzeneğinin üzerine koyun ve e bloğunu belirleyin. KL Düzeneğindeki +5VDC sabit güç kaynağını, KL modülüne bağlayın.
39 Şekil Bağlantı diyagramı (KL blok e) 2. A girişini, SW0 veri anahtarına; C seçme girişini SW3 anahtarına bağlayın. F1 ve F2 yi sırasıyla, L0 ve L1 Lojik Göstergelerine bağlayın. 3. C yi 0 a getirin ve A yı değiştirerek F1 ve F2 çıkışlarını gözleyin. 4. C yi 1 e getirin ve A yı değiştirerek F1 ve F2 çıkışlarını gözleyin. B. Demultiplexer Kullanarak Fonksiyon Oluşturmak 1. KL modülünü, KL Temel Elektrik Devreleri Deney Düzeneğinin üzerine koyun ve Şekil de gösterildiği gibi, b bloğunu belirleyin. KL Düzeneğindeki +5VDC sabit güç kaynağını, KL modülüne bağlayın. Deneyde U2 (4051) kullanılacaktır. Şekil Bağlantı diyagramı (KL blok b) 2. E ve D yi sırasıyla D0 ve D1 veri anahtarlarına bağlayın. A girişini SW0 a, B yi SW1 e ve C yi SW2 ye bağlayın. Y0~Y7 çıkışlarını sırasıyla, L0~L7 Lojik Göstergelerine bağlayın. 3. D yi 0 a getirin, giriş dizisini Ortak E ye uygulayın ve Y0~Y7 çıkışlarını gözleyin. Giriş dizisi uygulanınca, çıkışlar değişiyor mu?
40 D yi 1 e getirin, giriş dizisini Ortak E ye uygulayın ve Y0~Y7 çıkışlarını gözleyin. Giriş dizisi uygulanınca, çıkışlar değişiyor mu? D nin hangi durumu çıkışları değiştirmektedir? 4. D yi 0 a getirin. E için aynı diziyi ( ) kullanarak, A,B ve C için, Tablo de verilen diziyi takip edin. Çıkış durumlarını kaydedin. Tablo SONUÇLAR 1. Seçme girişlerine (kod çözücüler) bağlı olarak, MUX ve DMUX, giriş verisini ya seçer yada dağıtırlar ve , iki TTL demultiplexer tümdevresidir.
41 DENEY 8 Flip-Floplar DENEYİN AMACI 1. Kombinasyonel ve ardışıl lojik devreler arasındaki farkları ve çeşitli bellek birimi uygulamalarını anlamak. 2. Çeşitli flip-flop türlerinin çalışma prensiplerini ve uygulamalarını incelemek. KULLANILACAK ELEMANLAR 1. KL Temel Elektrik Devreleri Deney Düzeneği 2. KL Ardışıl Lojik Devre Deney Modülü a. U2 74LS10 AND b. U3 74LS00 AND c. U5 74LS10 AND DENEYİN YAPILIŞI A. RS Flip-Flop Kullanarak JK Flip-Flop Gerçekleştirmek 1. Şekil daki bağlantı diyagramı ve Şekil deki JK flip-flop devresi yardımıyla gerekli bağlantıları yapın. Şekil Bağlantı diyagramı (KL blok c) Şekil JK flip-flop 2. CK2 yi SWA Darbe Anahtarının A çıkışına, A1 i SW1 veri anahtarına ve F6 yı L1 Lojik Göstergesine bağlayın.
42 3. Tablo deki giriş dizilerini takip edin. Çıkış durumlarını gözleyin ve kaydedin. Tablo B. RS Flip-Flop Kullanarak Master/Slave JK Flip-Flop Gerçekleştirmek 1. Şekil deki bağlantı diyagramı ve Şekil deki master/slave JK flip-flop devresi yardımıyla gerekli bağlantıları yapın. Şekil Bağlantı diyagramı (KL blok c) Şekil Master/Slave JK flip-flop 2. CK1 i SWA Darbe Anahtarının A çıkışına; J ve K yı, SW0 ve SW1 veri anahtarlarına bağlayın. F1,F2,F6,F7 yi sırasıyla L0,L1,L2,L3 Lojik Göstergelerine bağlayın. 3. Tablo daki giriş dizilerini takip edin. Çıkış durumlarını gözleyin ve kaydedin. Tablo 7-1-9
43 SONUÇLAR 1. Bir flip-flopun çıkışı, sadece uygun lojik giriş uygulandığında durum değiştirir. Güç açık olduğu yada girişler değiştirlmediği sürece çıkış aynı kalır. 2. NOR kapıları kullanılarak gerçekleştirilen R-S flip-floplar, saatin yükselen kenarıyla, NAND kapıları kullanılarak gerçekleştirilen R-S flip-floplar ise saatin düşen kenarıyla tetiklenir. Çoğu durumda, flip-floplar NOR ve NAND kapılarıyla gerçekleştirilebilir.
44 Mantık Laboratuvarı Malzeme Listesi Malzeme Kodu Adet 8 Çıkışlı DEMUX 74HC Quad 2 Girişli VEDEĞİL 74LS00 2 Hex Çevirici 74LS04 1 Quad 2 Girişli VE 74LS08 1 Triple 3 Girişli VEDEĞİL 74LS Öncelik Kodlayıcı 74LS Girişli MUX 74LS151 1 Quad 2 Girişli VEYA 74LS32 1 BCD-7 Segment Kod Çözücü 74LS Bit Tam Toplayıcı 74LS83 1 Quad ÖZEL VEYA 74LS86 1 Hex Çevirici SN Not: Yazılan adetler bir grubun elinde olması gereken asgari miktarlardır. Entegre devrelerin bozulabilmesi ya da bacaklarının kırılabilmesi ihtimaline karşılık daha fazla alınması tavsiye edilir.
Bölüm 5 Kodlayıcılar ve Kod Çözücüler
Bölüm 5 Kodlayıcılar ve Kod Çözücüler DENEY 5- Kodlayıcı Devreler DENEYİN AMACI. Kodlayıcı devrelerin çalışma prensibini anlamak. 2. Temel kapılar ve IC kullanarak kodlayıcı gerçekleştirmek GENE BİGİER
DetaylıBölüm 7 Ardışıl Lojik Devreler
Bölüm 7 Ardışıl Lojik Devreler DENEY 7- Flip-Floplar DENEYİN AMACI. Kombinasyonel ve ardışıl lojik devreler arasındaki farkları ve çeşitli bellek birimi uygulamalarını anlamak. 2. Çeşitli flip-flop türlerinin
DetaylıBölüm 4 Ardışıl Lojik Devre Deneyleri
Bölüm 4 Ardışıl Lojik Devre Deneyleri DENEY 4-1 Flip-Floplar DENEYİN AMACI 1. Kombinasyonel ve ardışıl lojik devreler arasındaki farkları ve çeşitli bellek birimi uygulamalarını anlamak. 2. Çeşitli flip-flop
DetaylıBölüm 3 Toplama ve Çıkarma Devreleri
Bölüm 3 Toplama ve Çıkarma Devreleri DENEY 3- Yarım ve Tam Toplayıcı Devreler DENEYİN AMACI. Aritmetik birimdeki yarım ve tam toplayıcıların karakteristiklerini anlamak. 2. Temel kapılar ve IC kullanarak
DetaylıBölüm 2 Kombinasyonel Lojik Devreleri
Bölüm 2 Kombinasyonel Lojik Devreleri DENEY 2-1 VEYA DEĞİL Kapı Devresi DENEYİN AMACI 1. VEYA DEĞİL kapıları ile diğer lojik kapıların nasıl gerçekleştirildiğini anlamak. 2. VEYA DEĞİL kapıları ile DEĞİL
DetaylıDENEY 4-1 Kodlayıcı Devreler
DENEY 4-1 Kodlayıcı Devreler DENEYİN AMACI 1. Kodlayıcı devrelerin çalışma prensibini anlamak. GENEL BİLGİLER Kodlayıcı, bir ya da daha fazla girişi alıp, belirli bir çıkış kodu üreten kombinasyonel bir
DetaylıDENEY 1a- Kod Çözücü Devreler
DENEY 1a- Kod Çözücü Devreler DENEYİN AMACI 1. Kod çözücü devrelerin çalışma prensibini anlamak. GENEL BİLGİLER Kod çözücü, belirli bir ikili sayı yada kelimenin varlığını belirlemek için kullanılan lojik
DetaylıBölüm 6 Multiplexer ve Demultiplexer
Bölüm 6 Multiplexer ve Demultiplexer DENEY 6- Multiplexer Devreleri DENEYİN AMACI. Multiplexer ın çalışma prensiplerini anlamak. 2. Lojik kapıları ve TTL tümdevre kullanarak multiplexer gerçekleştirmek.
Detaylı1. Temel lojik kapıların sembollerini ve karakteristiklerini anlamak. 2. Temel lojik kapıların karakteristiklerini ölçmek.
DENEY 1 Temel Lojik Kapıların Karakteristikleri DENEYİN AMACI 1. Temel lojik kapıların sembollerini ve karakteristiklerini anlamak. 2. Temel lojik kapıların karakteristiklerini ölçmek. GENEL BİLGİLER Temel
DetaylıSAYISAL DEVRE TASARIMI DERSİ LABORATUVARI DENEY 4: Yarım Toplayıcı ve Tam Toplayıcı Devresi
SAYISAL DEVRE TASARIMI DERSİ LABORATUVARI DENEY 4: Yarım Toplayıcı ve Tam Toplayıcı Devresi DENEYİN AMACI 1. Aritmetik birimdeki yarım ve tam toplayıcıların karakteristiklerini anlamak. GENEL BİLGİLER
DetaylıDENEY 3a- Yarım Toplayıcı ve Tam Toplayıcı Devresi
DENEY 3a- Yarım Toplayıcı ve Tam Toplayıcı Devresi DENEYİN AMACI 1. Aritmetik birimdeki yarım ve tam toplayıcıların karakteristiklerini anlamak. GENEL BİLGİLER Toplama devreleri, Yarım Toplayıcı (YT) ve
DetaylıDENEY 3-1 Kodlayıcı Devreler
DENEY 3-1 Kodlayıcı Devreler DENEYİN AMACI 1. Kodlayıcı devrelerin çalışma prensibini anlamak. GENEL BİLGİLER Kodlayıcı, bir ya da daha fazla girişi alıp, belirli bir çıkış kodu üreten kombinasyonel bir
DetaylıBölüm 4 Ardışıl Lojik Devre Deneyleri
Bölüm 4 Ardışıl Lojik Devre Deneyleri DENEY 4-1 Flip-Floplar DENEYİN AMACI 1. Kombinasyonel ve ardışıl lojik devreler arasındaki farkları ve çeşitli bellek birimi uygulamalarını anlamak. 2. Çeşitli flip-flop
DetaylıDENEY 2-5 Karşılaştırıcı Devre
DENEY 2-5 Karşılaştırıcı Devre DENEYİN AMACI 1. Dijital karşılaştırıcıların çalışma prensiplerini ve yapısını anlamak. GENEL BİLGİLER Bir karşılaştırma yapabilmek için en az iki sayı gereklidir. En basit
DetaylıDÜZCE ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ BİLGİSAYAR MÜHENDİSLİĞİ BÖLÜMÜ
DÜZCE ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ BİLGİSAYAR MÜHENDİSLİĞİ BÖLÜMÜ BM206 SAYISAL ELEKTRONİK DERSİ LABORATUVAR DENEY RAPORU Deney Tarihi Rapor Teslim Tarihi DENEY FÖYÜ 1 Grup Adı Grup Üyeleri Bilgileri
DetaylıDENEY 2-1 VEYA DEĞİL Kapı Devresi
DENEY 2-1 VEYA DEĞİL Kapı Devresi DENEYİN AMACI 1. VEYA DEĞİL kapıları ile diğer lojik kapıların nasıl gerçekleştirildiğini anlamak. GENEL BİLGİLER VEYA DEĞİL kapısının sembolü, Şekil 2-1 de gösterilmiştir.
DetaylıDENEY 1-3 ÖZEL VEYA KAPI DEVRESİ
DENEY 1-3 ÖZEL VEYA KAPI DEVRESİ DENEYİN AMACI 1. ÖZEL VEYA kapısının karakteristiklerini anlamak. GENEL BİLGİLER ÖZEL VEYA kapısının sembolü Şekil 1-8 de gösterilmiştir. F çıkışı, A B + AB ifadesine eşittir.
DetaylıBölüm 4 Aritmetik Devreler
Bölüm 4 Aritmetik Devreler DENEY 4- Aritmetik Lojik Ünite Devresi DENEYİN AMACI. Aritmetik lojik birimin (ALU) işlevlerini ve uygulamalarını anlamak. 2. 748 ALU tümdevresi ile aritmetik ve lojik işlemler
Detaylı1. Sayıcıların çalışma prensiplerini ve JK flip-floplarla nasıl gerçekleştirileceğini anlamak. 2. Asenkron ve senkron sayıcıları incelemek.
DENEY 7-2 Sayıcılar DENEYİN AMACI 1. Sayıcıların çalışma prensiplerini ve JK flip-floplarla nasıl gerçekleştirileceğini anlamak. 2. Asenkron ve senkron sayıcıları incelemek. GENEL BİLGİLER Sayıcılar, flip-floplar
DetaylıDENEY 2- Sayıcılar. 1. Sayıcıların prensiplerinin ve sayıcıların JK flip-flopları ile nasıl gerçeklendiklerinin incelenmesi.
DENEY 2- Sayıcılar DENEY 2- JK Flip-Flop Devreleri DENEYİN AMACI 1. Sayıcıların prensiplerinin ve sayıcıların JK flip-flopları ile nasıl gerçeklendiklerinin incelenmesi. GENEL BİLGİLER Sayıcılar flip-floplar
DetaylıDENEY 2- Sayıcılar ve Kaydırmalı Kaydediciler
DENEY 2- Sayıcılar ve Kaydırmalı Kaydediciler DENEY 2a- JK Flip-Flop Devreleri DENEYİN AMACI 1. Sayıcıların prensiplerinin ve sayıcıların JK flip-flopları ile nasıl gerçeklendiklerinin incelenmesi. GENEL
DetaylıBölüm 8 Ardışıl Lojik Devre Uygulamaları
Bölüm 8 Ardışıl Lojik Devre Uygulamaları DENEY 8-1 Kayan LED Kontrolü DENEYİN AMACI 1. Kayan LED kontrol devresinin çalışma prensibini anlamak. 2. Bir kayan LED kontrol devresi gerçekleştirmek ve çalıştırmak.
Detaylı1. Temel lojik kapıların sembollerini ve karakteristiklerini anlamak. 2. Temel lojik kapıların karakteristiklerini ölçmek.
DENEY Temel Lojik Kapıların Karakteristikleri DENEYİN AMACI. Temel lojik kapıların sembollerini ve karakteristiklerini anlamak.. Temel lojik kapıların karakteristiklerini ölçmek. GENEL İLGİLER Temel lojik
DetaylıNECMETTİN ERBAKAN ÜNİVERSİTESİ MÜHENDİSLİK MİMARLIK FAKÜLTESİ ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ SAYISAL DEVRE TASARIMI LABORATUVARI DENEY FÖYÜ
NECMETTİN ERBAKAN ÜNİVERSİTESİ MÜHENDİSLİK MİMARLIK FAKÜLTESİ ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ SAYISAL DEVRE TASARIMI LABORATUVARI DENEY FÖYÜ DENEY 1 Elektronik devrelerde sık sık karşımıza çıkan
DetaylıSAYISAL DEVRE TASARIMI LABORATUVARI DENEY 1: TEMEL LOJİK KAPI KARAKTERİSTİKLERİNİN ÖLÇÜMÜ
SAYISAL DEVRE TASARIMI LABORATUVARI DENEY 1: TEMEL LOJİK KAPI KARAKTERİSTİKLERİNİN ÖLÇÜMÜ DENEYİN AMACI 1. Temel lojik kapı sembollerini ve karakteristiklerini anlamak. GENEL BİLGİLER TTL kapıların karakteristikleri,
DetaylıBölüm 1 Temel Lojik Kapılar
Bölüm 1 Temel Lojik Kapılar DENEY 1-1 Lojik Kapı Devreleri DENEYİN AMACI 1. Çeşitli lojik kapıların çalışma prensiplerini ve karakteristiklerini anlamak. 2. TTL ve CMOS kapıların girişi ve çıkış gerilimlerini
DetaylıDeney 2: Flip-Floplar
Deney 2: Flip-Floplar Bu deneyde, çeşitli flip-flop devreleri kurulacak ve incelenecektir. Kullanılan Elemanlar 1 x 74HC00 (NAND kapısı) 1 x 74HC73 (JK flip-flop) 1 x 74HC74 (D flip-flop) 4 x 4,7 kohm
Detaylı25. Aşağıdaki çıkarma işlemlerini doğrudan çıkarma yöntemi ile yapınız.
BÖLÜM. Büyüklüklerin genel özellikleri nelerdir? 2. Analog büyüklük, analog işaret, analog sistem ve analog gösterge terimlerini açıklayınız. 3. Analog sisteme etrafınızdaki veya günlük hayatta kullandığınız
Detaylı18. FLİP FLOP LAR (FLIP FLOPS)
18. FLİP FLOP LAR (FLIP FLOPS) Flip Flop lar iki kararlı elektriksel duruma sahip olan elektronik devrelerdir. Devrenin girişlerine uygulanan işarete göre çıkış bir kararlı durumdan diğer (ikinci) kararlı
DetaylıBÖLÜM 2 SAYI SİSTEMLERİ
İÇİNDEKİLER BÖLÜM 1 GİRİŞ 1.1. Lojik devre içeriği... (1) 1.1.1. Kodlama, Kod tabloları... (2) 1.1.2. Kombinezonsal Devre / Ardışıl Devre... (4) 1.1.3. Kanonik Model / Algiritmik Model... (4) 1.1.4. Tasarım
DetaylıBu deney çalışmasında kombinasyonel lojik devrelerden decoder incelenecektir.
4.1 Ön Çalışması Deney çalışmasında yapılacak uygulamaların benzetimlerini yaparak, sonuçlarını ön çalışma raporu olarak hazırlayınız. 4.2 Deneyin Amacı MSI lojik elemanları yardımıyla kombinasyonel lojik
DetaylıBM217 SAYISAL TASARIM DERSİ LABORATUVAR DENEYLERİ
BİLECİK ŞEYH EDEBALİ ÜNİVERSİTESİ BİLGİSAYAR MÜHENDİSLİĞİ BM217 SAYISAL TASARIM DERSİ LABORATUVAR DENEYLERİ Yrd. Doç. Dr. Emre DANDIL İÇİNDEKİLER ŞEKİLLER TABLOSU... vi MALZEME LİSTESİ... viii ENTEGRELER...
Detaylıİnönü Üniversitesi Mühendislik Fakültesi Bilgisayar Mühendisliği Bölümü
İnönü Üniversitesi Mühendislik Fakültesi Bilgisayar Mühendisliği Bölümü 00223 - Mantık Devreleri Tasarımı Laboratuar Föyleri Numara: Ad Soyad: Arş. Grv. Bilal ŞENOL Devre Kurma Alanı Arş. Grv. Bilal ŞENOL
DetaylıSAYISAL UYGULAMALARI DEVRE. Prof. Dr. Hüseyin EKİZ Doç. Dr. Özdemir ÇETİN Arş. Gör. Ziya EKŞİ
SAYISAL DEVRE UYGULAMALARI Prof. Dr. Hüseyin EKİZ Doç. Dr. Özdemir ÇETİN Arş. Gör. Ziya EKŞİ İÇİNDEKİLER ŞEKİLLER TABLOSU... vi MALZEME LİSTESİ... viii ENTEGRELER... ix 1. Direnç ve Diyotlarla Yapılan
DetaylıT.C. İstanbul Medeniyet Üniversitesi Mühendislik ve Doğa Bilimleri Fakültesi Elektrik-Elektronik Mühendisliği Bölümü
T.C. İstanbul Medeniyet Üniversitesi Mühendislik ve Doğa Bilimleri Fakültesi Elektrik-Elektronik Mühendisliği Bölümü MANTIK DEVRELERİ TASARIMI LABORATUVARI DENEY FÖYLERİ 2018 Deney 1: MANTIK KAPILARI VE
DetaylıT.C. KOCAELİ ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLİŞİM SİSTEMLERİ MÜHENDİSLİĞİ
T.C. KOCAELİ ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLİŞİM SİSTEMLERİ MÜHENDİSLİĞİ Yrd. Doç. Dr. Mustafa Hikmet Bilgehan UÇAR 1 5. HAFTA BİLEŞİK MANTIK DEVRELERİ (COMBINATIONAL LOGIC) Veri Seçiciler (Multiplexer)
DetaylıDENEY 5 RS FLİP-FLOP DENEYLERİ
Adı Soyadı: No: Grup: DENEY 5 RS FLİP-FLOP DENEYLERİ ÖN BİLGİ : Sayısal bilgiyi ( "0" veya "1" ) depolamada ve işlemede kullanılan temel devrelerden biri de F-F lardır. Genel olarak dört tipi vardır: 1-
DetaylıDENEY 2-5 Karşılaştırıcı Devre
DENEY 2-5 Karşılaştırıcı Devre DENEYİN AMACI 1. Dijital karşılaştırıcıların çalışma prensiplerini ve yapısını anlamak. GENEL BİLGİLER Bir karşılaştırma yapabilmek için en az iki sayı gereklidir. En basit
DetaylıELK2016 SAYISAL TASARIM DERSİ LABORATUVARI DENEY NO: 4 DENEYİN ADI: JK, RS, T VE D TİPİ FLİP-FLOPLARIN İNCELENMESİ
ELK2016 SAYISAL TASARIM DERSİ LABORATUVARI DENEY NO: 4 DENEYİN ADI: JK, RS, T VE D TİPİ FLİP-FLOPLARIN İNCELENMESİ Açıklamalar: Bu deneyde JK, RS, T ve D tipi flip-flop (FF) lar incelenecektir. Deney içerisinde
DetaylıİÇİNDEKİLER. 1-1 Lojik ve Anahtara Giriş Lojik Kapı Devreleri... 9
İÇİNDEKİLER BÖLÜM 1 TEMEL LOJİK KAPI DENEYLERİ 1-1 Lojik ve Anahtara Giriş 1 1-2 Lojik Kapı Devreleri... 9 a. Diyot Lojiği (DL) devresi b. Direnç-Transistor Lojiği (RTL) devresi c. Diyot-Transistor Lojiği
DetaylıT.C. KOCAELİ ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLİŞİM SİSTEMLERİ MÜHENDİSLİĞİ
T.C. KOCAELİ ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLİŞİM SİSTEMLERİ MÜHENDİSLİĞİ 1 7. HAFTA Flip-Floplar RS Flip Flop, Tetiklemeli RS Flip Flop, JK Flip Flop, D Tipi Flip Flop, T Tipi Flip Flop Tetikleme
DetaylıTeorik Bilgi DENEY 7: ASENKRON VE SENKRON SAYICILAR
DENEY 7: ASENKRON VE SENKRON SAYICILAR Deneyin Amaçları Asenkron ve senkron sayıcı devre yapılarının öğrenilmesi ve deneysel olarak yapılması Deney Malzemeleri 74LS08 Ve Kapı Entegresi (1 Adet) 74LS76
DetaylıELK2016 SAYISAL TASARIM DERSİ LABORATUVARI DENEY NO: 2
ELK2016 SAYISAL TASARIM DERSİ LABORATUVARI DENEY NO: 2 DENEYİN ADI: LOJİK FONKSİYONLARIN SADECE TEK TİP KAPILARLA (SADECE NAND (VEDEĞİL), SADECE NOR (VEYADEĞİL)) GERÇEKLENMESİ VE ARİTMETİK İŞLEM DEVRELERİ
DetaylıMantık Devreleri Laboratuarı
2013 2014 Mantık Devreleri Laboratuarı Ders Sorumlusu: Prof. Dr. Mehmet AKBABA Laboratuar Sorumlusu: Emrullah SONUÇ İÇİNDEKİLER Deney 1: 'DEĞİL', 'VE', 'VEYA', 'VE DEĞİL', 'VEYA DEĞİL' KAPILARI... 3 1.0.
DetaylıELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ SAYISAL DEVRE TASARIMI LABORATUVARI DENEY RAPORU. Deney No: 3 FF Devreleri
TEKNOLOJİ FAKÜLTESİ ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ SAYISAL DEVRE TASARIMI LABORATUVARI DENEY RAPORU Deney No: 3 FF Devreleri Yrd. Doç Dr. Ünal KURT Yrd. Doç. Dr. Hatice VURAL Arş. Gör. Ayşe AYDIN YURDUSEV
DetaylıFatih University- Faculty of Engineering- Electric and Electronic Dept.
SAYISAL DEVRE TASARIMI EEM Ref. Morris MANO & Michael D. CILETTI SAYISAL TASARIM 5. Baskı Fatih University- Faculty of Engineering- Electric and Electronic Dept. Birleşik Mantık Tanımı X{x, x, x, x n,}}
DetaylıBirleşik Devreler ve Kompleks Fonksiyonlar
Birleşik Devreler ve Kompleks Fonksiyonlar Geri beslemesiz ve hafızasız devrelerdir. İki veya daha çok değişkenin varlığına uygun olarak bir çıkış verirler. Bu kategori içerisinde; Kod Çözücüler (Decoders)
DetaylıDENEY 6: FLİP-FLOP (BELLEK) DEVRESİ UYGULAMALARI
DENEY 6: FLİP-FLOP (BELLEK) DEVRESİ UYGULAMALARI Deneyin Amaçları Flip-floplara aģina olmak. DeğiĢik tipte Flip-Flop devrelerin gerçekleģtirilmesi ve tetikleme biçimlerini kavramak. ArdıĢık mantık devrelerinin
Detaylı1 ELEKTRONİK KAVRAMLAR
İÇİNDEKİLER VII İÇİNDEKİLER 1 ELEKTRONİK KAVRAMLAR 1 Giriş 1 Atomun Yapısı, İletkenler ve Yarı İletkenler 2 Atomun Yapısı 2 İletkenler 3 Yarı İletkenler 5 Sayısal Değerler (I/O) 8 Dalga Şekilleri 9 Kare
DetaylıDeney 3: Asenkron Sayıcılar
Deney 3: Asenkron Sayıcılar Sayıcılar hakkında genel bilgi sahibi olunması, asenkron sayıcıların kurulması ve incelenmesi Kullanılan Elemanlar 1xLM555 Entegresi, 1x10 kohm direnç, 1x100 kohm direnç, 1x10
DetaylıMUNZUR ÜNİVERSİTESİ ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ MANTIK DEVRELERİ LABORATUVARI
DENEY 4 SAYISAL ARİTMETİK Deneyin Amacı Bu deneyde işaretli ve işaretsiz sayılar için ikili sayı ( Binary ) sistemindeki toplama işleminin anlaşılması, işlem performansını artırabilmek için iki tabanındaki
DetaylıDERS NOTLARI. Yard. Doç. Dr. Namık AKÇAY İstanbul Üniversitesi Fen Fakültesi
DERS NOTLARI Yard. Doç. Dr. Namık AKÇAY İstanbul Üniversitesi Fen Fakültesi DERS-8 11.05.2016 MULTİVİBRATÖR VE FLİP FLOPLAR Giriş Kare veya dikdörtgen sinyal üreten elektronik devreler Multivibratör olarak
DetaylıBölüm 1 Temel Lojik Kap Deneyleri
Bölüm 1 Temel Lojik Kap Deneyleri DENEY 1-1 Lojik ve Anahtarlara Giri DENEY N AMACI 1. Dijital ve analog sinyal fonksiyonlar n n nas l oldu unu anlamak. 2. Anahtar ve lojik aras ndaki ili kiyi anlamak.
DetaylıBLM 221 MANTIK DEVRELERİ
8. HAFTA BLM 221 MANTIK DEVRELERİ Prof Dr Mehmet AKBABA mehmetakbaba@karabuk.edu.tr Temel Kavramlar MULTIPLEXERS (VERİ SEÇİCİLER), ÜÇ DURUMLU BUFFERS, DECODERS (KOD ÇÖZÜCÜLER) BELLEK ELEMANLARI 2 8.2.
DetaylıDENEY 4a- Schmitt Kapı Devresi
DENEY 4a- Schmitt Kapı Devresi DENEYİN AMACI 1. Schmitt kapılarının yapı ve karakteristiklerinin anlaşılması. GENEL BİLGİLER Schmitt kapısı aşağıdaki karakteristiklere sahip olan tek lojik kapıdır: 1.
DetaylıTURGUT ÖZAL ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ MANTIK DEVRELERİ LABORATUARI. Deney 5 Flip Flop Devreleri
TURGUT ÖZAL ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ MANTIK DEVRELERİ LABORATUARI Deney 5 Flip Flop Devreleri Öğrenci Adı & Soyadı: Numarası: 1. Flip Flop Devresi ve VEYADEĞİL
DetaylıDeney 7: Aritmetik ve Lojik İşlem Birimi(ALU)
Deney 7: Aritmetik ve Lojik İşlem Birimi(ALU) 4 bitlik bir ALU yu incelemek (74LS181) Kullanılan Elemanlar 1x74LS181 ALU Entegresi, 4 x switch, 4 x 4.7 kohm 4 x 330 ohm, 4 x Led Giriş Tipik olarak, bir
DetaylıDeney 6: Ring (Halka) ve Johnson Sayıcılar
Deney 6: Ring (Halka) ve Johnson Sayıcılar Kullanılan Elemanlar xlm Entegresi, x0 kohm direnç, x00 kohm direnç, x0 µf elektrolitik kondansatör, x00 nf kondansatör, x 7HC7 (D flip-flop), x 0 ohm, x Led
DetaylıT.C. KOCAELİ ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLİŞİM SİSTEMLERİ MÜHENDİSLİĞİ
T.C. KOCAELİ ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLİŞİM SİSTEMLERİ MÜHENDİSLİĞİ Yrd. Doç. Dr. Mustafa Hikmet Bilgehan UÇAR 6. HAFTA BİLEŞİK MANTIK DEVRELERİ (COMBINATIONAL LOGIC) Aritmetik İşlem Devreleri
DetaylıSAYISAL ELEKTRONİK. Ege Üniversitesi Ege MYO Mekatronik Programı
SYISL ELEKTRONİK Ege Üniversitesi Ege MYO Mekatronik Programı ÖLÜM ileşimsel Mantık Devreleri Yarım Toplayıcı İkili toplama işleini yapan devreye yarım toplayıcı adı verilir. Yarım toplayıcı girişlerine
DetaylıŞekil 1. 74LS47 entegresi bağlantı şeması
DENEY 5: ENTEGRELERLE VERİ DAĞITICI ve KOD ÇÖZÜCÜ DEVRELER Deneyin Amaçları 74LS47 7 parçalı display entegresinin yapısını ve kod çözme işlemini öğrenmek ve deneysel olarak doğrulamak. 74LS151 veri seçici
DetaylıT.C. ERCİYES ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ MEKATRONİK MÜHENDİSLİĞİ BÖLÜMÜ ELEKTRONİK SİSTEMLER LABORATUVARI 1
T.C. ERCİYES ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ MEKATRONİK MÜHENDİSLİĞİ BÖLÜMÜ ELEKTRONİK SİSTEMLER LABORATUVARI 1 TEMEL LOJİK ELEMANLAR VE UYGULAMALARI DENEY SORUMLUSU Arş. Gör. Erdem ARSLAN Arş. Gör.
DetaylıMakine Mühendisliği İçin Elektrik-Elektronik Bilgisi. Sayısal Elektronik
Makine Mühendisliği İçin Elektrik-Elektronik Bilgisi Sayısal Elektronik Günümüz Elektroniği Analog ve Sayısal olmak üzere iki temel türde incelenebilir. Analog büyüklükler sonsuz sayıda değeri içermesine
Detaylı1. DENEY-1: DİYOT UYGULAMALARI
. DENEY-: DİYOT UYGULAMALARI Deneyin Amacı: Diyotun devrede kullanımı.. DC ileri/geri Öngerilim Diyot Devreleri: Şekil. deki devreyi kurunuz. Devreye E = +5V DC gerilim uygulayınız. Devrenin çıkış gerilimini
DetaylıDİCLE ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ EEM309 SAYISAL ELEKTRONİK LABORATUARI
DİCLE ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ EEM39 SAYISAL ELEKTRONİK LABORATUARI Deney No Deneyin Adı Deney Grubu Deneyi Yapanın Numarası Adı Soyadı İmzası Deneyin
DetaylıEEM122SAYISAL MANTIK SAYICILAR. Elektrik Elektronik Mühendisliği Yrd. Doç. Dr. Hüseyin Sağkol
EEM122SAYISAL MANTIK BÖLÜM 6: KAYDEDİCİLER VE SAYICILAR Elektrik Elektronik Mühendisliği Yrd. Doç. Dr. Hüseyin Sağkol KAYDEDİCİLER VE SAYICILAR Flip-flopkullanan devreler fonksiyonlarına göre iki guruba
DetaylıŞekil 3-1 Ses ve PWM işaretleri arasındaki ilişki
DARBE GENİŞLİK MÖDÜLATÖRLERİ (PWM) (3.DENEY) DENEY NO : 3 DENEY ADI : Darbe Genişlik Modülatörleri (PWM) DENEYİN AMACI : µa741 kullanarak bir darbe genişlik modülatörünün gerçekleştirilmesi.lm555 in karakteristiklerinin
DetaylıHer bir kapının girişine sinyal verilmesi zamanı ile çıkışın alınması zamanı arasında çok kısa da olsa fark bulunmaktadır -> kapı gecikmesi
Kapılardaki gecikme Her bir kapının girişine sinyal verilmesi zamanı ile çıkışın alınması zamanı arasında çok kısa da olsa fark bulunmaktadır -> kapı gecikmesi Kapılardaki gecikme miktarının hesaplanması
DetaylıDENEY 21 IC Zamanlayıcı Devre
DENEY 21 IC Zamanlayıcı Devre DENEYİN AMACI 1. IC zamanlayıcı NE555 in çalışmasını öğrenmek. 2. 555 multivibratörlerinin çalışma ve yapılarını öğrenmek. 3. IC zamanlayıcı anahtar devresi yapmak. GİRİŞ
DetaylıSAYICILAR. Tetikleme işaretlerinin Sayma yönüne göre Sayma kodlanmasına göre uygulanışına göre. Şekil 52. Sayıcıların Sınıflandırılması
25. Sayıcı Devreleri Giriş darbelerine bağlı olarak belirli bir durum dizisini tekrarlayan lojik devreler, sayıcı olarak adlandırılır. Çok değişik alanlarda kullanılan sayıcı devreleri, FF lerin uygun
DetaylıDENEY FÖYÜ8: Lojik Kapıların Elektriksel Gerçeklenmesi
DENEY FÖYÜ8: Lojik Kapıların Elektriksel Gerçeklenmesi Deneyin Amacı: Temel kapı devrelerinin incelenmesi, deneysel olarak kapıların gerçeklenmesi ve doğruluk tablolarının elde edilmesidir. Deney Malzemeleri:
DetaylıDENEY 6a- Dijital/Analog Çevirici (DAC) Devreleri
DENEY 6a- Dijital/Analog Çevirici (DAC) Devreleri DENEYİN AMACI 1. Dijitalden Analog a çevrimin temel kavramlarının ve teorilerinin anlaşılması GENEL BİLGİLER Şekil-1 Şekil-1 de bir direnç ağıyla gerçekleştirilmiş
DetaylıBİLGİSAYAR MİMARİSİ. İkili Kodlama ve Mantık Devreleri. Özer Çelik Matematik-Bilgisayar Bölümü
BİLGİSAYAR MİMARİSİ İkili Kodlama ve Mantık Devreleri Özer Çelik Matematik-Bilgisayar Bölümü Kodlama Kodlama, iki küme elemanları arasında karşılıklığı kesin olarak belirtilen kurallar bütünüdür diye tanımlanabilir.
DetaylıMantık fonksiyonlarından devre çizimi 6 Çizilmiş bir devrenin mantık fonksiyonunun bulunması
DERSİN ADI BÖLÜM PROGRAM DÖNEMİ DERSİN DİLİ DERS KATEGORİSİ ÖN ŞARTLAR SÜRE VE DAĞILIMI KREDİ DERSİN AMACI ÖĞRENME ÇIKTILARI VE YETERLİKLER DERSİN İÇERİĞİ VE DAĞILIMI (MODÜLLER VE HAFTALARA GÖRE DAĞILIMI)
DetaylıBÖLÜM 9 (COUNTERS) SAYICILAR SAYISAL ELEKTRONİK. Bu bölümde aşağıdaki konular anlatılacaktır
SYISL ELETRONİ ÖLÜM 9 (OUNTERS) SYIILR u bölümde aşağıdaki konular anlatılacaktır Sayıcılarda Mod kavramı senkron sayıcılar senkron yukarı sayıcı (Up counter) senkron aşağı sayıcı (Down counter) senkron
DetaylıT.C. BOZOK ÜNİVERSİTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ LOJĐK DEVRELER LABORATUARI DENEY FÖYÜ
T.C. BOZOK ÜNİVERSİTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ LOJĐK DEVRELER LABORATUARI DENEY FÖYÜ Haziran 2009 ĐÇĐNDEKĐLER Deney-1 Temel Kapı Devreleri. 1 1.1 Ön Çalışma. 1 1.2 Deneyin Amacı 1 1.3
DetaylıDeney 8: ALU da Aritmetik Fonksiyonlar
Deney 8: ALU da Aritmetik Fonksiyonlar ALU da Aritmetik Fonksiyonlar Kullanılan Elemanlar 1x74LS181 ALU Entegresi, 4 x switch, 4 x 4.7 kohm 4 x 330 ohm, 4 x Led Giriş (Deney-7) Tipik olarak, bir ALU, birkaç
DetaylıDENEY NO : 2 DENEY ADI : Sayısal Sinyallerin Analog Sinyallere Dönüştürülmesi
DENEY NO : 2 DENEY ADI : Sayısal Sinyallerin Analog Sinyallere Dönüştürülmesi DENEYİN AMACI :Bir sayısal-analog dönüştürücü işlemini anlama. DAC0800'ün çalışmasını anlama. DAC0800'ı kullanarak unipolar
DetaylıTEKNOLOJİ FAKÜLTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ EET-205 SAYISAL ELEKTRONİK - I LABORATUVARI
TEKNOLOJİ FAKÜLTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ EET-205 SAYISAL ELEKTRONİK - I LABORATUVARI DENEY FÖYÜ 1 İÇİNDEKİLER Deney 1 SAYI SİSTEMLERİ... 2 Deney 2 LOJİK KAPILAR (VE/VEYA/DEĞİL)..... 7 Deney
DetaylıARDIŞIL DEVRELER SENKRON ARDIŞIL DEVRELER
ARDIŞIL DEVRELER TANIM: ÇIKIŞLARIN BELİRLİ BİR ANDAKİ DEĞERİ, GİRİŞLERİN YANLIZA O ANKİ DEĞERİNE BAĞLI OLAN DEVRELER KOMBİNASYONEL DEVRELER OLARAK İSİMLENDİRİLİR. ÇIKIŞLARIN BELİRLİ BİR ANDAKİ DEĞERİ,
DetaylıBSE 207 Mantık Devreleri Lojik Kapılar ve Lojik Devreler (Logic Gates And Logic Circuits)
SE 207 Mantık Devreleri Lojik Kapılar ve Lojik Devreler (Logic Gates nd Logic Circuits) Sakarya Üniversitesi Lojik Kapılar - maçlar Lojik kapıları ve lojik devreleri tanıtmak Temel işlemler olarak VE,
DetaylıT.C. KOCAELİ ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLİŞİM SİSTEMLERİ MÜHENDİSLİĞİ
T.C. KOCAELİ ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLİŞİM SİSTEMLERİ MÜHENDİSLİĞİ Yrd. Doç. Dr. Mustafa H.B. UÇAR 1 2. HAFTA Yrd. Doç. Dr. Mustafa Hikmet Bilgehan UÇAR Entegre Yapıları Lojik Kapılar Lojik
DetaylıDENEY NO : 4 DENEY ADI : Darbe Genişlik Demodülatörleri
DENEY NO : 4 DENEY ADI : Darbe Genişlik Demodülatörleri DENEYİN AMACI :Darbe Genişlik Demodülatörünün çalışma prensibinin anlaşılması. Çarpım detektörü kullanarak bir darbe genişlik demodülatörünün gerçekleştirilmesi.
DetaylıDENEY 6: VERİ SEÇİCİLER İLE TASARIM
DENEY 6: VERİ SEÇİCİLER İLE TASARIM 1 Amaç Mantıksal devre tasarımı ve veri seçiciler (çoklayıcı, multiplexer veya mux) ile gerçeklenmesi. Aynı giriş değerlerinden çoklu çıkış veren mantıksal devre uygulaması
DetaylıKMU MÜHENDİSLİK FAKÜLTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ SAYISAL DEVRELER II LABORATUVARI DENEY 1 TOPLAYICILAR - ÇIKARICILAR
KMU MÜHENDİSLİK FAKÜLTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ SAYISAL DEVRELER II LABORATUVARI DENEY 1 TOPLAYICILAR - ÇIKARICILAR DENEY 1: TOPLAYICILAR- ÇIKARICILAR Deneyin Amaçları Kombinasyonel lojik devrelerden
DetaylıKarşılaştırma, Toplayıcı ve Çıkarıcı Devreler
Karşılaştırma, Toplayıcı ve Çıkarıcı Devreler Karşılaştırma Devresi Girişine uygulanan 2 sayıyı karşılaştırıp bu iki sayının birbirine eşit olup olmadığını veya hangisinin büyük olduğunu belirleyen devrelerdir.
DetaylıY.Doç.Dr.Tuncay UZUN 6. Ardışıl Lojik Devreler 2. Kombinezonsal devre. Bellek. Bellek nedir? Bir bellek şu üç önemli özelliği sağlamalıdır:
6.ARDIŞIL LOJĐK DEVRELER 6.1.Ardışıl Lojik Devre Temelleri SR Tutucu Flip-Flop(FF) Saat, Kenar tetikleme D FF, JK FF, T FF 6.2.Ardışıl Devrelerin Analizi Moore modeli: Çıkışlar= f(şimdiki durum) Mealy
DetaylıBÖLÜM 8 MANDAL(LATCH) VE FLİP-FLOPLAR SAYISAL ELEKTRONİK. Bu bölümde aşağıdaki konular anlatılacaktır
AYIAL ELETONİ BÖLÜM 8 MANAL(LATCH) VE FLİP-FLOPLA Bu bölümde aşağıdaki konular anlatılacaktır Mandallar(Latches),- Mandalı, Mandalı ontak sıçramasının mandallar yardımı ile engellenmesi Flip-Floplar,-
DetaylıDeney 5: Shift Register(Kaydırmalı Kaydedici)
Deney 5: Shift Register(Kaydırmalı Kaydedici) Kullanılan Elemanlar 1xLM555 Entegresi, 1x10 kohm direnç, 1x100 kohm direnç, 1x10 µf elektrolitik kondansatör, 1x100 nf kondansatör, 2 x 74HC74 (D flip-flop),
DetaylıELK 204 Mantık Devreleri Laboratuvarı Deney Kitapçığı
T.C. Maltepe Üniversitesi Mühendislik ve Doğa Bilimleri Fakültesi Elektrik-Elektronik Mühendisliği Bölümü ELK 204 Mantık Devreleri Laboratuvarı Deney Kitapçığı Dersin Sorumlusu Yrd. Doç. Dr. Zehra Çekmen
DetaylıTek kararlı(monostable) multivibratör devresi
Tek kararlı(monostable) multivibratör devresi Malzeme listesi: Güç kaynağı: 12V dc Transistör: 2xBC237 LED: 2x5 mm standart led Direnç: 2x330 Ω, 10 K, 100 K Kondansatör: 100μF, 1000μF Şekildeki tek kararlı
DetaylıSayı sistemleri iki ana gruba ayrılır. 1. Sabit Noktalı Sayı Sistemleri. 2. Kayan Noktalı Sayı Sistemleri
2. SAYI SİSTEMLERİ VE KODLAR Sayı sistemleri iki ana gruba ayrılır. 1. Sabit Noktalı Sayı Sistemleri 2. Kayan Noktalı Sayı Sistemleri 2.1. Sabit Noktalı Sayı Sistemleri 2.1.1. Ondalık Sayı Sistemi Günlük
DetaylıDENEY 6-3 Ortak Kollektörlü Yükselteç
Deney 10 DENEY 6-3 Ortak Kollektörlü Yükselteç DENEYİN AMACI 1. Ortak kollektörlü (CC) yükseltecin çalışma prensibini anlamak. 2. Ortak kollektörlü yükseltecin karakteristiklerini ölçmek. GENEL BİLGİLER
DetaylıTEKNOLOJİ FAKÜLTESİ YMT-215 LOGIC CIRCUITS
TEKNOLOJİ FAKÜLTESİ YMT-215 LOGIC CIRCUITS 1 İÇİNDEKİLER Deney 1 SAYI SİSTEMLERİ... 2 Deney 2 LOJİK KAPILAR (VE/VEYA/DEĞİL)...... 7 Deney 3 LOJİK KAPILAR (VE DEĞİL / VEYA DEĞİL / ÖZEL VEYA / ÖZEL VEYA
DetaylıBİL 201 Birleşimsel Mantık (Combinational Logic) Bilgisayar Mühendisligi Bölümü Hacettepe Üniversitesi
BİL 201 Birleşimsel Mantık (Combinational Logic) Bilgisayar Mühendisligi Bölümü Hacettepe Üniversitesi Birleşimsel Devreler - Çözümlenmesi - Tasarımı Bu derste... Birleşimsel Devre Örnekleri - Yarım Toplayıcı
DetaylıT.C. KOCAELİ ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLİŞİM SİSTEMLERİ MÜHENDİSLİĞİ
T.C. KOCAELİ ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLİŞİM SİSTEMLERİ MÜHENDİSLİĞİ Yrd. Doç. Dr. Mustafa Hikmet Bilgehan UÇAR 1 MANTIK DEVRELERİ Yrd. Doç. Dr. Mustafa Hikmet Bilgehan UÇAR Digital Electronics
DetaylıArĢ. Gör. Mehmet Zeki KONYAR ArĢ. Gör. Sümeyya ĠLKĠN
Dersin Öğretim Üyesi Laboratuvar Sorumluları : Yrd. Doç. Dr. Adnan SONDAġ : ArĢ. Gör. Bahadır SALMANKURT ArĢ. Gör. Mehmet Zeki KONYAR ArĢ. Gör. Sümeyya ĠLKĠN Ġçindekiler DENEY 1: MANTIK DEVRELERİNE GİRİŞ...
Detaylı5. LOJİK KAPILAR (LOGIC GATES)
5. LOJİK KPILR (LOGIC GTES) Dijital (Sayısal) devrelerin tasarımında kullanılan temel devre elemanlarına Lojik kapılar adı verilmektedir. Her lojik kapının bir çıkışı, bir veya birden fazla girişi vardır.
DetaylıYarım toplayıcı devrelerini kurunuz.
Yarım toplayıcı devrelerini kurunuz. 1. Kurulacak toplayıcı devresinin kapı entegrelerini katalogdan seçiniz. 3. Devre elemanlarının (direnç, diyot, anahtar vb.) avometre ile sağlamlık 9. Devrenin girişlerine
DetaylıBölüm 12 İşlemsel Yükselteç Uygulamaları
Bölüm 12 İşlemsel Yükselteç Uygulamaları DENEY 12-1 Aktif Yüksek Geçiren Filtre DENEYİN AMACI 1. Aktif yüksek geçiren filtrenin çalışma prensibini anlamak. 2. Aktif yüksek geçiren filtrenin frekans tepkesini
Detaylı