Teorik Bilgi DENEY 7: ASENKRON VE SENKRON SAYICILAR

Transkript

1 DENEY 7: ASENKRON VE SENKRON SAYICILAR Deneyin Amaçları Asenkron ve senkron sayıcı devre yapılarının öğrenilmesi ve deneysel olarak yapılması Deney Malzemeleri 74LS08 Ve Kapı Entegresi (1 Adet) 74LS76 JK Flip-Flop Entegresi (2 Adet) 74LS90 Entegresi (1 adet) 74LS47 Entegresi (1 adet) 7 Segment Display (1 adet) LED (5 Adet) Teorik Bilgi Dijital sayıcılar asenkron sayıcılar ve senkron sayıcılar olmak üzere ikiye ayrılır. Asenkron sayıcılarda ana tetikleme sinyali flip-floplar dan sadece birinin (en baştakinin) girişine uygulanır. Bu flip-flop'un çıkışı kendisinden bir sonraki flip-flop'un girişine uygulanır. Özetle her flip-flop'un çıkışı bir sonraki flip-flop için tetikleme palsi olarak kullanılır. Senkron sayıcılarda ise bütün flip-flop'lar aynı tetikleme palsi ile tetiklenir. Asenkron Sayacılar Asenkron sayıcılarda, bir bellek elemanı kendinden daha düşük anlamlı ilk bellek elemanının çıkışı ile tetiklenir. En düşük anlamlı bellek elemanı ise uygulanan darbeler (veya saat) ile tetiklenir. Asenkron sayıcıların yapısı çok basittir. Ancak çalışma hızları düşüktür. O nedenle yüksek hızda sayma yapamaz. Asenkron sayıcıyı oluşturan flip flop ların clock palsleri bir önceki flip flop un çıkışından alınmaktadır. İşte bu durum bir zaman gecikmesine neden olmaktadır. Asenkron sayıcılarda kullanılan FF( flip-flop ) sayısı arttıkça devrenin hızı düşer. Bir FF'nin yayılım gecikmesi (girişe gelen bilginin çıkışa aktarılma süresi) yaklaşık 10 ns (nano saniye ) dir. Buna göre devrede 4 FF kullanıldığı zaman yayılım gecikmesi 40 ns olacaktır. Yani sayıcının 0000 konumundan 1111 konumuna geçmesi 40 ns lik gecikmeyle olacaktır. Bir sayıcının sayma modu kullanılan flip-flop sayısıyla orantılıdır. Sayıcının, kaça kadar sayacağı 2n -1 formülüyle hesaplanır. Buradaki n kullanılan flip-flop sayısıdır. Örneğin; 3 flip-flop tan oluşan bir sayıcı 0'dan 23-1 e yani 7'ye kadar sayabilir. 4 tane flip-flop kullanılan Şekil 1 deki devrede ise 0'dan 24 1 e yani 15'e kadar sayacaktır. KMU EEM Sayısal Elektronik II Laboratuvarı Deney 7 1

2 Verilen devredeki J-K bellek elemanları düşen kenar tetiklemelidir ve tüm J ve K girişlerine lojik 1 değeri atanmıştır. Böylece J-K bellek eleman çıkışlarının, (Q) bir önceki çıkışlarının tümleyeni olması sağlanmıştır. Asenkron sayıcının zaman diyagramı, Şekil 2 de verilmiştir. Entegre Tipi Asenkron Sayıcılar Sayıcı devrelerin çok değişik uygulama alanları olması nedeniyle çok sayıda sayıcı entegresi bulunmaktadır. Sayıcı entegrelerini sınıflandırmadan önce sayıcı entegrelerde bulunan pinleri açıklayalım. Bu pinlerin hepsinin bir entegrede bulunmadığı durumlar olabileceği gibi açıklanmayan farklı girişler de bulunabilir. Burada genel pin fonksiyonları açıklanacaktır. Piyasada çok sayıda TTL ve CMOS asenkron sayıcı entegreleri bulunmaktadır. TTL (74LS93) ve bu elemanın eşiti entegreleri bunlardan üçüdür. CMOS ailesi içinde kullanılan bir asenkron sayıcı entegresi ise Mod-128 e kadar sayma işlemi yapabilen 4024 entegresidir. Farklı üreticilerin ürettikleri aynı serideki entegreler arasında küçük farklılıklar bulunsa da bu farklılıklar kolayca ortadan kaldırılabilir. Şekil ve 7493 entegreleri bacak bağlantıları KMU EEM Sayısal Elektronik II Laboratuvarı Deney 7 2

3 Şekil.3 te bacak bağlantıları verilen 7490 asenkron sayıcı entegresi, Şekil.4 deki gibi iki adet bağımsız sayıcı içermektedir. Biri Mod-2, diğeri Mod-5 olan bu sayıcıların tetikleme girişleri birbirinden bağımsızdır entegresi ile BCD sayma için QA çıkısı, giriş B ye bağlanmalıdır. Sayma işleminin başlaması için R0 ve R9 resetleme girişlerinin en az birer girişi 0 seviyeli olmalıdır. Şekil sayıcı entegresi iç yapısı Şekil.5 te verilen 7493 sayıcı entegresi, 7490 entegresine benzer şekilde, Mod-2 ve Mod-8 iki adet sayıcı içeren bir elemandır. Bu entegrede bulunan sayıcıların bağımsız veya kaskat bağlanmasıyla 2 den 16 ya kadar istenilen MOD da sayma işlemi yapılabilir. Bu entegrenin kontrol girişi olarak 2 adet reset girişi, RO1, RO2, iki adet saat girişi, CKA, CKB ve dört adet çıkışı, QD, QC, QB ve QA (MSB:QD) vardır. RO1 ve RO2 reset girişlerinin her ikisi de lojik 1 değerinde aktiftir ve bu iki kontrol girişi lojik 1 değerine sahip olduğunda çıkışlar, lojik 0 değerini alırlar, yani sayıcı sıfırlanır. Reset girişleri aktif değil iken QA çıkışı, CKB ye bağlandığında 7493 tüm devresi modül 16 sayar. Senkron Sayacılar Şekil sayıcı entegresi Senkron sayıcılarda asenkron sayıcılardan farklı olarak merkezi bir saat sinyali kullanılar ve sadece ilk flip flop a değil tüm flip flop lara aynı anda uygulanır. Sistemdeki tüm flip flop lar KMU EEM Sayısal Elektronik II Laboratuvarı Deney 7 3

4 aynı anda girişlerindeki sinyalleri işler. Bundan dolayı zaman gecikmesi oluşmaz ve hassas olarak zaman ölçülebilir. Senkron sayıcılarda flip-floplara ek olarak kapılarda kullanır. Karnaugh diyagramları kullanılarak istenilen modda senkron sayıcı tasarlamak mümkündür. Bunun için önce sayıcının durum diyagramı çıkarılır. Bu diyagramda sayıcı çıkışlarının şimdiki durumu ve bir sonraki durumu gösterilir. Sayıcının şimdiki durumundan bir sonraki durumuna geçebilmesi için flip-flop ların girişlerine uygulanması gereken lojik değerler kullanılan flip-flop'un geçiş tablosuna bakılarak tespit edilir. Elde edilen bu tablo daha sonra karnaugh diyagramına aktarılarak flip flop'ların girişlerine yapılması gereken bağlantılar bulunur. Asenkron entegre sayıcılar, 0 dan başlayarak sayma işlemi yapma amacıyla kullanılmaktadır. Sayıcı devresinde ön kurma işleminin gerektiği durumlarda ön kurmalı sayıcı entegrelerinden faydalanılır. Ön kurma prensibi ile çalışan entegrelere örnek olarak TTL 74160, 74161, 74163, ve CMOS 74HC162, 74HC163 entegreleri verilebilir. Bu entegreler senkron sayıcı entegreleridir ve programlanabilir senkron entegrelerdir. Sayıcılar genelde, bir olayın gerçekleşme sayısının saptanmasında veya sayısal bir sistemde işlemleri denetlemekte kullanılan zamanlama işaretlerinin elde edilmesinde kullanılır. Bu uygulamalar, frekans bölme, bilgi saklama, darbe sayma gibi uygulamalar olabilir. ÖN HAZIRLIK SORULARI 1. Asenkron ve Senkron Sayıcı çeşitlerini ve kullanım alanlarını araştırınız bitlik Asenkron Aşağı Sayıcı ve Mod-9 Asenkron Yukarı Sayıcı devrelerini JK flipfloplar ve lojik kapılar kullanarak tasarlayınız. 3. Aşağıda verilen sayıcı devresini Q çıkışlarına LED bağlayarak Multisim programı ile çiziniz ve çıkışta görülen değerleri belirterek bu devrenin aşağı mı yukarı mı saydığını belirtiniz. KMU EEM Sayısal Elektronik II Laboratuvarı Deney 7 4

5 DENEYSEL ÇALIŞMA-1 Aşağıda verilen yukarı sayıcı devresini board üzerine kurunuz ve çıkan sonuçları gözlemleyerek not alınız. KMU EEM Sayısal Elektronik II Laboratuvarı Deney 7 5

6 DENEYSEL ÇALIŞMA-2 Ön hazırlık 3. Soruda verilen devreyi board üzerine kurunuz ve çıkan sonuçları gözlemleyerek not alınız. SORULAR 1. Deneylerde elde ettiğiniz değerler ile ön hazırlıkta bulduğunuz sonuçları karşılaştırınız ve yorumlayınız. 2. Deneysel Çalışma-1 de kurduğunuz sayma işlemini yapan devreyi 7447, 7493 ve 7 segment display kullanarak Multisim üzerinde kurunuz. Elde ettiğiniz sonuçlarla deneyde bulduğunuz sonuçları karşılaştırarak yorumlayınız. 3. Deneysel Çalışma-2 de verilen sayıcı devresinin ters yönde sayması için devrede nasıl bir değişiklik yapılmalıdır açıklayınız. KMU EEM Sayısal Elektronik II Laboratuvarı Deney 7 6