ÖZGEÇMİŞ VE ESERLER LİSTESİ

ÖZGEÇMİŞ VE ESERLER LİSTESİ ÖZGEÇMİŞ Adı Soyadı: Sezer GÖREN UĞURDAĞ Öğrenim Durumu: Derece Bölüm/Program Üniversite Yıl Lisans Elektrik Elektronik Müh. Boğaziçi Üniversitesi 1993 Y. Lisans Elektrik Elektronik Müh. Boğaziçi Universitesi 1995 Doktora Bilgisayar Müh. University of California, Santa Cruz, ABD 2003 Doçentlik Temel Alan: Mühendislik Bilim Alanı: Bilgisayar-BiliĢim Bilimleri Mühendisliği 2011 Yüksek Lisans Tez Başlığı (özeti ekte) ve Tez Danışmanları : VLSI Design and Implementation of Morphological Filters. Sina BALKIR ve Emin ANARIM. Doktora Tezi Başlığı (özeti ekte) ve Danışmanı : Finite State Machine Verification, Test, and Minimization. Joel F. FERGUSON. Görevler: Görev Görev Yeri Yıl Unvanı Ar.Gör. Müh. Fakültesi Elektrik Elektronik Müh. Boğaziçi Üniversitesi 1993-1996 AraĢtırmacı Centre de Morphologie Math. Ecole des Mines Paris FRANSA 1996 Ar. Gör. University of California, Santa Cruz, CA, ABD 1998-1999 Stajyer Syntest, Sunnyvale, CA, ABD 1999 Uzman Cadence, San Jose, CA, ABD 1999-2000 Uzman Apple, Cupertino, CA, ABD 2000 Uzman PMC-Sierra, San Jose, CA, ABD 2001-2002

Uzman Aarohi Communications (Emulex), San Jose, CA, ABD 2002-2004 Yar. Doç. Müh. Fakültesi Bilgisayar Müh. BahçeĢehir Üniversitesi 2005-2010 AraĢtırmacı University of California, Santa Cruz, CA, ABD 2006 Yar. Doç. Müh. Fakültesi Bilgisayar Müh. Yeditepe Üniversitesi 2010-2011 Doç. Müh. Fakültesi Bilgisayar Müh. Yeditepe Üniversitesi 2012-Halen Yönetilen Yüksek Lisans Tezleri : 1. A. Çağatay CURA. Parking Spot Finder: An Automated Software Service with SMS and Map Interface. 2009. 2. Ferhat CANBAY. Point Based Correspondenceless Pose Estimation. 2009. 3. Özgür Özkurt. FPGA Design Security with PUF, Obfuscation, and Partial Reconfiguration. 2012. 4. Abdullah Yıldız. Fast, Secure, and Remote Multiboot of Low-cost FPGAS. 2012. Projelerde Yaptığı Görevler : 1. DanıĢman SavaĢ Sistemleri için Gömülü Sistemli Uyarlama Birimi. Tübitak 1511 nolu Öncelikli Alanlar AraĢtırma Teknoloji GeliĢtirme ve Yenilik Projeleri Destekleme Programı. Vestel Savunma. 2013-halen. 2. AraĢtırmacı Hdl Tool Kit. TÜBĠTAK Doktora sonrası AraĢtırma Bursu. University of California, Santa Cruz, CA, ABD. 2006. 3. Lider (Tasarım Doğrulama) Design Verification and FPGA prototyping of fabric based storage application processing chip at wire speeds ranging from 1Gb to 10Gbps across multi-protocol storage networks. Aarohi Communications (Emulex), San Jose, CA, ABD. 2002-2004. 4. Lider (Tasarım Doğrulama) System level design verification of network packet processor chip. PMC-Sierra, San Jose, CA, ABD. 2001-2002. 5. Uzman (Yazılım Doğrulama) Software Test of TestBuilder -High Level Design Verification Tool. Cadence, San Jose, CA, ABD. 1999-2000. 6. Uzman (Yazılım Doğrulama) Software Test of SignalScan -Waveform Viewer Tool Software. Cadence, San Jose, CA, ABD, 1999. 7. AraĢtırmacı Checking Sequence Generation for Flip-flops and Latches. MICRO Projesi, University of California Santa Cruz, ABD, 1999. 8. AraĢtırmacı Hardware Implementation of Advanced Morphological Filters. TÜBĠTAK NATO-A2. Centre de Morphologie Mathematique, Ecole des Mines, Paris, Fransa, 1996. Bilimsel Kuruluşlara Üyelikler : ACM üyesi IEEE üyesi IEEE Test Technology Technical Council üyesi

Program Komite Üyesi, IEEE NASA/ESA Conference on Adaptive Hardware and Systems (AHS), 2013 Düzenleyici Komite Üyesi, The 21st IFIP/IEEE International Conference on Very Large Scale Integration (VLSI-SOC), 2013 Program Komite Üyesi, IEEE Signal Processing and Communications Applications Conference (SIU), 2013 Program Komite Üyesi, IEEE International Design and Test Symposium, 2012 Program Komite Üyesi, IEEE Signal Processing and Communications Applications Conference (SIU), 2012 Program Komite Üyesi, IEEE NASA/ESA Conference on Adaptive Hardware and Systems (AHS), 2012 Program Komite Üyesi, Intl. Symposium on Computer and Information Sciences (ISCIS), 2012 Düzenleyici Komite Üyesi, 2011 International Conference on High Performance Computing & Simulation (HPCS), 2011 Düzenleyici Komite Üyesi, International Wireless Communications and Mobile Computing Conference (IWCMC), 2011 Program Komite Üyesi, Intl. Symposium on Computer and Information Sciences (ISCIS), 2011 Program Komite Üyesi, IEEE NASA/ESA Conference on Adaptive Hardware and Systems (AHS), 2011 Program Komite Üyesi, IEEE Intl. Conference on Design and Technology (IDT), 2010 Bilim Kurulu Üyesi, Yıldız Teknik Üniversitesi Yıldızlı Projeler YarıĢması, 2010 Program Komite Üyesi, Intl. Symposium on Computer and Information Sciences (ISCIS), 2010 Program Komite Üyesi, IEEE Intl. Conference on Design and Technology (IDT), 2009 Program Komite Üyesi, IEEE Intl. Design and Test Workshop (IDT), 2007 Program Komite Üyesi, IEEE NASA/ESA Conference on Adaptive Hardware and Systems (AHS), 2006 Hakem, TÜBĠTAK-TEYDEB Panelist, TÜBĠTAK Elektrik Elektronik ve Enformatik AraĢtırma Grubu (EEEAG), 2009 Hakem, ICCAD Hakem, European Test Symposium Hakem, Elsevier Computers and Electrical Engineering Hakem, Computer Journal Hakem, IET Computers & Digital Techniques Hakem, MICRO program of California State, 2001-2003 Ödüller : Milli Eğitim Bakanlığı YurtdıĢı Doktora Bursu. NATO A2 AraĢtırma Bursu. Üniversite GiriĢ Sınavı Türkiye kırkdördüncülüğü. Fen Liseleri GiriĢ Sınavı Türkiye beģinciliği. Son iki yılda verdiği lisans ve lisansüstü düzeydeki dersler: Akademik Yıl Dönem Dersin Adı Haftalık Saati Teorik Uygulama Öğrenci Sayısı 2012-2013 Güz Digital System Design 3 0 20 Digital Electronics 2 2 30

2011-2012 Ġlkbahar Güz Ġlkbahar Reconfigurable Computing 3 0 10 Embedded Systems 3 0 22 Programming Digital Electronics 3 0 20 Microprocessors & 2 2 24 Microcontrollers Digital Electronics 2 2 20 Real-Time Systems 3 0 8 Digital System Design 3 0 10 Digital Electronics 2 2 20 ESERLER A. Uluslararası hakemli dergilerde yayımlanan makaleler : A1. B. Yuce, H.F. Ugurdag, S. Gören, G. Dundar, "Fast and Efficient Circuit Topologies for Finding the Maximum of n k-bit Numbers," IEEE Transactions on Computers, 10.1109/TC.2014.2315634, 2014. A2. S. Gören, O. Ozkurt, A. Yildiz, H.F. Ugurdag, R.S. Chakraborty, D. Mukhopadhyay. Partial Bitstream Protection for Low-Cost FPGAs with Physical Unclonable Function, Obfuscation, and Dynamic Partial Self Reconfiguration. Computers and Electrical Engineering, Elsevier, vol. 39, no.2, 386-397, 2013. A3. S. Gören, H. F. Ugurdag, O. Palaz. Defect-Aware Nanocrossbar Logic Mapping through Matrix Canonization using Two-Dimensional Radix Sort. ACM Journal of Emerging Technologies in Computing Systems, 7(3), article 12, 2011. A4. H.F. Ugurdag, S. Gören, F. Canbay. Gravitational Pose Estimation. Computers and Electrical Engineering, Elsevier. vol. 36(6), 1165-1180, 2010. A5. S. Gören. Optimization of Embedded Controllers Based on Redundant Transition Removal and Fault Simulation Using K-wise Tests. Journal of Circuits, Systems, and Computers, 18(4), 647-663. 2009. A6. S. Gören, A. Karahoca, F. Y. Onat, M.Z. Gören. Prediction of cyclosporine A blood levels: an application of the adaptive-network-based fuzzy inference system (ANFIS) in assisting drug therapy. European Journal of Clinical Pharmacology, 64(8), 807-814. 2008. A7. S. Gören, F. J. Ferguson. On state reduction of incompletely specified finite state machines. Computers and Electrical Engineering, 33(1), 58-69. 2007. A8. S. Gören, F. J. Ferguson. Test sequence generation for controller verification and test with high coverage. ACM Trans. Design Autom. Electr. Syst. 11(4), 916-938. 2006.

B. Uluslararası bilimsel toplantılarda sunulan ve bildiri kitabında (Proceedings) basılan bildiriler : B1. M.Y. Gök, M.S. Sagiroglu, C. Unsalan and S. Gören. Programmable Hardware based Short Read Aligner Using Phred Quality Scores. ASE/IEEE International Conference on BioMedical Computing, Washington DC, USA, 2013. B2. H.F. Ugurdag, F. Temizkan, S. Gören. Generating Fast Logic Circuits for m-select n- port Round Robin Arbitration. 21st IFIP/IEEE International Conference on Very Large Scale Integration (VLSI-SoC), Istanbul, Turkey, 2013. B3. B. Yuce, H.F. Ugurdag, S. Gören, G. Dundar. A Fast Circuit Topology for Finding the Maximum of n k-bit Numbers. 21st IEEE Symposium on Computer Arithmetic (ARITH'13), Austin, TX, 2013. B4. S. Gören, Y. Turk, O. Ozkurt, A. Yildiz, H.F. Ugurdag. Achieving Modular Dynamic Partial Reconfiguration with Difference-Based Flow. 21st ACM/SIGDA International Symposium on Field-Programmable Gate Arrays (FPGA'2013), Monterey, CA, 2013. B5. S. Gören, O. Ozkurt, Y. Turk, A. Yildiz, H.F. Ugurdag. Enabling Difference-Based Dynamic Partial Self Reconfiguration for Large Differences. IEEE International Design and Test Symposium, Doha, Qatar, 2012. B6. H.F. Ugurdag, Basaran A., Akdogan T., Guney V.U., S. Gören. FPGA based Particle Identification in High Energy Physics Experiments. IEEE International Conference on Application-specific Systems, Architectures and Processors (ASAP'2012), Delft, Netherlands, 2012. B7. S. Gören, A. Yildiz, O. Ozkurt, H.F. Ugurdag. FPGA Bitstream Protection with PUFs, Obfuscation and Multi-boot. International Workshop on Reconfigurable Communicationcentric Systems-on-Chip (ReCoSoC'2011). 2011. B8. S. Gören, H.F. Ugurdag, and O. Palaz, Defect-Tolerant Logic Mapping for Nanocrossbars Based on Two-Dimensional Sort, IEEE International Symposium on Computer and Information Sciences. 2010. B9. S. Gören, H.F. Ugurdag, A. Yildiz, O. Ozkurt. FPGA Design Security with Time Division Multiplexed PUFs. IEEE International Conference on High Performance Computing & Simulation (HPCS'2010). 2010. B10. S. Gören, H.F. Ugurdag, O. Palaz. Defect-Aware Nanocrossbar Logic Mapping using Bipartite Subgraph Isomorphism & Canonization. IEEE European Test Symposium (ETS 10). 2010. B11. H.F. Ugurdag, E. Argali, O.E. Eker, A. Basaran, S. Gören, H. Ozcan. Smart Question (sq): Tool for Generating Multiple-Choice Test Questions. WSEAS International Conference on Education and Educational Technology (EDU'09). 2009. B12. F. Ileri, S. Gören, H.F. Ugurdag, Virtual Smart Board. WSEAS International Conference on Education and Educational Technology (EDU'09). 2009. B13. H.F. Ugurdag, S. Gören, F. Canbay. Correspondenceless Pose Estimation from a Single 2D Image using Classical Mechanics. IEEE International Symposium on Computer and Information Sciences. 2008.

B14. S. Gören. A Meta-heuristic for Shared BDD Minimization. IFIP/IEEE International Conference on Very Large Scale Integration (VLSI-SOC). 2008. B15. S. Gören. Optimization of Interacting Controllers Using K-wise Tests, International Design and Test Workshop (IDT), 169-174. 2007. B16. H.F. Uğurdağ, Y. ġahin, O. BaĢkirt, S. Dedeoğlu, S. Gören, Y.S. Koçak. Populationbased FPGA Solution to Mastermind Game. NASA/ESA Conference on Adaptive Hardware and Systems (AHS), 237-246. 2006. B17. S. Gören, Using X-machines in Design Verification. International Research/Expert Conference Trends in the Development of Machinery and Associated Technology (TMT). 2005. B18. S. Gören, F.J. Ferguson. Testing Finite State Machines Based On a Structural Coverage Metric. IEEE International Test Conference (ITC), 773-780. 2002. B19. S. Gören, F.J. Ferguson. CHESMIN: A Heuristic for State Reduction of Incompletely Specified Finite State Machines. IEEE/ACM Design Automation and Test in Europe (DATE), 248-254. 2002. B20. S. Gören, F.J. Ferguson. Checking Sequence Generation for Asynchronous Sequential Elements. IEEE International Test Conference (ITC), 406-413. 1999. B21. Pak K. Chan, M.J. Boyd, S. Gören, K. Klenk, V. Kodavati, R. Kundu, M. Margolese, J. Sun, K. Suzuki, E. Thorne, X. Wang, J. Xu, M. Zhu. Reducing Compilation Time of Zhong's FPGA-Based SAT Solver. IEEE Symposium on Field-Programmable Custom Computing Machines (FCCM), 308-309. 1999. B22. S. Gören, S. Balkir, G. Dündar, E. Anarim. Novel VLSI architectures for morphological filtering. IEEE Workshop on Nonlinear Image and Signal Processing (NSIP), 875-878. 1995. E. Ulusal bilimsel toplantılarda sunulan ve bildiri kitaplarında basılan bildiriler: E1. F. Canbay, G. Serbes, S. Gören, N. Aydın. Çift-ağaç KarmaĢık Dalgacık DönüĢümü nün Gerçek Zamanlı GerçekleĢtirimi. Otomatik Kontrol Ulusal Toplantısı (TOK 2013), Malatya, 2013. E2. M.Y. Gök, M.S. Sagiroglu, C. Unsalan, S. Gören. Reconfigurable Hardware-based Genome Aligner Using Quality Scores. IEEE Signal Processing and Communications Applications Conference (SIU'2013), North Cyprus, April, 2013. E3. A. Basaran, H.F. Ugurdag, T. Akdogan, V.U. Guney, S. Gören, "Ultra-Fast Curve Fitting for Pulses on FPGA," IEEE Signal Processing and Communications Applications Conference (SIU'2012), Mugla, Turkey, April 2012. E4. S. Gören, H.F. Ugurdag, O. Ozkurt, A. Yildiz. PUF, DPSR ve Bulandırma Yoluyla Sayısal Yongaların Güvenilir Yapılması. EMO 3. Ağ ve Bilgi Güvenliği Ulusal Sempozyumu. 2010. E5. M. Z. Gören, S. Gören, A. Karahoca, F.Y. Onat. Terapötik Ġlaç Düzeyi Ġzlemi Verilerine Veri Madenciliği Tekniklerinin Uygulanması Ġle Siklosporin A Kan Düzeylerinin

Önceden Tahmini. Türk Farmakoloji Derneği 19. Ulusal Farmakoloji Kongresi. 341-342. 2007. E6. S. Gören, S. Balkır, G. Dündar, E. Anarım. Novel VLSI architectures for morphological filtering (Türkçe). Sinyal ĠĢleme ve Uygulamaları Kurultayı (SIU), A: Görüntü ĠĢleme. 187-192. 1995. F. Diğer yayınlar : F1. S. Gören. Hardware Implementation of Advanced Morphological Filters. Technical Report. Centre de Morphologie Mathematique, Ecole des Mines, Paris, Fransa, 1996. F2. S. Gören. HDL Tool Kit. Technical Report. SCTest, Baskin School of Engineering, University of California, Santa Cruz. 2006. F3. S. Gören, Abdullah Yıldız, Onur Demir. OMAPL138 Experimenter Kit Lab Manual. 2011.