. TEMEL YAPITALARI Bu bölümde temel NMOS ve CMOS yapıblokları olan akım kaynakları, gerilim referansları, temel kazanç katları genel özellikleri açısından ele alınacaktır... Diyot balı NMOS tranzistor D savak I D V DS - V GS - S kaynak ekil-.. Diyot balı NMOS tranzistor. Bipolar tranzistorlardaki diyot balamaya benzer bir yapı MOS tranzistorlarda da kullanılmaktadır.yapı ekil-. de görülmektedir. Bu yapıda V GS = V DS yapılmıtır. Tranzistor iletimdeyken daima doymadadır.zira, daima V GS = V DS olmakta, bu nedenle V DS V DS - V T = V GS - V T artı salanmaktadır. V GS = V T olana kadar tranzistor akım iletmez. V GS V T olunca iletim balar. Yapının akım-gerilim karakteristii ekil-. de verilmitir. Tranzistor doymada çalıtıından, akım-gerilim baıntısı ID VGS VT VDS VT (.) eklindedir.yapının dinamik direnci
r o. g C W m. L V V VGS VT OX GS T (.) baıntısıyla hesaplanabilir. Görülebilecei gibi, dinamik direnç (W/L) ile ters orantılıdır. Yapının geni bir uygulama alanı bulunmaktadır. Bunlardan biri olan gerilim bölücü ekil-.3 de gösterilmitir. Yapıda, her bir tranzistor bir direnç gibi kullanılmaktadır. Bunun yanısıra, diyot balı tranzistor, kutuplama elemanı ve aktif yük olarak da uygulama alanı bulmaktadır. ekil-.. Diyot balı NMOS tranzistorun akım-gerilim karakteristii. V DD T 3 V T V T ekil-.3. Diyotlu gerilim bölücü.
.3.. NMOS akım aynaları Basit akım aynası, Wilson akım aynası, kaskod akım aynası gibi bipolar tekniinden bilinen yapılar MOS tekniine de uygulanabilmektedir. Basit akım aynası I ref I O I ref I O T T V GS - T T V BE - (a) (b) ekil-.4. NMOS basit akım aynası ve bipolar tekniindeki karılıı. Basit akım aynası devresi ekil-.4 de verilmitir. Devrenin karı dütüü bipolar tranzistorlu akım kaynaı yapısı da yine ekilde gösterilmitir. Tranzistorların doymada çalıtıkları varsayımı ile akım-gerilim baıntıları yazılırsa. COX W Iref VGS VT (.3) L I O. COX W L V V GS T (.4) Tranzistorların aynı prosesle oluturuldukları ve geometri dıında e özellik gösterdikleri göz önüne alınacak olursa, iki koldaki akımların oranı
I I O ref W / L W / L.4 (.5) eklindedir ve tam olarak yapılabilir. Bipolar tranzistorlu düzenlerde bu oran, tranzistorlar e olsa bile, baz akımları nedeniyle IO Iref F baıntısıyla tanımlanır. Basit akım aynasının çıkı direnci RO (.6). I olur. O Wilson akım kaynaı I ref I O I ref I O T T T 3 T T 3 T (a) ekil-.5. Wilson akım kaynaı (b) NMOS tranzistorlarla gerçekletirilen Wilson akım kaynaı devresi, edeer bipolar yapı ile birlikte ekil-.5 de görülmektedir. Bu yapıda da akım yansıtma oranı I O W / L (.7) I W / L ref 3
.5 eklindedir. Tranzistorların tümüyle e olmaları halinde I I (.8) O ref olur. Edeer bipolar yapıda ise akımların ilikisi IO I F F ref. F F eklindedir; baka bir deyile, yansıtma oranı birden küçüktür. Her iki yapıda da T 3 tranzistoru üzerinden salanan geribesleme, devrenin çıkı direncini yükseltmektedir. Küçük iaret edeer devresi kullanılarak R O çıkı direnci hesaplanırsa R r g 3 r 3 (.9) O O m O baıntısı elde edilir. r O büyüklüü T tranzistorunun, r O3 de T 3 tranzistorunun çıkı direnci, g m3 büyüklüü ise T 3 ün eimi olmaktadır. g m.r o çarpanı 50-00 mertebesindedir. yiletirilmi Wilson akım kaynaı I ref I O T 4 T T 3 T ekil-.6. yiletirilmi Wilson akım kaynaı. MOS Wilson akım kaynaı yapılarında MOS tranzistorların eik gerilimlerinin büyük olması durumunda, T 3 tranzistorunun savak-kaynak gerilimi, T tranzistorunun savak-kaynak geriliminden V yahut daha fazla
.6 miktarda yüksek olur; bu da elemanların sonlu çıkı direnci (kanal boyu modülasyonu etkisi) nedeniyle savak akımı dengesizliine yol açar. Bu nedenle, yapıdaki gerilimleri eitlemek amacıyla ek bir tranzistor, T 4 tranzistoru kullanılır. yiletirilmi Wilson akım kaynaı ekil-.6 da verilmitir. Devreden kolayca izlenebilecei gibi, T ve T 3 tranzistorlarının V DS gerilimleri, T 4 tranzistoru yardımıyla eitlenmektedir. Kaskod akım aynası Yüksek çıkı dirençli akım kaynaklarına sıkça gereksinme duyulur. Bunun temel nedenlerinden biri, aktif yüklü kuvvetlendiricilerde yüksek deerli gerilim kazancı elde edilmesi yönündeki istektir. Bu amaçla, bipolar tekniindekine benzer ekilde kaskod akım kaynaı gerçekletirilir. Yapı ekil-.7 de verilmitir. Bu yapıda T tranzistoru T tranzistorunu çıkı ucundaki gerilim deiimlerinden yalıtmaktadır. ekil-.8 de verilen küçük iaret edeer devresi kullanılarak çıkı direnci hesaplanırsa R r ( g r ) (.0) O O m O I ref I O T 4 T T 3 T ekil-.7. Kaskod akım aynası.
.7 g mb.v bs T T v x - i x g m.v gs v gs r o v x - i x r o ekil-.8. Kaskod devrenin çıkı direncinin hesaplanması elde edilir. Dier bir deyile, tranzistorun çıkı direnci g m.r O çarpanı ile çarpılarak çıkıa yansımaktadır. Gerçekte, çıkı direncini hesaplarken gövde etkisini de dikkate almak gerekir; zira, T tranzistorunun kaynak ucu toprak potansiyelinde deildir. Bunun için ekil-.8 deki edeer devreden hareket edilirse R r ( g g ) r r (.) O O m mb O O olur. Bu sonuçta ilginç olan, gövde etkisinin de çıkı direncini arttıracak yönde etki etmesidir. MOS tekniinde istenilen deerdeki yüksek empedans, çok sayıda kaskod katın üst üste yerletirilmesi ile elde edilebilir. Örnek bir yapı ekil-.9 da görülmektedir. Bu yapılarda her bir kaskod çıkı direncini g m r o kadar yükseltmektedir. Bipolar tekniinde ise, baz akımlarının etkisi nedeniyle, bu mümkün deildir. T 6 T 3 T 5 T T 4 T ekil-.9. Üç katlı kaskod akım kaynaı.
.8 MOS akım kaynaklarında tranzistor dengesizliklerinin etkisi I D I D V GS - T T ekil-.0. MOS akım aynalarında dengesizlik. malat toleransları nedeniyle, birbirinin ei olan iki tranzistoru gerçekletirmenin mümkün olamayacaı, tranzistorlar arasındaki farklılıklar nedeniyle akım kaynaklarının performansının olumsuz yönde etkilenecei açıktır. ekil-.0 daki gibi bir çoaltmalı akım kaynaının tranzistorlarının (W/L) oranları ve V T eik gerilimleri arasında dengesizlik bulunduu varsayılsın. Bu durumda, aynı kutuplama gerilimi yardımıyla kutuplanan tranzistorların savak akımları. C I OX W D VGS VT L. C I OX W D VGS VT L olur. ID ID ID I I I W L D D D W L W L (.) (.3) (.4) W L W L W L
VT VT VT V V V T T T.9 eklinde ortalama ve fark büyüklükler tanımlansın. Bunların akım-gerilim baıntılarında yerlerine konması halinde, yüksek dereceden terimler ihmal edilirse, dengesizlikler nedeniyle akımın nominal deerinde ortaya çıkacak baıl hata W I D L VT (.5) I W D VGS VT L olur. Baıntıdan görülebilecei gibi, akım dengesizliinin iki bileeni bulunmaktadır. Bunlardan birincisi geometriye balıdır ve kutuplamadan baımsızdır. kinci bileen ise eik dengesizliinden kaynaklanmaktadır ve kutuplamaya balıdır, dier bir deyile V GS -V T azaldıkça artmaktadır..3. Kuvvetlendirici Yapıları Bu bölümde, NMOS ve CMOS aktif yüklü kuvvetlendirici yapıları ele alınacaktır. lk bata, sadece kanal oluturmalı NMOS yapılar incelenecek, daha sonra kanal oluturmalı ve kanal ayarlamalı tranzistorların birlikte kullanıldıkları yapılara yer verilecek, en sonda ise CMOS yapılara deinilecektir. Aktif yüklü savak çıkılı kuvvetlendirici yapısı gmb.vbs gm.vgs ro g Vi - s, d gm.vgs s, g, b ekil-.. Savak çıkılı kuvvetlendirici ve bu yapının edeer devresi. ro VO
.0 Aktif yüklü savak çıkılı bir kuvvetlendirici devresi ekil-. de gösterilmitir. Yine, yapının edeer devresi ekil üzerinde yer almaktadır. Devrenin gerilim kazancı edeer devre yardımıyla hesaplanabilir. Devre gövde etkisi de dikkate alınarak incelensin. Edeer devreden hareketle düümü için akım denklemi yazılır ve düzenlenirse g. v v ( g g / r / r ) m i o m m o o elde edilir./r o ve /r o terimlerinin g mb ve g m iletkenliklerinin yanında ihmal edilebilecekleri düünülürse gm KV (.6) g g m mb baıntısı bulunur. Daha önce gövde etkisi için verilen tanımlar kullanılırsa g. g mb b m olduundan, gerilim kazancı baıntısı gm KV g m eklini alır. b b b biçiminde yeni bir büyüklük tanımlanırsa, baıntı gm KV b g m (.7) (.8) (.9) biçiminde yazılabilir. Bu baıntılardaki b büyüklüü gövde etkisi katsayısı adını alır ve deeri daima den küçüktür; dier bir deyile b büyüklüü, kazancı azaltan bir faktör olarak kendini gösterir. Gövde etkisinin ihmal edilmesi, yani b = olması durumunda, devrenin gerilim kazancı W L KV ( / ) ( W / L) (.0) olur. Bu baıntıdan hareketle, MOS tranzistorlu kuvvetlendiricilerde kazancın neden düük deerli olduu izlenebilir. (W/L) oranlarını istenildii kadar büyük tutmak pratikte olanak dııdır. Bu oranın büyük tutulmaya çalıılması halinde
. parazitik kapasiteler sorun olmaya balarlar. Bunun yanısıra, kazancı 0 defa arttırmak üzere, (W/L) oranlarının 00 defa deitirilmesi gerekecei de açıktır. Bütün bumların yanısıra, gövde etkisi nedeniyle de kazancın biraz daha düük çıkacaı dikkate alınmak zorundadır. Aktif yüklü kaynak çıkılı kuvvetlendirici VDD d VI T g Vi gm.vgs gmb.vbs ro VO s, d VO VB T ro s, g, b ekil-.. Aktif yüklü kaynak çıkılı kuvvetlendirici ve bu yapının edeer devresi. Bipolar tekniindekine benzer biçimde, NMOS tranzistorlar kullanılarak emetör (kaynak) çıkılı kuvvetlendiriciler gerçekletirmek mümkündür. Bu ekilde gerçekletirilmi bir kuvvetlendirici yapısı ve buna ilikin edeer devre ekil-. de görülmektedir. Edeer devreden hareket edilirse, kuvvetlendiricinin gerilim kazancı için vo gm KV (.) v g i m r r b o o baıntısı elde edilir. Genelde, r o ve r o yeteri kadar büyük olduklarından, g mb / b teriminin yanında ihmal edilebilirler. Böylece, devrenin gerilim kazancı vo KV b (.) v ve çıkı direnci de r o olur. i g (.3) m
. Diyot balı kanal oluturmalı NMOS un yük olarak kullanılması ekil-.3. Diyot balı kanal oluturmalı NMOS yüklü savak çıkılı kuvvetlendirici ve gerilim geçi erisi. Savak çıkılı kuvvetlendirici yapısının özel bir hali olan bu yapı, ilk bata, kanal ayarlamalı yük ve elenik elemanın bulunmadıı zamanlarda, MOS dijital devrelerde kullanılmıtır. Yapı ekil-.3 de verilmitir. Giri geriliminin bir eik geriliminden daha az olması durumunda T kesime gider ve devreden akım akmaz. Giri geriliminin eik gerilimini aması halinde ise her iki tranzistor doymaya girer ve devre kuvvetlendirici olarak çalıır. Genel savak çıkılı kuvvetlendirici yapısında olduu gibi, bu yapıda da gerilim kazancı, gövde etkisinin ihmal edilmesi durumunda K V g g m m ( W / L) ( W / L) (.4) eklindedir. Pratik eleman geometrileri için bu baıntı, maksimum gerilim kazancını 0-0 deerleri arasında sınırlar. Bununla beraber, bu tür eviriciler geni bandlı, düük kazançlı ve lineerlii yüksek devre oluturmak açısından yarar salarlar.
.3 Diyot yüklü NMOS kuvvetlendiricinin frekans cevabı g m.v o g mb.v o C sb C gs r o V I R S C gd C gs V gm.v r o C db V O C L (a) R S V C gd V I C gs gm.v G Leq C Leq V O (b) ekil-.4. Diyot yüklü kuvvetlendiricinin küçük iaret edeer devresi. Diyot yüklü NMOS kuvvetlendiricinin frekans cevabı edeer devre yardımıyla incelenebilir. Edeer devre ekil-.4 de görülmektedir. Edeer devredeki büyüklükler G ( / r ) ( / r ) g g (.5) Leq o o m mb
.4 CLeq Cdb Cgs Csb CL (.6) eklinde tanımlanmılardır. Bu devre yardımıyla transfer fonksiyonu hesaplanırsa V G sc g O S ( gd m) KV ( s) (.7) VI ( sc G ). sc ( C ) G in S Leq gd Leq elde edilir. Bu baıntıdaki C in giri kapasitesi C C ( g / G ). C (.8) in gs m Leq gd baıntısıyla tanımlanmaktadır. Transfer fonksiyonunun sıfır ve kutupları aratırılırsa gm sz C gd (.9) GS sp (.30) C s p in GLeq C C Leq gd (.3) Genelde, C gd küçük deerlidir. s z >> s p ve C Leq edeer yük kapasitesi küçük olduundan, s p >> s p olur. Bu nedenle, j eksenine yakın olan s p baskın kutuptur. Frekans erisinin 3 db dütüü açısal frekans GS 3dB s p (.3) C in olur. Yüksek deerli alçak frekans kazancı elde edilebilmesi için (W/L) oranı küçük olmalıdır. W geniliinin minimum deeri prosesin geometrik rezolüsyonu ile sınırlı olduundan, T nin kanal boyunun uzun tutulması gerekir. Bu ise, C gs ve C Leq kapasitelerinin artmasına, dolayısıyla s p nin dümesine ve frekans erisinin bu kutup tarafından yararlı bölgede daha fazla etkilenmesine neden olur. Bu etki, pozitif gerilim dalgalanmasının biraz azalmasına razı olunarak iki yahut daha fazla parçalı yük tranzistoru kullanılarak giderilebilir. Böyle bir devre ekil-.5 de gösterilmitir. Belirli bir g m eimi için devrenin yükü tek bir yük elemanına göre yarı geçit alanına gereksinme göstermekte, böylece
.5 etkin yük kapasitesi C Leq azalmaktadır. Buna karılık, iki diyot seri balanarak yük oluturulduundan, alçak frekanslardaki kazanç önceki devreyle aynı olur. V DD T 3 T V O V I T ekil-.5. Parçalı yüklü kuvvetlendirici. Kaskod devre V DD V B T 3 T V I V d T V O ekil-.6a. Kaskod yüklü kuvvetlendirici. Aktif yüklü kuvvetlendiricilerde yük tranzistorları kendilerini süren kata önemli bir kapasitif yük oluturabilirler. C gs ve C gd kapasiteleri sorun yaratmaya balarlar, özellikle C gd kapasitesi Miller etkisi nedeniyle sorun çıkarır. Bu problem kaskod devre yardımıyla çözülebilir. Kaskod devre ekil-.6a da verilmitir. Kaskod yapıda, T tranzistorunun savak ucuna ortak geçitli olarak
.6 çalıan T tranzistoru balanmıtır. Devrenin gerilim kazancı edeer devre yardımıyla hesaplanabilir. Giriten ilk tranzistorun savak ucuna kadar olan kazanç vd v i g g m m b ( W / L) b ( W / L) ikinci tranzistorun kaynak ucundan savak ucuna kadar olan kazanç da vo gm b3 v g d m3 b baıntısıyla verilir. Buradan hareketle toplam kazanç hesaplanırsa v v o i g ( W / L) (.33) m b3 (.34) gm3 b ( W / L) 3 bulunur. Miller etkisi nedeniyle C gd kapasitesi v d /v i ile çarpılarak girie yansır. Bu etkiyi minimum düzeyde tutabilmek üzere, (W/L) = (W/L) seçilerek v d /v i = olması salanır. (W/L) 3 oranı küçük tutularak da istenilen kazanç deeri salanır. Kaskod devrenin frekans cevabı R S V V V O V I Cgs gm.v g - C gm.v gm3 - CLeq ekil-.6b Kaskod devrenin küçük iaret edeer devresi. Kaskod devrenin frekans cevabı edeer devre kullanılarak incelenebilir. Kaskod devrenin edeer devresi ekil-.6b de görülmektedir. Edeer devrede görülen büyüklükler
g g m.7 r o C C ( g / g ). C gs m m gd C C C C C gd db gs sb CLeq Cgd Cdb Csb3 Cgs3 CL (.35) eklindedir. Miller teoreminin uygulanmasıyla devrenin transfer fonksiyonu GSgm ( scgd gm ) KV ( s) (.36) ( sc G ).( sc g ).( sc g ) S Leq m3 olur. Bu transfer fonksiyonunun sıfır ve kutupları gm sz C s s s p p p3 gd (.37) GS (.38) C g (.39) C gm3 (.40) C Leq eklindedir. Pratikte karılaılan deerler ele alınırsa, s p << s z, s p,s p3 ve böylece s p baskın kutup olur. Buna göre, kazanç fonksiyonunun 3 db düme frekansı GS f 3dB (.4). C olur. Tipik olarak g m = g m olduundan, kaskod devrede C in giri kapasitesi C C C C (.4) in gs gd deerindedir. Böylece, 3 db frekansı da GS f 3dB.( C. C ) gs gd (.43) olur. (.8) ve (.30) baıntılarıyla karılatırılırsa, giri kapasitesinin küçülmesi nedeniyle band geniliinin artacaı kolayca görülebilir.
.8 Kanal ayarlamalı NMOS yüklü kuvvetlendiriciler NMOS teknolojisinde karılaılan en büyük sorun, yeterli derecede yüksek kazançların elde edilememesidir. Bu sorunun çözülmesi için bavurulan bir yol, kanal ayarlamalı NMOS tranzistorların yük tranzistoru olarak kullanılmasıdır. Modern NMOS prosesinin getirdii kanal ayarlamalı NMOS tranzistorlar bu sorunun çözümünü salamaktadır. V DD T V O V I T ekil-.7. NMOS kanal ayarlamalı yüklü kuvvetlendirici ve gerilim geçi erisi. V DD I gövde etkisi olmadan DOYMASIZ V - I gövde etkisiyle DOYMALI V DD ekil-.8.kanal ayarlamalı yük tranzistorunun I-V erisi. V Kanal ayarlamalı yüklü kuvvetlendirici devresi ekil-.7 de gösterilmitir. NMOS kanal ayarlamalı yük tranzistorunun I-V erisi ekil-.8 de verilmitir. Kanal oluturmalı doymalı yükten farklı olarak, yük tranzistoru, çıkı ucu V DD besleme gerilimine ulaana kadar akım akıtmaktadır. Ayrıca, yük direncinin doymada bulunduu bölgede oldukça büyük bir gerilim
.9 kazancı elde edilmektedir. Baka bir deyile, analog kuvvetlendirme açısından bakıldıında, her iki tranzistorun doymada bulunduu bölge önem kazanmaktadır. Edeer devre yardımıyla devrenin gerilim kazancı hesaplanırsa gm gm KV (.44) g g K V g g mb b m ( W / L) ( W / L) m mb b (.45) bulunur. Dier bir deyile, kazanç iki elemanın eimleri oranının l/ b ye bölünmesiyle hesaplanmaktadır. b nin 0. mertebesinde olduu düünülecek olursa, bu yapının kanal oluturmalı yapıya kıyasla daha yüksek kazanç salayacaı açıktır. MOS emetör balamalı kuvvetlendiriciler I D I D T T V I V I I SS -V SS ekil-.9. Kaynak balamalı kuvvetlendirici. Bipolar tranzistorlu yapılarda olduu kadar MOS tekniinde de önemli bir yapıtaı olan emetör yahut kaynak balamalı kat ekil-.9 da gösterilmitir. Bu devredeki tranzistorlara ilikin akım-gerilim baıntıları, tranzistorların çıkı dirençlerinin ve gövde etkisinin ihmal edilmesi halinde. COX W ID VGS VT L I D. COX W L V V GS T
.0 eklinde yazılabilir. Öte yandan giri fark gerilimi de V V V V V I I I GS GS olur. Bu baıntıların biraraya getirilmesiyle, devreye ilikin çıkı fark akımı hesaplanırsa W ISS ID. COX. VI ( VI ) (.46) L W. COX. L bulunur. Bu baıntı her iki tranzistorun da doymada kaldıkları varsayılarak elde edilmitir. Fark edilebilecei gibi, elde edilen baıntı V I ISS. COX W L (.47) artı altında geçerli olmaktadır. Eer V I ISS. COX W L (.48) ise, tranzistorlardan birinin iletkenlii dierine göre çok yüksektir, bu nedenle bütün akım iletkenlii yüksek olan tranzistordan geçer; dier bir deyile, I D = I SS olur. Bipolar emetör balamalı kuvvetlendirici yapısındakine benzer biçimde, kaynak balamalı çift de, giri geriliminin belirli bir deeri aması halinde, sınırlayıcı etkisi gösterir. Ancak, bipolar emetör balamalı kuvvetlendirici yapısından farklı olarak, kaynak balamalı yapıda bu sınırlama kutuplama akımına ve elemanın boyutlarına balıdır. Bu açıdan bakıldıında, yapı, bipolar tranzistorlarda emetöre seri direnç balanarak giri gerilimi deiim aralıının istenen deere getirilmesine benzer bir davranı gösterir. Çıkartılan baıntılardan, bir tranzistorun kesime sürülebilmesi için gerekli olan fark giri geriliminin, denge konumunda çalıan tranzistorlara ilikin V GS -V T deerinin () 0.5 katı olması gerekecei bulunabilir. Kutuplama akımını arttırarak, kanal boyunu arttırarak ve kanal geniliini azaltarak, her iki elemanın da aktif oldukları bölgenin sınırları geniletilebilir. lemsel kuvvetlendirici giri katlarında V GS -V T birkaç yüz
. milivolt mertebesinde tutulur. Böyle bir yapının farklı kutuplama durumları için elde edilecek geçi karakteristikleri ekil-.0 de görülmektedir. Analog uygulamalar için önem taıyan dier bir büyüklük de kaynak balamalı katın eimidir. Bu eim d ID Gm (.49) dv I V I 0 eklinde tanımlanmaktadır. I D için verilmi olan (.46) baıntısından türev alınırsa di dv D I W. COX. L ISS ( VI ) W. COX. L W VI. COX. L ISS ( VI ) W. COX. L (.50) bulunur. V I =0 olması, yani sükunet artı altında eim baıntısı G g g m m m ISS. COX W L (.5) eklini alır. Dier bir deyile, kaynak balamalı çiftin eimi, bipolar yapılardaki gibi, her bir tranzistorun sükunetteki eimine eittir. Ancak, bipolar yapılarda eim sadece kutuplama akımına balıdır ve eleman boyutlarından baımsızdır. MOS fark kuvvetlendiricilerinde ise eim hem kutuplama akımına hem de elemanın boyutlarına balı olmaktadır.
. I O azalan (V GS -V T ) VI=0 V I ekil-.0. MOS fark kuvvetlendiricisinin geçi karakteristii. V DD R L R L V OS - VO - T T I SS - -V SS ekil-.. MOS fark kuvvetlendiricisinde dengesizlik. Kaynak balamalı çiftin incelenmesi gereken dier bir özellii de giri dengesizlik gerilimidir. ncelemede basitlik salamak amacıyla devrede yük olarak R L dirençlerinin kullanıldıı varsayılsın (ekil-.). Giri dengesizlik gerilimine neden olan balıca etkenlerin yük dirençlerinin, tranzistorların W/L oranlarının ve eik gerilimlerinin deerleri arasındaki dengesizlikler olduu kabul edilirse, dengesizlik gerilimi V V V OS GS Gs. ID. ID VOS VT VT. C ( W / L). C ( W / L) OX OX (.5) biçiminde ifade edilebilir. Daha önce de yapıldıı gibi, fark ve ortalama büyüklükler tanımlanırsa
I I I D D D ID ID ID W W W L L L W L W L V V V W L T T T VT VT VT R R R L L L.3 (.53) RL RL RL elde edilir. V OS giri dengesizlik gerilimi, tanım olarak, eleman toleransları nedeniyle ortaya çıkacak fark çıkı gerilimini tam olarak sıfır yapan giri gerilimidir ve I D.R L = I D.R L artını gerktirmektedir. Bu art ve yukarıda tanımlanan büyüklükler V OS için elde edilen baıntıya götürülür ve yüksek dereceden terimler ihmal edilirse, giri dengesizlik gerilimi VGS V T R L W L VOS VT RL ( / ) (.54) ( W / L) baıntısıyla verilebilir. Bu baıntıda R L, V T, (W/L) iki eleman arasındaki fark bileenlerini, R L, V T ve (W/L) de ortalama deerleri gösterirler. Baıntıdan fark edilebilecei gibi, yük elemanları arasındaki bir dengesizlik veya W/L oranlarındaki bir dengesizlik gerilimi dorudan doruya V GS - V T ile çarpılmaktadır. V GS - V T büyüklüü tipik olarak birkaç yüz milivolt mertebesinde olur. Bipolar emetör balamalı çiftlerde aynı dengesizlik terimleri kt/q ile, yani çok daha küçük deerli bir çarpanla çarpılır. Bu nedenle, MOS kaynak balamalı çift bipolar emetör balamalı çifte göre, aynı orandaki geometrik dengesizlikler için daha yüksek bir giri dengesizlii gösterir.
.4 Doymalı kanal oluturmalı yüklü fark kuvvetlendiricisi Doymalı kanal oluturmalı yüklü fark kuvvetlendiricisi ekil-. de verilmitir. V DD T 3 T 4 V O V O V I T T V I I SS -V SS ekil-.. Doymalı kanal oluturmalı yüklü fark kuvvetlendiricisi. Küçük iaret edeer devresinden yararlanılırsa, devrenin fark gerilim kazancı gm Kd b 3 (.55) g m3 ortak iaret kazancı bb 3 KC. R. g S m3 (.56) ortak iareti zayıflatma oranı da K. d gm RS CMRR (.57) K C b olur. Fark iaret kazancını veren (.55) baıntısında g m ve g m3 büyüklükleri (W/L) oranları cinsinden yerlerine konursa K d b3 g g m m3 b3 ( W / L) ( W / L) 3 (.58) baıntısı elde edilir. Daha önce tek katlı doymalı kanal oluturmalı yüklü kuvvetlendirici için elde edilen sonuçlarla karılatırılırsa, bu baıntının önceki baıntı ile aynı olduu kolayca fark edilebilir.
.5 Kanal ayarlamalı yüklü fark kuvvetlendiricisi V DD T 3 V O V O V I T T V I I SS -V SS ekil-.3. Kanal ayarlamalı yüklü fark kuvvetlendirici. Fark kuvvetlendiricisi gerçekletirilirken, yük olarak kanal ayarlamalı tranzistorlardan yararlanmak da mümkündür. Böyle bir yapı ekil-.3 de görülmektedir. Devrenin simetrik olması, T -T ve T 3 -T 4 ün e geometriye sahip olmaları artı altında, K d fark iaret kazancı K d g g ( W / L) ( W / L) m mb b 3 (.59) olur. Tek katlı aktif yüklü kuvvetlendiricilerde olduu gibi, bu yapıda da aktif yük olarak kanal ayarlamalı tranzistor kullanılması, kanal oluturmalı doymalı yüklü kuvvetlendiriciye göre kazancın / b kadar daha yükselmesi sonucunu getirmektedir.
.6 Diferansiyelden tek uca dönütürücü V DD V T T 3 V ID V V O T T 4 -V SS ekil-.4. Diferansiyelden tek uca dönütürücü. Bir çok durumda fark kuvvetlendiricisinin iki çıkı ucu arasındaki simetrik gerilimin tek uca dönütürülmesi istenir. Bunun için kullanılan devre ekil-.4 de verilmitir. Bu devrenin fark iareti fazla bir kayba uratmadan tek uca çevirmesi gerekir. Yapı, aynı zamanda bir doru gerilim öteleme ilevini de yerine getirir. Devrenin ne ekilde çalıtıını inceleyelim. T tranzistorunun geçidine uygulanan v gerilimi bu tranzistorun kaynaında aynı fazda elde edildikten sonra T 4 tranzistorunun geçidine uygulanır. Baka bir deyile, T -T çifti kaynak çıkılı olarak çalıır. T 3 -T 4 çifti ise savak çıkılı kat olarak görev yapar ve v geriliminin fazını çevirerek bir kez daha kuvvetlendirir. Bundan baka T 3 - T 4 çifti kaynak çıkılı kat olarak çalıır ve v geriliminin çıkı düümüne yansımasını salar. Böylece, iki ayrı yoldan çıkı düümüne ulaan v ve v gerilimleri burada aynı yönde toplanarak çıkı gerilimini olutururlar. Devrenin gerilim kazancı vo gm. gm4 KV (.60) v g.( g g ) id m3 m m eklindedir. Bu baıntı çıkartılırken elemanların çıkı direnci sonsuz büyük olarak alınmı ve gövde etkisi ihmal edilmitir. Elemanların tümünün aynı geometriye sahip olmaları halinde kazanç / olur. Yüksek kazanç elde etmek üzere g m4 ün deerinin ve bunun için de T 4 ün boyutlarını arttırmak gerekir.
.7 NMOS çıkı katları NMOS tekniinde, elenik tranzistor bulunmaması nedeniyle, çıkı katı tasarımı oldukça sınırlanmıtır. Elemanın çalıması için gerekli olan büyük deerli geçit-kaynak gerilimi çıkı gerilimi dalgalanmasını sınırlamakta, bunun yanısıra, g m eiminin düük deerli olması, düük empedanslı çıkı elde edilmesini sınırlamaktadır. NMOS tasarımında en basit çıkı katı yapısı, daha önce ele alınmı ve ekil-. de verilmi olan kaynak çıkılı kuvvetlendiricidir. Bunun iki temel yetmezlii bulunur. Birincisi, çıkı direncinin /g m olmasıdır. Bu büyüklük sadece büyük sükunet akımlarında ve büyük W/L oranlarında büyüdüünden, düük deerli çıkı direnci elde edilmesi zordur. V DD V I T V O T ekil-.5. NMOS çıkı katı. kinci yetmezlik, bipolar emetör çıkılı katlarda da olduu gibi, içeriye doru akım akıtma yeteneinin sınırlı olmasıdır. Bu nedenle, yüksek deerli kapasitif yüklerin sürülmesi sırasında sorun çıkabilir. Temel devrenin özel bir biçimi, yük olarak diyot balamalı tranzistor kullanılmasıdır. Böyle bir yapı ekil-.5de verilmitir. Daha önce ele alınan yapıda gerekli olan ek kutuplama gerilimi, diyot balamalı NMOS kullanılarak ortadan kaldırılmıtır. Yine, basit kaynak çıkılı devre için yapılan analizlerden elde edilen sonuçlar, diyot balı NMOS tranzistor için gerekli düzeltmeler yapılmak kaydıyla bu devre için de geçerlidir. g m >> g o, g mb artı altında devrenin gerilim kazancı KV (.6) g / g m m
.8 olur. Kazancın bire yakın olabilmesi için >> g m /g m, dolayısıyla g m << g m olmalıdır; bu ise (W/L) << (W/L) olmasını, yani bu çıkı katı için kırmık üzerinde geni bir alanın harcanmasını zorunlu kılar. V DD V I T V O T ekil-.6. NMOS çıkı katında kanal ayarlamalı yük kullanılması. Yapının özelliklerinin iyiletirilmesi için bavurulacak dier bir yol, yük olarak kanal ayarlamalı NMOS tranzistor kullanmaktır. Böyle bir yapı ekil-.6 da görülmektedir. Yapının gerilim kazancı hesaplanırsa gm go go gmb KV (.6) gm g g g o o mb bulunur. g m >> g o g o g mb artı altında K V = kabul edilebilir. Söz konusu yapıda, büyük yüzey harcamaya gerek duyulmaksızın bu art salanabilir. Devrenin neden olacaı doru gerilim seviye ötelemesi ise (W/L) ve (W/L) oranları ile ayarlanabilir. Kaynak çıkılı katların yukarıda deinilen sakıncalarını gidermek üzere deiik düzenler gelitirilmitir. Negatif geribeslemeli bir çıkı katı yapısı ekil-.7 de verilmitir. Devrede yer alan tranzistorların savak-kaynak iletkenlikleri sıfır kabul edilirse, gerilim kazancı vo gm / gm KV (.63) v g / g i m4 m3
.9 ekil-.7 Negatif geribeslemeli NMOS çıkı katı. çıkı direnci de RO g g m3 m4 (.64) olur. (W/L) oranlarının uygun seçilmesiyle K V gerilim kazancı e yaklatırılabilir. Yine, T 3 ve T 4 tranzistorlarının W/L oranları büyük tutularak R O çıkı direnci küçültülebilir. Yüklenme nedeniyle V O çıkı geriliminde ortaya çıkacak düme, T ve T üzerinden T 3 tranzistorunun geçidine yansır. T 3 ün iletkenlii azalır ve çıkı gerilimi tekrar yükselir. Yapının çıkı gerilimi pozitif yönde V DD -V GS4 deerine kadar, negatif yönde de V SS V GS3 -V T deerine kadar deiebilir. Devrenin akım akıtma yetenei de önceki devrelere göre üstünlük göstermektedir. Çıkı akımı sadece çıkı tranzistorlarının boyutları ile sınırlıdır. Sistemin geometrisini tayin ederken tatmin edici bir kazanç, maksimum çıkı salınımı, güç tüketimi ve harcanan kırmık yüzeyi gibi faktörlerin tümünün dikkate alınması gerekir. CMOS kuvvetlendirici yapıları Günümüzde yaygın olarak kullanılan analog MOS tümdevre teknii CMOS (elenik MOS) teknolojisidir. Bu teknolojide elenik tranzistor bulunmakta, dolayısıyla, bipolar devrelerde olduu gibi, CMOS tekniinde de gerilim öteleyici katlara gerek bulunmamaktadır. Hem elenik tranzistorun
.30 bulunmasının saladıı yararlar, hem de yüksek kazanç salamaları nedeniyle, CMOS devreler birçok uygulama alanında NMOS devrelere tercih edilmektedir. CMOS evirici S V DD G T V I G D D T V O S ekil-.8. CMOS evirici ve evirici yapısının kesiti. En basit ekliyle bir CMOS evirici ekil-.8 de görülmektedir. Bu yapı, dijital devre tekniinden bilinen evirici yapısından baka bir ey deildir. Devreyi oluturan tranzistorların yapı kesiti de yine ekilde görülmektedir. Bir n kanallı tranzistor ile bir p kanallı tranzistor seri olarak savak uçlarından birbirlerine balanmılardır. V I giri gerilimi her iki tranzistorun geçit uçlarına birlikte uygulanır. Dijital devrelerdekinden farklı olarak yapı geçi bölgesinde, her iki tranzistor da doymada olacak ekilde çalıtırılır. Bu bölgede geçi erisinin eimi çok yüksektir ve bu nedenle yüksek kazanç deerleri elde edilebilir.
.3 Küçük iaret edeer devresi kullanılarak eviricinin kazancı hesaplanırsa go (.65) ro g o (.66) r o olmak üzere vo gm g KV v g g i m o o (.67) bulunur.bu baıntıda yer alan r o ve r o büyüklükleri T ve T tranzistorlarının kanal boyu modülasyonundan ileri gelen çıkı dirençleridir. CMOS yapının özellii nedeniyle gövde etkisi etkili olmaz. T V DD R S V O V I - T C L ekil-.9. R S içdirençli bir iaret kaynaı ile sürülen CMOS evirici ve bu eviricinin edeer devresi. CMOS eviricinin ekil-.9 daki gibi R S iç dirençli bir V I iaret üreteciyle sürüldüü varsayılsın. ekilde verilen edeer devre yardımıyla transfer fonksiyonu hesaplansın. G g g Leq o o C C C C Leq db db L
.3 gm g m Cin Cgs Cgs. Cgd Cgd (.68) GLeq olmak üzere V KV ( s) V O I GS sc ( gd Cgd ) ( gm gm) ( sc G ). sc ( C C ) G in S Leq gd gd Leq elde edilir. Sıfır ve kutuplar hesaplanırsa gm gm sz C C G sp C s p gd gd S in GLeq C C C Leq gd gd (.69) (.70) bulunur. Miller etkisi nedeniyle C in giri kapasitesinin deeri büyük, bu nedenle de s p baskın kutup olur. VDD T3 T VO Iref VI T ekil-.30. Aktif ( akım aynası )yüklü CMOS kuvvetlendirici ve edeer devresi. CMOS tekniinde çok sık kullanılan bir yapı da, bipolar tranzistorlu aktif yüklü kuvvetlendirici yapılarına benzeyen p kanallı akım kaynaı yüklü devredir. Bu devre ekil-.30 da geçi erisi ile birlikte gösterilmitir. Devre kanal ayarlamalı yüklü eviriciye göre üstünlük gösterir. Hemen hemen negatif besleme geriliminden pozitif besleme gerilimine kadar tüm çıkı gerilimi dalgalanma bölgesi için her iki tranzistor da doymada olur. Dolayısıyla CMOS evirici NMOS eviriciye göre daha iyi bir çıkı dalgalanma aralıı gösterir.
.33 Bunun yanısıra, kutuplama akımlarının ve eleman boyutlarının her iki eleman için uygun olarak seçilmeleri halinde, yapı her iki kaynaın birkaç yüz mv yakınına ulaılana kadar büyük gerilim kazancı salar. Edeer devre yardımıyla gerilim kazancı hesaplanırsa vo gm KV (.7) v g g i o o bulunur. Bu baıntıda g O ve g O büyüklükleri n kanallı ve p kanallı tranzistorların çıkı iletkenlikleridir. Elde edilen baıntı CMOS eviricinin gerilim kazancının birinci derecede eimin eviriciyi oluturan tranzistorların çıkı iletkenlikleri toplamına oranıyla belirlendiini göstermektedir. MOS ve bipolar teknolojileri arasındaki temel fark, aktif yüklü kuvvetlendiricinin açık devre gerilim kazancı g m /g o nun MOS tranzistorlar için bipolar tranzistorlara göre çok daha düük olmasıdır. Tipik olarak aynı geometri ve akım deerleri için bu oran 0 ila 40 arasındadır. Bu kazanç faktörü, CMOS kuvvetlendirici tasarımında önemli olduundan, açık devre kazancını sınırlayan faktörleri daha ayrıntılı incelemekte yarar vardır. Eim ve çıkı dirençleri fiziksel büyüklükler cinsinden yazılırsa r g o r o W. C L I (.7) m OX D. I N D (.73). I P D bulunur.buna göre, gerilim kazancı K g ( r / / r ) K V m o o V I D N olur. Baıntılardan fark edilebilecei gibi P W. C OX (.74) L. Eim I D, tranzistorların çıkı dirençleri ise /I D ile orantılıdır; bu nedenle, kazanç / I D ile orantılı olur.. Düük akımda yüksek kazanç elde edilir.
.34 ekil-.3. CMOS kuvvetlendiricide kazancın akıma baımlılıı. Elde edilen kazanç baıntısının geçerlilik sınırlarının aratırılması gerekir. (.74) baıntısı I D 0 için K V sonucunu verir. Gerçekte ise böyle deildir. Çıkartılan baıntı kuvvetli evirtim doyma bölgesi için geçerlidir. Düük akımlarda çalıma durumunda zayıf evirtim bölgesine girilir (Bkz: Bölüm-9). Bu bölgede g m I D ve r/i D olur; dier bir deyile eim ve çıkı direncinin savak akımına baımlılıı bipolar tranzistordaki gibidir, dolayısıyla K V gerilim kazancı akımdan baımsız olur. Kazancın akıma baımlılıı ekil-.3 de verilmitir. Verilen bir kutuplama akımı için W/L oranı deitirilerek kazanç arttırılabilir. CMOS fark kuvvetlendirici V DD T 3 T 4 V I - T T V O g o I SS -V SS ekil-.3. CMOS aktif yüklü fark kuvvetlendiricisi.
.35 Elenik tranzistorun bulunması, bipolar tranzistorlu aktif yüklü kuvvetlendirici benzeri bir yapıyı mümkün kılar. Yapı ekil-.3 de verilmitir. giri tranzistorlarının eimleri ve çıkı iletkenlikleri g mi ve g di, yük tranzistorlarının eimleri ve çıkı iletkenlikleri g ml ve g dl ile gösterilirse, devrenin fark, ortak iaret kazançları ile ortak iareti zayıflatma oranı, g mi, g ml >> g di ve g dl artı altında vo gmi Kd (.75) v g g K C i di dl go. gdi. g g g CMRR mi di g. g g. g O olarak elde edilir. di dl (.76) mi ml (.77) Pupul kazanç katları Asimetrik giri ve çıkılı, yüksek kazançlı kat gerçekletirmenin bir yolu, pupul kazanç katı gerçekletirmektir. Bu tür bir devre yapısı, ekil-.33 de verilmitir. Bu devrede n kanallı T ve p kanallı T tranzistorları kaynak izleyici olarak çalımaktadır; T 3 ve T 4 tranzistorları ise ortak geçitli kat ilevini yerine getirirler. Ortak geçitli katlar, T ve T üzerinden sürülmektedir. Ortak geçitli katların yükü olarak T 5 -T 6 ve T 7 -T 8 akım aynaları kullanılmıtır. Ortak geçitli katlar, V B gerilimlerinin deeri V V V B TN TP simetrik gerilimleriyle kutuplanmılardır. Bu kutuplama olacak biçimde seçilmi ve geçi distorsiyonu oluması önlenmitir. V I = 0 olması durumunda, dört giri elemanından da küçük bir sükunet akımı akar. V I > 0 ise I X akımı azalırken I Y akımı artar. V I < 0 ise I Y akımı azalırken I X akımı artar.
.36 T 7 I X T T 4 VB- T 8 V DD V O V I T T 3 I Y -VB RL I O T 5 T 6 -V SS ekil-.33. Pupul kazanç katı. Devrenin çıkı akımı IO IX IY (.78) olduuna göre, giri geriliminin alacaı deerlere balı olarak çıkı akımının da pozitif ve negatif deerler alacaı açıktır. Kuvvetlendiricideki tranzistorların eimleri e ise, toplam yapının eimi gm. gm3 Gm (.79) g g m m3 ve gerilim kazancı da KV Gm.( RL / / ro 6 / / ro 8 ) (.80) olur. Pupul kazanç katı AB sınıfı kuvvetlendirici olarak çalıır. Büyük genlikli giri iareti uygulandıında, çıkıtan akan akım devrenin kutuplama akımından çok yüksek olur. Bu tür bir yapı, özellikle, kapasitif yükleri sürmeye elverili olmaktadır. CMOS çıkı katları CMOS elemanlarla B veya AB sınıfı çıkı katları gerçekletirilebilir. Bu tür bir çıkı katı devresi ekil-.34 de geçi erisi ile birlikte verilmitir. Devre tümüyle bipolar tranzistorlarla gerçekletirilen devrenin karılııdır. T -T tranzistorları pupul çalıan çıkı katını, T 3 -T 4 ise bu katı süren sürücü katı oluturmaktadır.
.37 VO VTP VTN VA ekil-.34. CMOS çıkı katı ve geçi erisi. Geçi erisinden fark edilebilecei gibi, eik gerilimlerinin büyük olması nedeniyle devrenin geçi distorsiyonu da oldukça fazladır. Ayrıca g m eiminin düük olması da çıkı direncinin büyük olmasına neden olur. Yine, bipolar tranzistorlardakine benzer bir yol izleyerek, geçi distorsiyonunu azaltmak mümkündür. Bu yapı ekil-.35 de gösterilmitir. Burada T 5 ve T 6 tranzistorları diyot balamalı olarak devreye iki sürücü tranzistorun geçitleri arasına yerletirilmilerdir ve bipolar tranzistorlu devrelerde kullanılan diyotlara karı düerler. V DD V kut T 4 T 5 T V O T 6 T R L V I - T 3 -V SS ekil-.35.ab sınıfı CMOS çıkı katı. CMOS teknolojisi ile gerçekletirilen devreler, yapıları gerei bipolar tranzistorları da içerirler. ekil-.8 deki gibi p kuyulu bir yapıda, n tipi
.38 V I V DD T I O V O V kut T 4 T I O V DD V O V kut T R L V I T 3 T R L -V SS -V SS ekil-.36bipolar tranzistorlu çıkı katı ekil-.37. Bipolar tranzistorlu çıkı katının gerçekletirilmesi. gövde tranzistorun kolektörü, p tipi kuyu bölgesi tranzistorun bazını, kuyu bölgesi içindeki n tipi savak ve kaynak difüzyonları ise emetörü olutururlar. CMOS devrelerde hiç bir jonksiyonun iletim yönünde kutuplanmaması için gövde daima en yüksek potansiyelli noktaya balanır. Bu yüzden bipolar tranzistor sadece emetör çıkılı olarak kullanılabilir. Bipolar tranzistorun kullanıldıı bir çıkı katı yapısı ekil-.37 de verilmitir. Yapı A sınıfı kuvvetlendirici olarak çalıır. Bu devrenin sakıncası, çıkı gerilimi salınımlarının pozitif ve negatif yönde eit olmaması, iki yöndeki akım akıtabilme kapasitesinin farklı olması, negatif yöndeki salınımın T nin kutuplama gerilimi ve akımıyla sınırlanmasıdır..4. Referans gerilimi üreteçleri Elektronikte birçok uygulamada sıcaklıktan olabildiince baımsız referans gerilimlerine gereksinme duyulur. Referans gerilimi üretmek üzere çeitli yöntemlerden yararlanılabilir. Bu yöntemlerden V T eik gerilimi, V GS geçit-kaynak gerilimi farkı referansı MOS tekniine has bir yöntemdir. Bunun yanısıra, CMOS tekniinde bipolar tranzistorun bulunmasından da yararlanılarak, bipolar teknolojisinden bilinen kt/q referansı, V BE referansı ve band-aralıı (band-gap) referansı gibi gerilim referanslarının gerçekletirilmesi de mümkündür. Ayrıca, eikaltı çalımada akım-gerilim baıntısının üstel olmasından yararlanılarak (Bkz: Bölüm-9) band-aralıı referansı gerçekletirilmesi gibi MOS teknolojisine has baka yöntemler de bulunmaktadır.
.39 Eik referansı V DD T 3 T 4 T 5 I T I T R I O ekil-.38. Kendiliinden kutuplamalı eik referansı devresi. Kendiliinden kutuplamalı eik referansı devresi ekil-.38 de görülmektedir. Bu devrede T,T 3 ve T 4 tranzistorları geribesleme ile T tranzistorundan R direncindekine eit bir akım akmasını salarlar. Böylece devre V I. R V GS T. I. C.( W / L) OX (.8) çalıma noktasında çalıır. Bu baıntıda kanal boyu modülasyonu ihmal edilmitir. Eitlikteki ikinci terim T tranzistoruna ilikin V GS -V T farkını verir ve yeteri kadar büyük (W/L) oranları için yeteri kadar küçüktür. Bu terimin ihmal edilmesi halinde VT I (.8) R baıntısı elde edilir. Bu nedenle, devre, eik gerilimi referansı devresi olarak isimlendirilmektedir. Yapının kötü bir özellii, MOS tranzistorun V T eik geriliminin deerinin tam olarak kontrol edilememesi, tipik olarak 0.5V ile 0.8V arasında bulunmasıdır. Yine, bir MOS tranzistorun eik geriliminin sıcaklık katsayısı
.40 -mv/ o C mertebesindedir; difüzyonlu bir direncin sıcaklık katsayısı ise pozitiftir. Bu nedenle, çıkı akımı büyük deerli ve negatif bir sıcaklık katsayısı gösterir; bu da devrenin performansını kötületirir. V GS geçit-kaynak gerilimi farkı referansı V DD V ref _ R R - T T I -VSS ekil-.39. Geçit-kaynak gerilimi farkı referansı. Eik geriliminden referans gerilimi olarak yararlanmanın dier bir yolu, aynı tipten (NMOS veya PMOS) olan, ancak kanal katkı younlukları, dolayısıyla eik gerilimleri farklı iki elemandan yararlanmaktır. Bu ilkeye dayanan, dolayısıyla bir kanal oluturmalı ve bir de kanal ayarlamalı tranzistorun geçit-kaynak gerilimleri arasındaki farktan yararlanılarak gerçekletirilen referans gerilimi düzeni ekil-.39 da görülmektedir. T tranzistorunun geçidi ile toprak arasındaki gerilim farkı referans olarak alınırsa Vref VGSE VGSD (.83) elde edilir. E indisi kanal oluturmalı, D indisi de kanal ayarlamalı tranzistorları belirtmek için kullanılmıtır. Devrede görülen ilemsel kuvvetlendirici, negatif geribesleme ile T ve T tranzistorlarının aynı koullar altında çalımalarını salar. Referans geriliminin sıcaklıa baımlılıı incelenirse dvref d dt dt V V GSE GSD
.4 dv ref dt d dt V V TE TD di ke k I dd d E k dt k dt D D E E bulunur. D di dt (.84) Bu baıntıdaki terimlerin tek tek sıcaklıa baımlılıkları incelenebilir. kinci terimin sıcaklıa baımlılıa etkisi k E = k D yapılarak, yani E.(W/L) E = D.(W/L) D alınıp sıfıra eitlenerek ortadan kaldırılabilir. Birinci ve üçüncü terimlere ilikin deiimlerin ise zıt yönde oldukları fark edilebilir. Bu ise devrenin çıkı geriliminin sıcaklıa baımlılıının azalacaını göstermektedir. Eikaltı iletim karakteristii kullanılarak CMOS gerilim referansı elde edilmesi MOS tranzistor çok düük akımlarda çalıırken, geçit altındaki kanalda difüzyon akımı baskındır; yani eleman zayıf evirtimde yahut eikaltı çalıma bölgesinde çalıır. Akımın kanal geniliinde mil baına 0A den küçük kalması durumunda, klasik baıntılar geçersiz olur. Bu bölgede I D savak akımı geçit ve savak gerilimlerine üstel baımlılık gösterir. V DD T I I V - V V - - T ekil-.40. Eikaltı iletim karakteristii yardımıyla gerilim referansı üretilmesi.
.4 Zayıf evirtimde çalıan iki MOS tranzistor ekil-.40 da gösterildii gibi iki akım kaynaı ile kutuplansın. Tranzistorların üzerinde düen gerilimlerin farkı sıcaklıkla orantılı olur. V ve V >> kt/q artı altında, bu fark gerilimi nk. I W L.( / ) AX.ln q I.( W / L) (.85) olmak üzere V V V AX. T (.86) bulunur. Burada n prosese balı bir parametredir. Elde edilen gerilim pozitif sıcaklık katsayılıdır; sıcaklık katsayısı 500 ppm/ o C mertebesinde olur. Bu ilkeye dayanarak oluturulan band aralıı referansı benzeri bir referans gerilimi üretecinin yapısı ekil-.4 de görülmektedir. Devrede V geriliminin pozitif V BE - I I V ref - V DD V V - - I B T T I SS = I I -V SS ekil-.4. Eikaltı iletim karakteristiine dayanılarak gerçekletirilen gerilim referansı devresi. sıcaklık katsayısı, bipolar tranzistorun V BE geriliminin negatif sıcaklık katsayısını kompanze etmektedir. Bipolar tranzistor, CMOS yapıdaki taban npn tranzistoru ile gerçekletirilmitir. Devredeki akım kaynakları I I I I SS
.43 artı salanacak, yani akım seviyeleri eit olmayacak biçimde çalıtırılırlar. Böylece Vref VBE V V VBE AX. T (.87) olur. Baıntıdan fark edilebilecei gibi, oluturulan referans üreteci band aralıı referansına benzemektedir. Yapının çıkı geriliminin sıcaklık katsayısı, -55 o C T 00 o C aralıında 00ppm/ o C deerinden küçük tutulabilir. V T = kt/q referansı T T V DD V ref I I _ -V SS ekil-.4. Düey bipolar tranzistorlarla V T referansı gerçekletirilmesi. CMOS yapıda bulunan düey (taban) npn tranzistorların kullanılmasıyla gerçekletirilen bir kt/q referansı ekil-.4 de görülmektedir. Bu devredeki akım kaynakları ve ilemsel kuvvetlendirici CMOS yapılarla gerçekletirilmitir. Taban tranzistorlarının emetör kesit alanları A (T ) ve A (T ) ile gösterilsin. Bu kesit alanları arasındaki ilikinin A K. A (.88) olması halinde, devrenin çıkı gerilimi kt Vref..ln( K) (.89) q olur.
.44 V DD T 4 T T 3 T R V ref ekil-.43. Enine npn tranzistorlarla V T referansı gerçekletirilmesi. - CMOS yapıda bulunan enine npn tranzistorların kullanılmasıyla gerçekletirilen bir kt/q referansı ekil-.43 de verilmitir. p kuyulu bir CMOS yapıda, ekil-.8 den de fark edilebilecei gibi, kaynak (n), kuyu (p) ve savak (n) bölgeleri enine bir bipolar tranzistor oluturmaktadır. Bunlardan yararlanılarak kurulan kt/q referansı devresinde tranzistorların emetör kesit alanlarınına K. A3 ve PMOS tranzistorların (W/L) oranlarının e olması halinde, devrenin çıkı gerilimi için kt Vref..ln( K) (.90) q elde edilir. Kendiliinden kutuplamalı yapı olarak kurulan bu devrede, tüm kendiliinden kutuplamalı devrelerde olduu gibi, balatma problemi vardır ve devreye bir balatma devresinin eklenmesi gerekmektedir. ekilden fark edilebilecei gibi üstteki akım aynası nedeniyle tranzistorlardan akacak akımlar eit olmaya zorlanmaktadır. Bunun yanısıra, bipolar tranzistorların akımları arasında üstel bir baıntı bulunur. Bu iki karakteristiin iki ortak çözümü vardır. Bu çözümler ekil-.44 de gösterilmitir. ekilden fark edilebilecei gibi, Q ile gösterilen çözüm sıfır noktasında ortaya çıkmaktadır ve bu konum istenmeyen bir çalıma noktasıdır. P ile gösterilen çözüm ise devrenin gerçek çalıma noktası olmaktadır. Balatma devresi ile devrenin daima P noktasında çalıması salanır.
.45 I C3 P I C3 = I C Q ekil-.44. Kendiliinden kutuplamalı V T referansının çalıma noktası. I C V T = kt/q referansının zayıf evirtimde elde edilmesi V DD T 4 T T 3 R T V ref - ekil-.45. Zayıf evirtimde çalıan MOS tranzistorlarla V T referansı. Zayıf evirtimde çalıan MOS tranzistorların akım-gerilim karakteristiklerinin üstel olmasından yararlanılarak kt/q referansı devresi gerçekletirmek mümkündür. Bu ekilde çalıan bir referans gerilimi üreteci ekil-.45 de görülmektedir. Devrede yer alan T ve T 3 NMOS tranzistorları zayıf evirtimde (eikaltında), T ve T 4 PMOS tranzistorları ise kuvvetli evirtimde çalıtırılmaktadır. A = (W/L), A = (W/L), A 3 = (W/L) 3 ve A 4 = (W/L) 4 olmak üzere devrenin çıkı gerilimi hesaplanırsa
V ref kt. q.46 A A 4 ln VT A A. (.9) 3 elde edilir. Bu baıntıdaki V T büyüklüü, T -T 3 tranzistorlarının üzerlerinde düen gerilimler arasındaki dengesizlii göstermektedir. Fark edilebilecei gibi, V ref gerilimi R direncinden baımsızdır. Taban pnp tranzistorlar yardımıyla V T üreteci Taban npn tranzistorlarıyla kurulan kt/q referansı üretecinin benzeri, p tabanlı CMOS teknolojisindeki taban pnp tranzistorları yardımıyla da gerçekletirilebilir. Bu ekilde gerçekletirilen bir yapı, ekil-.46 da verilmitir. Yapı, kt/q referanslı akım kaynaı olarak çalıır. Yapıda bulunan T -T taban pnp tranzistorlarının emetör kesit alanları :n oranında seçilmitir. T 3, T 4, T 5 ve T 6 tranzistorları ile kurulan akım kaynaı, iki koldan akan akımları e olmaya T5 I I T6 T7 I VDD T3 T4 T T R n ekil-.46. Taban pnp tranzistorlarıyla V T üreteci gerçekletirilmesi. zorlar. Bu durumda tranzistorların baz-emetör gerilimleri arasındaki V BE farkı R direncinin üzerindeki gerilime eit olur. Böylece, elde edilecek akım kt I..ln( n) (.9) q. R baıntısıyla hesaplanabilir.
.47 V T ısıl geriliminin sıcaklık katsayısı pozitiftir. Yine, devrede yer alan difüzyonlu direnç de pozitif bir sıcaklık katsayısı gösterir. Devrenin çıkı akımının sıcaklık katsayısı hesaplanırsa dvt TCVT dr TC VT dt R RdT (.93) olmak üzere TCI TCVT TCR (.94) bulunur. Baıntıdan fark edilebilecei gibi, V T refaransı devrelerinde çıkı büyüklüünün sıcaklık katsayısı, iki pozitif büyüklüün farkı biçimindedir. Bu nedenle, V T referansı devrelerinde sıcaklık katsayısı düük deerli olur. Devrede T 3 ve T 4 tranzistorlarının V GS gerilimleri arasında oluacak bir dengesizlik, R direnci üzerindeki gerilim düümü 00mV lar mertebesinde olduundan, büyük çıkı akımı dengesizliine neden olabilir. Yine, tranzistorların V DS gerilimlerinin farklı olması nedeniyle, kanal boyu modülasyonu etkisi ortaya çıkar ve akımlar biririnden farklı olabilir. V GS dengesizliklerini azaltmak üzere, pratikte, büyük tranzistor geometrileri kullanılır. Kanal boyu modülasyonunun etkisinin azaltılması için de kaskod akım kaynaı veya Wilson akım kaynaı yapılarının kullanılması yoluna gidilir. yiletirilmi Wilson akım kaynaı kullanılarak gerçekletirilen bir yapı ekil-.47 de görülmektedir. T 5 T 6 T V DD T 7 T 8 T T 9 T 0 I O T 3 T 4 R T T n -V SS ekil-.47. Wilson akım kaynakları ile devrenin özelliklerinin iyiletirilmesi.
.48 V BE referansı T 4 T 3 T 5 V DD I I I O T T T 6 R -V SS ekil-.48. Taban pnp tranzistoruyla V BE referansı. p tipi tabandaki parazitik tranzistorlardan yararlanılarak gerçekletirilen bir V BE referansı devresi ekil-.48 de gösterilmitir. Devredeki T, T, T 3 ve T 4 tranzistorları ile yapıya geribesleme uygulanmaktadır. pnp tipi T bipolar tranzistor ile R direncinden akan akımlar, yapının zorlaması nedeniyle, birbirine eittir. Böylece, devreden hareketle kt. I I. R V BE. ln (.95) q IS yahut VBE I (.96) R yazılabilir. Bipolar tranzistorun V BE baz-emetör gerilimi oldukça iyi kontrol edilebilen bir parametredir; bu gerilim %5 hata ile belirlenebilmektedir. Bu tür bir yapının balıca sakıncası, V BE geriliminin negatif sıcaklık katsayısı nedeniyle ortaya çıkmaktadır. ekilde verilen devre için çıkı akımının sıcaklık katsayısı hesaplanırsa dvbe TCVBE (.97) VBE dt olmak üzere TCI TCVBE TCR (.98) elde edilir.
.49 Yapıda yer alan difüzyonlu direncin sıcaklık katsayısı pozitiftir. (.98) baıntısı uyarınca V BE geriliminin negatif sıcaklık katsayısı ile direncin pozitif sıcaklık katsayısı birbirine eklenecek biçimde biraraya gelmektedir. Bu nedenle, çıkı akımının sıcaklık katsayısının çok yüksek deerli ve negatif olacaı açıktır. Band-aralıı referansı CMOS tekniinde bulunan bipolar tranzistorlardan yararlanılarak bipolar tekniinden bilinen band-aralıı referansının bu teknikle gerçekletirilmesi mümkündür. Bilindii gibi, V BE geriliminin sıcaklık katsayısı negatif, kt/q ısıl geriliminin sıcaklık katsayısı ise pozitiftir. Bu iki zıt yönlü deiimin VO VBE KV. T (.99) eklinde bir gerilim oluturacak ekilde biraraya getirilmesi halinde, K nın uygun bir deerinde ve belirli bir T 0 çalıma sıcaklıında V O geriliminin sıcaklık katsayısı sıfır olur. Bu artın salandıı gerilim, Si malzemenin yasak enerji bandı gerilime eit olması nedeniyle, yapı band aralıı gerilimi referansı olarak isimlendirilmektedir. P tabanlı CMOS teknolojisindeki taban pnp tranzistorlarından yararlanılarak gerçekletirilen bir band aralıı referansı üreteci ekil-.49 da verilmitir. ekilden fark edilebilecei gibi, V BE ve kt/q nun uygun katsayılarla çarpılıp toplanmasıyla band aralıı referansı elde edilmektedir. Devrenin sıcaklık katsayısı, tasarımın yapıldıı T 0 sıcaklıında sıfır, bunun dıındaki sıcaklıklarda da çok düük deerli olur. x büyüklüü, çıkı geriliminin kt/q ya balı bileenini ayarlar. MOS yapılarda ilemsel kuvvetlendiricinin giri dengesizlii ve giri dengesizlik geriliminin sıcaklıkla sürüklenmesi yüksek olur ve bu çıkı gerilimini olumsuz yönde etkiler.
.50 T 4 V DD T 3 T 5 T 7 T 6 T 9 T 0 T 8 V O =V BE x.v T.ln(n) I O = V O R T T _ T R x.r T T 3 T 4 n n R -V SS ekil-.49. Taban pnp tranzistorlarıyla band aralıı referansı. Düey (taban) bipolar tranzistorlarıyla gerçekletirilen band aralıı referansı devresi V - T R T 4 T 6 V BE - V DD V ref R V - - T T 3 T 5 -V SS ekil-.50. Taban npn tranzistoruyla band aralıı referansı.
.5 CMOS yapıda bulunan taban tranzistorlarından yararlanılarak gerçekletirilen bir band aralıı referansı devresi ekil-.50 de verilmitir. Bu yapıda T -T 4 tranzistorları zayıf evirtimde (eikaltı bölgesi, bkz. Bölüm-9) çalıtırılmaktadır. Bu nedenle, R direncinin üzerindeki gerilim düümü kt. W/ L kt. A V ID. R.ln.ln V V q W L GS4 GS (.00) / 4 q A4 olur. R direncinin uçlarındaki V gerilimi W/ L 5 V I R W L I R A5 D5. D. A I D. R (.0) / eklinde yazılabilir. Buradan hareket edilir ve devreden yararlanılırsa, V ref gerilimi için A5 R V V V V A R R kt. A. A3 ref BE BE.ln (.0) q A4. A bulunur. Fark edilebilecei gibi, devre band aralıı referansı devresi olarak çalımaktadır. Enine bipolar tranzistorlarla gerçekletirilen band aralıı referansı devresi CMOS yapıda yer alan enine bipolar tranzistorlardan yararlanılarak da band aralıı referansı devresi gerçekletirilebilir. Bu tür bir yapı, ekil-.5 de görülmektedir. ekil-.5 deki yapıda A< alınmıtır; böylece I B << I R, dolayısıyla, I R akımının baz akımından etkilenmesi azaltılmı olur. R direncinin uçlarında kt VBE VBE VBE.ln( K) q (.03) gerilimi oluur. Devrenin V ref çıkı gerilimi hesaplanırsa kt R Vref VBE.ln( K) (.04) q R bulunur.