Sayısal Devre Tasarımı Laboratuvarı Dersi Grupları

Transkript

1 Sayısal Devre Tasarımı Laboratuvarı Dersi Grupları EEM 214 Grup 1 Perşembe 13:00-15:00 GEEM 214 Grup 2 Perşembe 15:00-17:00 EEM 214 Grup 3 Cuma 08:00-10: MUSTAFA TAYYİB ÖZKAYA EDA NUR AYDIN HÜSEYİN ENES ERTÜRK MURAT CAN SAYIN ABDULLAH KAZANCI BERKAY YAŞAR ANIL FURKAN SAKA CEM KIZILKAYA MUHAMMED AKAR AHMET MUHAMMED ŞAHAP ŞENGÜL DURAK YASİN BAŞER HAMZA TURGUD RAMAZAN CÜRE BEKİR KAVAS NURETTİN ARSLAN ERSİN KARALIOĞLU ONUR OKUR GÖKTUĞ HÜSEYİN UZUN BARIŞ SELÇUK KÜÇÜK ÖZGÜR ERİN İBRAHİM YETİŞ ÖMER OSMAN KORKMAZ ABDULKADİR ERBASAN FURKAN YILMAZ ENSAR BUDAK YASİN ADIGÜZEL MELİKE AKBAL ALİ İBRAHİM AZBAY MERVE İLİM ÇİLOĞULLARI BUSE IŞIK AHMET EMRE ÜSTÜN EFE CAN EKEN HAYRETTİN POLATER AHMET ALPEREN ÖZGÜR EGEMEN İÇEN İLKİM İLAYDA ÇETİN HASAN TURHAN SEMANUR ELMACIER OĞUZHAN KIRCA UTKU YAYLA CİHAT KOCAOĞLAN GAMZE ANKITCI UĞUR CAN TUNA ABDULLAH ÖZMEN KAYA SİNAN KARATAŞ ZÜBEYDE ÇIKLAÇEVİK KADİR ATEŞ YASİN KEPÇE BURAK KARADEMİR HARUN ÖZCAN NACİYE ÖZKURT ENSAR UYSAL MEHMET TALHA ULAŞOĞLU MUHAMMED EMİN DÜZENLİ YAKUP CAN CİLMELİ EMRE YILMAZ MUHAMMED ENES VURGUN MUSTAFA DİNÇ OKAN KAPLAN ZAFER YELALDI UĞUR TEKİN ÖZGÜR UYSAL BEYZA KOYUN MÜBERRA ZEYNEB YAZICI ALPER ŞENSES EMRE KARAMAN MELEK DİZKIRICI ÖZGE KIRDI SAMED CAN ÇALIŞKAN ALPEREN ÖKSÜZ MEHMET ERİZGİ MERVE SEFA YILDIZ CANSU IRK GÖKHAN İNCE CEREN ARI MELİH DÜZGÜN SERMED YILMAZ GAMZE AYDOĞAN OĞUZHAN YAZICI ALİ ŞAN AKARCA EEM 214 Grup 4 Cuma 10:00-12:00 GEEM 214 Grup 5 Cuma 14:00-16:00 GEEM 214 Grup 6 Cuma 16:00-18: MAHİNUR YILDIZ OZAN ULUDAĞ FURKAN ALİ GENÇ MELTEM ÇOPUR İREM UYAN ASLAN DOĞAN İREM KOÇ MURAT YAVUZ DEMİRKIR GÖKALP ATASOY İSMAİL EREN AKKUŞ YAREN KAR MEHMET EROL MAHMUT BAŞAR SEMA SİMGE GÜMÜŞ İSMAİL DURĞUT ABDÜSSAMED ELMACI AHMET GÜMÜŞ HİLAL ŞAHİN HATİCE KURU METİN SERT NAZMİ KORKUSUZ HÜSEYİN MERT DÜZGÜN EKREM AŞIKOĞLU ARZUNUR ORÇAN SEDEF YİĞİT KAAN DÖNDERİCİ DEMOKAN HACIOĞLU FERHAT DEMİR GİZEM BAYGELDİ ABDUL KADİR CANSIZ UFUKCAN DAYI CİHAN BERBER EMRAH ÖZDEN MAHMUT DEMİRCİ MUSTAFA FEYİZOĞLU KÜBRA CANBOLAT YOSEF LOUAY ABDULSALAM AL-KAHD BERKAY BAŞAK MUZAFFER MELİH ÖZBAŞ HUMAM JAMAL AHMED AHMED KÜBRA BEKET ESRANUR AYDIN ERTUĞRUL TEZCAN NURETTİN ŞAHİN İREM KÜÇÜKECE DOĞUKAN KOÇ BATUHAN BERK ABDULKERİM BOYRAZ MUSTAFA GÖKTUĞ TEPECİK CEREN GÜNEŞ GÜRKAN YOLCULAR HÜSEYİN BATUHAN İNCE ETEM ÇELİK NİSA EYLÜL AKBULUT MİRAY ALADAĞ FATİH EKŞİ ALİCAN BASUM NURULLAH EMLİKLİ UYGAR KARAKUŞ SEMİHA AYDIN VAHİT AYDIN ABDULKADİR AYDOĞAN AYHAN AK TARIK GİRAY BAYRAM EMRE ESEN ÖMER FARUK ÇAM MUHAMMET ALİ YETİŞ İREM KAFİL ŞAHESTE UZUN SERKAN ACAR MELİKE YILDIRIM SİNAN YÜKSEL SEFA CANAZ BERKAY EREN SUZAN ÖZÇELİK EREN BALCI HALİL İBRAHİM AKIN ATALAY YILDIRIM SERDAR DENİZ HÜSAMETTİN SONTAY

2 Teknoloji Fakültesi Elektrik-Elektronik Mühendisliği Bahar Yarıyılı EEM214/GEEM214 Sayısal Devre Tasarımı Laboratuvarı Deney 1 Kombinasyonel Devre Tasarımı Öğrenci Adı : Numarası : Deney Tarihi : Perşembe Grup 1, Cuma Grup 3,4,5,6 Sorumlu : Arş. Gör. Bilal ÖZAK Deneye gelmeden önce Hazırlık Çalışması soruları cevaplayınız. Hazırlık çalışması olmadan deneye girmeniz mümkün değildir. Hazırlık çalışmanız bir başka öğrenciyle birebir aynı (çıktı) olmamalıdır. Ön Bilgi Kombinezonal lojik devrelerin tasarımı problemin sözel ifadesiyle başlar devre şemasının oluşturulmasıyla veya Boolean fonksiyonun tamamlanmasıyla biter. Hazırlık Çalışması D I. Şekildeki gibi özel bir sistemde ABCD isimli 4 sensörden yanyana 2 si aktif (lojik 1) olduğunda çıkış Q aktif (lojik 1), aksi halde çıkış A Q C B pasif (lojik 0) olacaktır (yanyana 3 veya 4 tanesi 1 iken de çıkış 1 olacaktır). II. Mevcut giriş ve çıkış değişkenlerinin sayısı belirleyiniz a. Giriş=.bit b. Çıkış=.bit III. Giriş ve çıkış değişkenlerine harf sembolleri atayınız (zaten soruda verilmiş) a. Giriş sembolleri= b. Çıkış sembolleri=. VI. Giriş ve çıkış arasında ilişkileri tanımlayan doğruluk tablosunu yandaki alana oluşturunuz A B C D Q 1

3 I. Çıkış için basitleştirilmiş boole fonksiyonunu Karno haritası kullanarak elde ediniz. Q V. Tasarımınızı sadece a. 2 girişli VE (AND) kapısı (en fazla 4 adet kapı =1 entegre), b. 2 girişli VEYA (OR) kapısı (en fazla 4 adet kapı =1 entegre) İpucu: Laboratuvarda size sadece yukarıdaki entegreler verilecektir (entegre numaraları a.b şıkkında ). Bu 2 entegre ile devreyi çalıştırmanız gerekmektedir. Tasarladığınız devreyi benzetim programında kurunuz. Doğru çalışıp çalışmadığını test ediniz. Devre şemasının çıktısını alınız ve deneye getiriniz. Deneyde yanınızda getirdiğiniz devre şeması breadboard üzerine kurulacaktır. c. 74LS08 VE kapısının kullanım kılavuzunu deneye getiriniz. d. 74LS32 VEYA kapısının kullanım kılavuzunu deneye getiriniz. Laboratuvar çalışması Malzemeler 2 adet 74LS08 VE kapısı 1 adet sarı LED 4 adet 360Ω direnç 1 adet 74LS32 VEYA kapısı 4 adet kırmızı LED Yukarıda tasarladığınız devreyi laboratuvarda kurunuz. Giriş ve çıkışlar deney tahtası üzerinde MSB-LSB (A-D) sırasında olmalıdır. Boş bir çizgisiz A4 kağıdını gerekli hazırlık çalışması için kullanabilirsiniz.) Deney öncesi./40 Deney /40 Düzen../20 Toplam../100 2

4 Teknoloji Fakültesi Elektrik-Elektronik Mühendisliği Bahar Yarıyılı EEM214/GEEM214 Sayısal Devre Tasarımı Laboratuvarı Deney 2 Flip-Flop Birimleri Öğrenci Adı : Numarası : Deney Tarihi : Perşembe Grup 1, Cuma Grup 3,4,5,6 Sorumlu : Arş. Gör. Bilal ÖZAK Deneye gelmeden önce deney öncesi hazırlıklar soruları cevaplayınız. Deneyde grup çalışması yapılmış olsa bile aynı raporu getiren öğrenciler intihal kapsamında değerlendirilecektir. Ön Bilgi Devre çalıştığı sürece çıkış durumunu koruyan yapılara Flip-Flop (FF)denir. Flip-Floplar temel hafıza birimini oluştururlar. 1 bitlik bilgiyi saklayabilirler. Flip-Flop larda bu bilgiyi ve bu bilginin tümleyenini gösteren (kendisi ve değili) iki çıkışı bulunur (Q ve Q ). Bir Flip-Flop nin çıkışı dendiğinde bu çıkışın kendisidir (Q). Çıkışın değişmesi için girişin değişmesi ve tetiklemenin değişmesi gerekmektedir. Tetikleme değişmediği sürece çıkış konumunu korur. Flip-Flop larda tetikleme clock palse (CP) denilen kare dalga sinyal ile yapılır. Devrenin niteliğine göre kare dalganın yükselen kenarıyla ya da düşen kenarıyla tetikleme yapılabilir.nadir olarak clock palse in pozitif düşey veya negatif düşey durumuyla da tetikleme yapılabilmektedir. Bu durum devrede özel olarak belirtilir. SR FLİP-FLOP R (reset-sıfırlama) ve S (set-kurma, ayarlama, başlatma) adında iki girişi olan bu devrede temel olarak set konumunda çıkış bir, reset konumunda ise çıkış sıfır olur. Her iki giriş birden 0 olursa çıkış değişmez. Her iki konumun aktif olması durumunu (hem set yap hem reset yap konumu) ise yasak konumdur. Yasak konumda çıkışın ne olacağı bilinememektedir. Bu durum doğruluk tablosundan görülebilir. S R Q Q 0 0 Önceki konum Yasak konum 3

5 Tetiklemeli RS Flip-Flop da ise RS Flip-Flop a bir saat darbesi eklenir. Sürekli kare dalga sağlayan clock palse (saat) her iki girişe de VEDEĞİL kapılarıyla eklenmiştir. Tetiklemeli Flip-Flop larda bir çıkış durumu belirlenirken kendinden önceki durum da değerlendirmeye alınır. Devreden çıkış alınabilmesi için clock palse sinyalinin sıfır olmaması gerekmektedir. Clock palse 1 iken durum değişir (Flip-Flop lar duruma göre yükselen kenar veya düşen kenar tetiklemelidir), 0 iken durum önceki durumu korur. JK FLİP-FLOP SR Flip-Flop lardaki belirsiz durumu kaldırmak için tasarlanmıştır. J girişi SET, K girişi RESET gibi davranır. Yasak konum J=K=1 durumunda çıkış her tetiklemeyle bir önceki çıkışın tümleyeni (tersi) olur. Bu duruma toggle (değiştir) denir. J K clk Q Önceki konum toggle Q S R Q(t+1) Yasak Yasak Q J K Q(t+1) D (DATA) FLİP-FLOP SR Flip-Flop un girişlerinin senkronize olmuş Flip-Flop tur. Girişin biri diğerinin tümleyeni olarak tek girişe yönlendirilmiştir. Data Flip-Flop D girişindeki bilgiyi her tetiklemeyle birlikte Q çıkışına aktarır. D clk Q Q D Q(t+1) T (TOGGLE) FLİP-FLOP JK Flip-Flop un girişlerinin birleştirilmesiyle Toggle Flip-Flop oluşturulur. Bu Flip-Flop girişi 1 olduğu sürece tetikleme sinyali ile birlikte çıkışı değiştirir. Giriş 0 ise, çıkış clock palse uygulansa bile aynı olarak kalır. Q T Q(t+1)

6 Önhazırlık Çalışması a. Tetiklemesiz RS FF devresini VEDEĞİL kapılarını ile tasarlayınız. b. A şıkkındaki devreyi VEDEĞİL kapıları ile D tipi FF olarak yeniden tasarlayınız. c. JK FF devresini VEDEĞİL kapılarıyla tasarlayınız. d. T FF devresini VEDEĞİL kapılarıyla tasarlayınız. a, b, c, d şıkkında tasarımlarınızın benzetim programı görüntülerini, 74ls00 ve 74ls10 entegrelerin iç yapılarını ve doğruluk tablolarını (datasheet) çıktı alarak deneye getiriniz. Deney Gerekli Malzemeler 74LS00 x 1 adet 74LS10 x 1 adet LED x 4adet 360Ω x 2 adet Deneyin Yapılışı Ön hazırlık kısmındaki a,b,c, ve d adımlarını laboratuvarda board üzerine kurunuz. Değerlendirme Devre Çalıştı Yarım Çalıştı a. RS FF b. D FF c. JK FF d. T FF Çalışmadı Deney öncesi./40 Deney /40 Deney sonrası../20 Toplam../100 5

7 Teknoloji Fakültesi Elektrik-Elektronik Mühendisliği Bahar Yarıyılı EEM214/GEEM214 Sayısal Devre Tasarımı Laboratuvarı Deney 3 Asenkron Sayıcı Devreleri Öğrenci Adı : Numarası : Deney Tarihi : Perşembe Grup 1, Cuma Grup 3,4,5,6 Sorumlu : Ar. Gör. Ayşe AYDIN YURDUSEV Deneye gelmeden önce deney öncesi hazırlıklar soruları cevaplayınız. Deneyde grup çalışması yapılmış olsa bile aynı raporu getiren öğrenciler intihal kapsamında değerlendirilecektir. Hazırlık Çalışması a. 74LS73 negatif kenar tetiklemeli JK FF kullanarak asenkron yukarı sayıcı devresini benzetim programında tasarlayınız. b. 74LS73 negatif kenar tetiklemeli JK FF kullanarak asenkron aşağı sayıcı devresini benzetim programında tasarlayınız. c. 74LS73 negatif kenar tetiklemeli JK FF ve 74LS10 VEDEĞİL kapısını kullanarak MOD13 asenkron yukarı sayıcı devresini benzetim programında tasarlayınız. d. a, b ve c şıklarında yaptığınız devre şemalarını aşağıdaki sayfaya yapıştırarak çıktı alınız. e. b şıkkında yaptığınız devrenin ABCD çıkışlarına (A-en yüksek değerlikli bit MSB) logic analyzer bağlayınız. Logic analyser içerisindeki (sağ alt köşede) Trigger set ayarını 10Hz ve devrenin (1. FF) saat darbesi ayarını 10Hz yaparak devrenin dalga formunun çıktısını alınız. Deneyin yapılışı 74LS73 x 2adet LED x 4 adet Sinyal Kaynağı (Vp=5V, kare, 5 Hz) 74LS10 x 1 adet DC kaynak (±5V) a,b,c şıklarında belirtilen devrelerden birini deney tahtası üzerine kurunuz. İşlem basamakları i. Entegrelerin Vcc ve GND bağlantılarını yapınız. ii. J ve K uçlarını +5V a bağlayınız. iii. LED leri çıkışlara bağlayınız (MSB-LSB dikkat ediniz) iv. 1.FF saat darbesi ucunu belirleyiniz. v. Diğer FFlara saat darbesini ve temizleme uçlarını bağlayınız. 6

8 a. Asenkron Yukarı Sayıcı Devre Şeması b. Asenkron Aşağı Sayıcı Devre Şeması 7

9 c. Asenkron Yukarı MOD13 Sayıcı Devre Şeması e. Asenkron Aşağı Sayıcı Dalga Formu Deney Öncesi Deney Yapımı Düzen a. 10p a. 20p 10p TOPLAM b. 10p b. 10p c. 10p c. 20p e. 10p Sadece (bu belgedeki) Sayfaları zımbalayarak deney sonunda teslim ediniz. 8

10 Teknoloji Fakültesi Elektrik-Elektronik Mühendisliği Bahar Yarıyılı EEM214/GEEM214 Sayısal Devre Tasarımı Laboratuvarı Deney 4 Kaydırmalı Kaydediciler Öğrenci Adı : Numarası : Deney Tarihi : Perşembe Grup 1, Cuma Grup 3,4,5,6 Sorumlu : Ar. Gör. Ayşe AYDIN YURDUSEV Deneye gelmeden önce deney öncesi hazırlıklar soruları cevaplayınız. Deneyde grup çalışması yapılmış olsa bile aynı raporu getiren öğrenciler intihal kapsamında değerlendirilecektir. Deney Öncesi Hazırlıklar 74LS194 entegresi kullanarak 4 bitlik kaydedici devresini benzetim programına kurunuz. Devrenin şemasını aşağıdaki boşluğa yapıştırınız. Kurduğunuz devrede Clear ucunun ne olması gerektiğine datasheet ten bakınız!!. Aşağıdaki giriş değerleri için çıkışları ilgili tablolara doldurunuz. Clock (saat palsi) ucu 1Hz ve 5V luk kare dalga olmalıdır. 9

11 S0 1, S1 0, Right serial input 1, Left serial input 0, Parallel inputs (ABCD) Saat darbesi Saat darbesi 3. Saat darbesi 4. Saat darbesi 5. Saat darbesi Devre çalışırken right serial input 1 den 0 a S0 1, S1 0, Right serial input 0, Left serial input 0, Parallel inputs (ABCD) Saat darbesi Saat darbesi 3. Saat darbesi 4. Saat darbesi 5. Saat darbesi S0 0, S1 1, Right serial input 0, Left serial input 1, Parallel inputs (ABCD) Saat darbesi Saat darbesi 3. Saat darbesi 4. Saat darbesi 5. Saat darbesi Devre çalışırken left serial input 1 den 0 a S0 0, S1 1, Right serial input 0, Left serial input 0, Parallel inputs (ABCD) Saat darbesi Saat darbesi 3. Saat darbesi 4. Saat darbesi 5. Saat darbesi Aşağıdaki çıkışları almak için girişlerin ne olması gerektiğini bulunuz. 1. Saat darbesi 0000 S0 2. Saat darbesi 1100 S1 3. Saat darbesi 0110 Right serial input 4. Saat darbesi 0011 Left serial input 5. Saat darbesi 0001 Parallel inputs (ABCD) 6. Saat darbesi 0000 (cevapları H/L ya da 0/1 şeklinde yazınız) Deneyin Yapılışı 1 adet 74LS194 entegresi 4 adet LED Benzetimde kurduğunuz kaydedici devresini laboratuvarda kurunuz. Deney Öncesi Şema 20p Girdi/Çıktı 20p Deney Yapımı Devre 20p Sağa Kaydırma 15p Sola Kaydırma 15p Düzen 10p TOPLAM 10

12 Teknoloji Fakültesi Elektrik-Elektronik Mühendisliği Bahar Yarıyılı EEM214/GEEM214 Sayısal Devre Tasarımı Laboratuvarı Deney 5 Senkron Sayıcı Tasarımı Öğrenci Adı : Numarası : Deney Tarihi : Perşembe Grup 1, Cuma Grup 3,4,5,6 Sorumlu : Ar. Gör. İsmail ÖZTÜRK Deneye gelmeden önce deney öncesi hazırlıklar soruları cevaplayınız. Deneyde grup çalışması yapılmış olsa bile aynı raporu getiren öğrenciler intihal kapsamında değerlendirilecektir. Ön Bilgi Durum diyagramları ardaşıl devrelerde girişler, çıkışlar ve durumlar arası bağlantıyı gösteren şemalardır. Örnek: giriş/çıkış giriş/çıkış Durum2 Durum 1 giriş/çıkış giriş/çıkış Durum3 Meally Modeli giriş/çıkış Şekildeki 3 durumlu devrenin doğruluk tablosu çıkarılır. Her bir durum kendinden önceki duruma ve giriş değerine bağlıdır. Çıkış değeri de o anki duruma ve girişe bağlıdır (Meally Modeli. Not: Moore Modelinde çıkış sadece o anki duruma bağlıdır). 11

13 Durum Diyagramı Durum tablosu: 1/0 00 0/1 0/0 1/0 1/ /1 Şimdiki Durum Giriş Sonraki Durum Çıkış Q1 Q2 X Q1 Q2 Y Böyle bir tabloyu gerçekleştirmek için kullanılan FF türünün uyarım tablosuna göre her bir durum ve çıkış için giriş fonksiyonları bulunur. Örneğin D tipi FF ile sistem gerçeklenmek isteniyor. Devrede 2 durum olduğu için (Q1 ve Q2) 2 adet FF kullanılır. Tüm durumlar ve çıkış için girişler bulunur. D tipi FF uyarım tablosu Q(t) Q(t+1) D FF Q X X Q X X Q1(t+1) =Q2 Q2(t+1) =Q2 +Q1.X +Q1.X Y = Q1.X +X. Q2 Y X X 12

14 Devre Şeması Çizilir Deney Deneyde (3 bitlik binary olarak) sayılarını sayan 7 den sonra tekrar 2 ye dönerek yeniden saymaya başlayan devreyi T FF kullanarak tasarlayınız. Sayıcı devrelerinde, dışarıdan müdahale yoksa, giriş ve çıkış bulunmaz. Çıkış olarak her durumun çıkışı kullanılır. Yukarıdaki sayıcı devresinde de giriş ve çıkış yoktur. Sadece şimdiki durum/sonraki durum bilgileri vardır. i) Devrenin durum diyagramını çiziniz. 13

15 ii) Durum Tablosunu doldurunuz Şimdiki Durum Sonraki Durum T FF uyarım girişi Q1 Q2 Q3 Q1 Q2 Q3 T1 T2 T3 iii) Her bir T FF için basitleştirilmiş boole fonksiyonu elde ediniz. Tabloda olmayan girişler için, ilgili hücreyi önemsiz (X) olarak işaretliyiniz. T T T

16 iv) Deney için T FF, VE, VEYA kapılarının tümdevre şemaların yanınızda getiriniz. v) Senkron sayıcı devresini laboratuvarda kurunuz. Deney Öncesi Deney Yapımı i. 10p Çalışması 30p ii. 10p Düzen 10p TOPLAM iii. 10p Deney Düzeni iv. 10p 10p 15

17 Deney 6 Duyurulacaktır 16