BLM 221 MANTIK DEVRELERİ
|
|
|
- Belgin Kubilay
- 9 yıl önce
- İzleme sayısı:
Transkript
1 9. HAFTA BLM 221 MANTIK DEVRELERİ Prof Dr Mehmet AKBABA
2 Temel Kavramlar FLIP FLOPS S-R: Set-Reset Latch (Tutucu) Tetiklemeli D Latch (Tutucu) Kenar Tetiklemeli D Flip-Flop S-R (Set-Reset) Flip-Flop J-K FLIP-FLOP T (Toggle) Flip-Flop İLAVE GİRİŞ UÇLU Flip-Flop lar 2
3 FLIP FLOPLAR Geri besleme (feadback) (a) Geri beslemeli inverter (NOT kapısı) (b) İnverterin (NOT Gate) çıkışındaki salınımlar (osilasyonlar) 3
4 FLIP FLOPLAR 4
5 FLIP FLOPLAR S-R: Set-Reset Latch 5
6 FLIP FLOPLAR S-R Latch 6
7 FLIP FLOPLAR S-R Latch in zamanlama diyagrami 7
8 FLIP FLOPLAR P=S Q Q + Q + =R P =R (S Q ) =R (S+Q)=R S+R Q Q + : Bir sonraki durum (çıkış) S ve R=şu anki girişler Q= şu anki çıkış 8
9 FLIP FLOPLAR S R Q Q Belirsiz Belirsiz Doğruluk Tablosu 9
10 FLIP FLOPLAR Q + =R S+R Q S R Q Q AYNI SİL KUR YASAK DURUM S: SET R: RESET Q SR X 1 Q X 1 Q + =S+R Q (1) Bağıntı (1) Karakteristik denklem veya bir sonraki durum denklemi 10
11 FLIP FLOPLAR Q(t + e)=q + =S+R Q BİR SONRAKİ DURUM 11
12 FLIP FLOPLAR (inputs not allowed: geçerli olmayan girişler NAND KAPISI ILE S-R LATCH (TUTUCU) 12
13 Tetiklemeli D Latch (tutucu) 13
14 Tetiklemeli D Latch (tutucu) Tetiklenmiş (gated) D Latch (tutucu) 14
15 Tetiklemeli D Latch (tutucu) GDQ Q Tetiklenmiş (gated) Latch in (tutucunun) simgesi ve doğruluk tablosu 15
16 Tetiklemeli D Latch (tutucu) Karno haritasından bir sonraki durum bağıntısının elde edilmesi 16
17 FLIP-FLOP (F-F) LAR Latch lerin saat işareti (saat sinyali, saat vuruşları veya saat darbeleri) ile senkronize edilerek tasarlanmsı ile FLİP-FLOP (F-F) lar elde edilir. Saat işaretleri aşağıda görüldüğü gibi peryodik kare dalgalardan oluşur. F-F lar saat işaretlerinin ya düşen kenarlarında veya yükselen kenarlarında tetiklenir ve çıkışlarındakı durumu girişin durumuna göre değiştirirler. Girişin diğer zamanlardaki değişimlerinden etkilenmezler. 17
18 Kenar Tetiklemeli D Flip-Flop Raising edge trigger: yükselen kenar tetiklemeli Falling edge trigger : düşen kenar tetiklemeli DQ Q (c) truth table Q + = D 18
19 Kenar Tetiklemeli D Flip-Flop DQ Q Q + =D 19
20 Kenar Tetiklemeli D Flip-Flop D Flip Flopun UYARMA (EXCITATION) TABLOSU D FF (Durum Geçiş Tablosu) DOĞRULUK TABLOSU Uyarma Tablosu 1 Q + =D 20
21 Kenar Tetiklemeli D Flip-Flop Örnek zamanlama (Timing) diyagramı: Düşen kenar tetiklemeli (falling edge triggered) D F-F 21
22 Kenar Tetiklemeli D Flip-Flop (a) D Flip-Flop un iki tane tetiklenmiş D latch ile tasarlanması CLK veya clk (clock): Saat işareti (b) Yukarıdaki şeklin zamanlama diyagramı 22
23 S-R (Set-Reset) Flip-Flop Operation summary: S = R = 0 değişme yok (hold Q + =Q) S = 1, R = 0 Kur (Q + ) (1 yap)(aktif saat kenarı) S = 0, R = 1 Sil (Q + ) (0 yap) (aktif saat kenarı) S = R = 1 geçerli değil 23
24 S-R (Set-Reset) Flip-Flop HOLD: Değişme Yok SET: KUR (0 dan 1 e kur veya 1 ise 1 de bırak) RESET: Sil (1 den sıfıra çevir veya 0 ise 0 da bırak) TOGGLE: 0 ise 1 yap, 1 ise 0 yap (tümleyenini al) NOT ALLOWED: Geçersiz, kabul edilmez, olmaz, izin verilmz 24
25 S-R (Set-Reset) Flip-Flop 25
26 S-R (Set-Reset) Flip-Flop S-R FF un zamanlama diyagramı örneği 26
27 S-R (Set-Reset) Flip-Flop R-S (veya S-R ) FLIP-FLOP DURUM GEÇİŞ TABLOSU Q S RQ KAREKTERISTIK DENKLEM 27
28 S-R (Set-Reset) Flip-Flop S-R Flip-Flop un iki tane S-R Latch ile tasarlanması ve zamanlama diyagramı 28
29 J-K FLIP-FLOP Q + = JQ' + K'Q Doğruluk Tablosunu Karno haritasına taşırsak yukarıdaki karekteristik denlemi buluruz. JKQ Q (b) 29
30 Özet (J-K FF): J-K FLIP-FLOP J=0, K=0 : (hold) değişme yok ( Q+=Q) J=0, K=1 : Q+=0 sil (RESET) J=1, K=0 : Q+=1 kur (SET) J=1, K=1 : Toggle (tümleyenini al) Hold: Değişme Yok Set: KUR (0 dan 1 e kur veya 1 ise 1 de bırak) Reset: Sil (1 den sıfıra çevir veya 0 ise 0 da bırak) Toggle: 0 ise 1 yap, 1 ise 0 yap (tümleyenini al) 30
31 J-K FLIP-FLOP Doğruluk Tablosu Uyarma Tablosu (Excitation Table) Hold Reset Set Toggle Q JQ KQ Characteristic Equation (Karekteristik Denklem) 31
32 J-K FLIP-FLOP J-K Flip-Flop zamanlama diyagramı (yükselen kenar değişmeli) 32
33 ÖRNEK ZAMANLAMA DİYAGRAMI; ÇIKAN SAAT KENARLI J-K FLIP-FLOP 33
34 DÜŞEN SAAT KENARLI J-K FLIP-FLOP 34
35 J-K FLIP-FLOP Master-Slave (ANA-UYDU) J-K Flip-Flop (YÜKSELEN KENAR TETİKLEMELİ 35
36 T (Toggle) Flip-Flop Simgesi (b) TQ Q + Q + = T'Q + TQ' = Q T Doğruluk tablosu Karekteristik Denklemi 36
37 T (Toggle) Flip-Flop Truth Table (doğruluk tablosu Excitation Table (uyarma Tablosu) Q TQ TQ T Q Characteristic Equation (Karekteristik Denklem) 37
38 T (Toggle) Flip-Flop Düşen kenar Tetiklemeli T Flip-Flop un zamanlama diyagramı) 38
39 T (Toggle) Flip-Flop a)j-k Flip-Flopun T Flip-Flop a çevrilmesi b) D Flip-Flopun T Flip-Flop a çevrilmesi 39
40 İLAVE GİRİŞ UÇLU Flip-Flop lar PreN: Öncelikli Kur ClrN: Öncelikli Sil CK D PreN ClrN Q + x x 0 0 (not allowed) x x x x ,1, x 1 1 Q (no change) 40
41 İLAVE GİRİŞ UÇLU Flip-Flop lar Asenkron Clear and Preset girişli D Flip-Flopl un zamanlama diyagramı 41
42 SAAT Tetiklemeli D Flip-Flop 42
43 SAAT Tetiklemeli D Flip-Flop 43
44 Logic symbol for a J-K flip-flop with active-low preset and clear inputs 44
45 BÜTÜN FLİP-FLOPLARIN UYARMA (EXCİTATİON) TABLOSU 45
46 Kaynakça 1. Hüseyin EKİZ, Mantık Devreleri, Değişim Yayınları, 4. Baskı, Prof. M. Akbaba Mantık Devreleri Notları 3.Thomas L. Floyd, Digital Fundamentals, Prentice-Hall Inc. New Jersey, M. Morris Mano, Michael D. Ciletti, Digital Design, Prentice-Hall, Inc.,New Jersey, Mantık Devreleri Notları. Prof. Dr. M. Akbaba 46
47 Teşekkür Ederim Sağlıklı ve mutlu bir hafta geçirmeniz temennisiyle, iyi çalışmalar dilerim 47
18. FLİP FLOP LAR (FLIP FLOPS)
18. FLİP FLOP LAR (FLIP FLOPS) Flip Flop lar iki kararlı elektriksel duruma sahip olan elektronik devrelerdir. Devrenin girişlerine uygulanan işarete göre çıkış bir kararlı durumdan diğer (ikinci) kararlı
BLM 221 MANTIK DEVRELERİ
8. HAFTA BLM 221 MANTIK DEVRELERİ Prof Dr Mehmet AKBABA [email protected] Temel Kavramlar MULTIPLEXERS (VERİ SEÇİCİLER), ÜÇ DURUMLU BUFFERS, DECODERS (KOD ÇÖZÜCÜLER) BELLEK ELEMANLARI 2 8.2.
ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ SAYISAL DEVRE TASARIMI LABORATUVARI DENEY RAPORU. Deney No: 3 FF Devreleri
TEKNOLOJİ FAKÜLTESİ ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ SAYISAL DEVRE TASARIMI LABORATUVARI DENEY RAPORU Deney No: 3 FF Devreleri Yrd. Doç Dr. Ünal KURT Yrd. Doç. Dr. Hatice VURAL Arş. Gör. Ayşe AYDIN YURDUSEV
BLM 221 MANTIK DEVRELERİ
12. HAFTA BLM 221 MANTIK DEVRELERİ Prof Dr Mehmet AKBABA [email protected] Temel Kavramlar REGİSTERS (KAYDEDİCİLER) Akümülatör (Accumulator-ACC) lü Paralel Toplayıcı Shift Register (Kayma Registeri)
DENEY 5 RS FLİP-FLOP DENEYLERİ
Adı Soyadı: No: Grup: DENEY 5 RS FLİP-FLOP DENEYLERİ ÖN BİLGİ : Sayısal bilgiyi ( "0" veya "1" ) depolamada ve işlemede kullanılan temel devrelerden biri de F-F lardır. Genel olarak dört tipi vardır: 1-
Bir devrede bellek elemanı olarak kullanılmak üzere latch leri inceledik.
Flip-Flop lar Bir devrede bellek elemanı olarak kullanılmak üzere latch leri inceledik. Latch ler bazı problemlere sahiptir: Latch i ne zaman enable yapacağımızı bilmeliyiz. Latch i çabucak devredışı bırakabilmeliyiz
Y.Doç.Dr.Tuncay UZUN 6. Ardışıl Lojik Devreler 2. Kombinezonsal devre. Bellek. Bellek nedir? Bir bellek şu üç önemli özelliği sağlamalıdır:
6.ARDIŞIL LOJĐK DEVRELER 6.1.Ardışıl Lojik Devre Temelleri SR Tutucu Flip-Flop(FF) Saat, Kenar tetikleme D FF, JK FF, T FF 6.2.Ardışıl Devrelerin Analizi Moore modeli: Çıkışlar= f(şimdiki durum) Mealy
DERS NOTLARI. Yard. Doç. Dr. Namık AKÇAY İstanbul Üniversitesi Fen Fakültesi
DERS NOTLARI Yard. Doç. Dr. Namık AKÇAY İstanbul Üniversitesi Fen Fakültesi DERS-8 11.05.2016 MULTİVİBRATÖR VE FLİP FLOPLAR Giriş Kare veya dikdörtgen sinyal üreten elektronik devreler Multivibratör olarak
Deney 2: Flip-Floplar
Deney 2: Flip-Floplar Bu deneyde, çeşitli flip-flop devreleri kurulacak ve incelenecektir. Kullanılan Elemanlar 1 x 74HC00 (NAND kapısı) 1 x 74HC73 (JK flip-flop) 1 x 74HC74 (D flip-flop) 4 x 4,7 kohm
Bir devrede bellek elemanı olarak kullanılmak üzere tutucuları inceledik.
Flip-Flop Bir devrede bellek elemanı olarak kullanılmak üzere tutucuları inceledik. Tutucular bazı problemlere sahiptir: Tutucuyu ne zaman enable yapacağımızı bilmeliyiz. Tutucuyu çabucak devredışı bırakabilmeliyiz
BLM 221 MANTIK DEVRELERİ
6. HAFTA BLM 221 MANTIK DEVRELERİ Prof Dr Mehmet AKBABA [email protected] Temel Kavramlar KARNO HARITALARI İki ve Üç değişkenli Karno Haritaları Dört değişkenli Karno Haritaları Beş değişkenli
DENEY 6: FLİP-FLOP (BELLEK) DEVRESİ UYGULAMALARI
DENEY 6: FLİP-FLOP (BELLEK) DEVRESİ UYGULAMALARI Deneyin Amaçları Flip-floplara aģina olmak. DeğiĢik tipte Flip-Flop devrelerin gerçekleģtirilmesi ve tetikleme biçimlerini kavramak. ArdıĢık mantık devrelerinin
SAYISAL ELEKTRONİK. Ege Üniversitesi Ege MYO Mekatronik Programı
SAYISAL ELEKTRONİK Ege Üniversitesi Ege MYO Mekatronik Programı BÖLÜM 6 Tutucular, Flip-Floplar ve Zamanlayıcılar Tutucular (Latches) Tutucu iki kararlı (bistable state) durumu olan en temel sayısal depolama
Deney 3: Asenkron Sayıcılar
Deney 3: Asenkron Sayıcılar Sayıcılar hakkında genel bilgi sahibi olunması, asenkron sayıcıların kurulması ve incelenmesi Kullanılan Elemanlar 1xLM555 Entegresi, 1x10 kohm direnç, 1x100 kohm direnç, 1x10
BÖLÜM 8 MANDAL(LATCH) VE FLİP-FLOPLAR SAYISAL ELEKTRONİK. Bu bölümde aşağıdaki konular anlatılacaktır
AYIAL ELETONİ BÖLÜM 8 MANAL(LATCH) VE FLİP-FLOPLA Bu bölümde aşağıdaki konular anlatılacaktır Mandallar(Latches),- Mandalı, Mandalı ontak sıçramasının mandallar yardımı ile engellenmesi Flip-Floplar,-
ELK2016 SAYISAL TASARIM DERSİ LABORATUVARI DENEY NO: 4 DENEYİN ADI: JK, RS, T VE D TİPİ FLİP-FLOPLARIN İNCELENMESİ
ELK2016 SAYISAL TASARIM DERSİ LABORATUVARI DENEY NO: 4 DENEYİN ADI: JK, RS, T VE D TİPİ FLİP-FLOPLARIN İNCELENMESİ Açıklamalar: Bu deneyde JK, RS, T ve D tipi flip-flop (FF) lar incelenecektir. Deney içerisinde
T.C. KOCAELİ ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLİŞİM SİSTEMLERİ MÜHENDİSLİĞİ
T.C. KOCAELİ ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLİŞİM SİSTEMLERİ MÜHENDİSLİĞİ 1 7. HAFTA Flip-Floplar RS Flip Flop, Tetiklemeli RS Flip Flop, JK Flip Flop, D Tipi Flip Flop, T Tipi Flip Flop Tetikleme
Bölüm 7 Ardışıl Lojik Devreler
Bölüm 7 Ardışıl Lojik Devreler DENEY 7- Flip-Floplar DENEYİN AMACI. Kombinasyonel ve ardışıl lojik devreler arasındaki farkları ve çeşitli bellek birimi uygulamalarını anlamak. 2. Çeşitli flip-flop türlerinin
Bölüm 4 Ardışıl Lojik Devre Deneyleri
Bölüm 4 Ardışıl Lojik Devre Deneyleri DENEY 4-1 Flip-Floplar DENEYİN AMACI 1. Kombinasyonel ve ardışıl lojik devreler arasındaki farkları ve çeşitli bellek birimi uygulamalarını anlamak. 2. Çeşitli flip-flop
Deney 6: Ring (Halka) ve Johnson Sayıcılar
Deney 6: Ring (Halka) ve Johnson Sayıcılar Kullanılan Elemanlar xlm Entegresi, x0 kohm direnç, x00 kohm direnç, x0 µf elektrolitik kondansatör, x00 nf kondansatör, x 7HC7 (D flip-flop), x 0 ohm, x Led
TURGUT ÖZAL ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ MANTIK DEVRELERİ LABORATUARI. Deney 5 Flip Flop Devreleri
TURGUT ÖZAL ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ MANTIK DEVRELERİ LABORATUARI Deney 5 Flip Flop Devreleri Öğrenci Adı & Soyadı: Numarası: 1. Flip Flop Devresi ve VEYADEĞİL
BLM221 MANTIK DEVRELERİ
1. HAFTA BLM221 MANTIK DEVRELERİ Prof. Dr. Mehmet Akbaba [email protected] KBUZEM Karabük Üniversitesi Uzaktan Eğitim Uygulama ve Araştırma Merkezi Temel Kavramlar Sayı Sistemlerinin İncelenmesi
BLM 221 MANTIK DEVRELERİ
4. HAFTA BLM 221 MANTIK DEVRELERİ Prof Dr Mehmet AKBABA [email protected] Temel Kavramlar Boole Cebiri Uygulamaları Standart Formlar Standart Formlar: Sop ve Pos Formlarının Birbirlerine Dönüştürülmesi
BÖLÜM 8 - MULTİVİBRATÖRLER VE FLİP FLOPLAR (FLİP-FLOPS) İÇERİK:
SAYISAL TASARIM-I 10. VE 11. HAFTA BÖLÜM 8 - MULTİVİBRATÖRLER VE FLİP FLOPLAR (FLİP-FLOPS) İÇERİK: Flip-Flop lar ve Flip-Flop Çeşitleri Tetikleme Sinyali ve FF lerde Tetikleme FF lerde Asenkron Girişler
Temel Flip-Flop ve Saklayıcı Yapıları. Mikroişlemciler ve Mikrobilgisayarlar
Temel Flip-Flop ve Saklayıcı Yapıları 1 Sayısal alga Şekilleri 1 2 4 3 1. Yükselme Zamanı 2. Alçalma Zamanı 3. Sinyal Genişliği 4. Genlik (Amplitude) 2 Periot (T) : Tekrar eden bir sinyalin arka arkaya
Ardışıl Devre Sentezi (Sequential Circuit Design)
Ardışıl Devre Sentezi (Sequential Circuit Design) Ardışıl devre tasarımı prosedürü: Adım 1: Problemin tanımına uygun olarak durum tablosunu yapılır. Tablo şimdiki durumları, girişleri, gelecek durumları
Deney 5: Shift Register(Kaydırmalı Kaydedici)
Deney 5: Shift Register(Kaydırmalı Kaydedici) Kullanılan Elemanlar 1xLM555 Entegresi, 1x10 kohm direnç, 1x100 kohm direnç, 1x10 µf elektrolitik kondansatör, 1x100 nf kondansatör, 2 x 74HC74 (D flip-flop),
NECMETTİN ERBAKAN ÜNİVERSİTESİ MÜHENDİSLİK MİMARLIK FAKÜLTESİ ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ SAYISAL DEVRE TASARIMI LABORATUVARI DENEY FÖYÜ
NECMETTİN ERBAKAN ÜNİVERSİTESİ MÜHENDİSLİK MİMARLIK FAKÜLTESİ ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ SAYISAL DEVRE TASARIMI LABORATUVARI DENEY FÖYÜ DENEY 1 Elektronik devrelerde sık sık karşımıza çıkan
BÖLÜM 9 (COUNTERS) SAYICILAR SAYISAL ELEKTRONİK. Bu bölümde aşağıdaki konular anlatılacaktır
SYISL ELETRONİ ÖLÜM 9 (OUNTERS) SYIILR u bölümde aşağıdaki konular anlatılacaktır Sayıcılarda Mod kavramı senkron sayıcılar senkron yukarı sayıcı (Up counter) senkron aşağı sayıcı (Down counter) senkron
Bölüm 4 Ardışıl Lojik Devre Deneyleri
Bölüm 4 Ardışıl Lojik Devre Deneyleri DENEY 4-1 Flip-Floplar DENEYİN AMACI 1. Kombinasyonel ve ardışıl lojik devreler arasındaki farkları ve çeşitli bellek birimi uygulamalarını anlamak. 2. Çeşitli flip-flop
EEM122SAYISAL MANTIK SAYICILAR. Elektrik Elektronik Mühendisliği Yrd. Doç. Dr. Hüseyin Sağkol
EEM122SAYISAL MANTIK BÖLÜM 6: KAYDEDİCİLER VE SAYICILAR Elektrik Elektronik Mühendisliği Yrd. Doç. Dr. Hüseyin Sağkol KAYDEDİCİLER VE SAYICILAR Flip-flopkullanan devreler fonksiyonlarına göre iki guruba
T.C. KOCAELİ ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLİŞİM SİSTEMLERİ MÜHENDİSLİĞİ
T.C. KOCAELİ ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLİŞİM SİSTEMLERİ MÜHENDİSLİĞİ 1 8. HAFTA ARDIŞIL DEVRE TASARIMLARI SAYICILAR ASENKRON SAYICILAR SENKRON SAYICILAR 2 ARDIŞIL DEVRELER Bileşik devrelere geri
BBM 231 Zamanuyumlu dizisel devreler (synchronous sequential logic)" Hacettepe Üniversitesi Bilgisayar Müh. Bölümü
BBM 23 Zaanuyulu dizisel devreler (synchronous sequential logic)" Hacettepe Üniversitesi Bilgisayar Müh. Bölüü Ders hakkında" Aykut Erde [email protected] Oda: Tel: 297 75 / 46 Ofis Saati: Carşaba
SAYISAL TASARIM. Ege Üniversitesi Ege MYO Mekatronik Programı
SAYISAL TASARIM Ege Üniversitesi Ege MYO Mekatronik Programı BÖLÜM 1 Sayıcılar İkili (Binary) Sayma İkili (Binary) sayma 1 ve 0 ların belirli bir düzen içerisinde sıralanması ile yapılır. Her dört sayıda
ARDIŞIL DEVRELER SENKRON ARDIŞIL DEVRELER
ARDIŞIL DEVRELER TANIM: ÇIKIŞLARIN BELİRLİ BİR ANDAKİ DEĞERİ, GİRİŞLERİN YANLIZA O ANKİ DEĞERİNE BAĞLI OLAN DEVRELER KOMBİNASYONEL DEVRELER OLARAK İSİMLENDİRİLİR. ÇIKIŞLARIN BELİRLİ BİR ANDAKİ DEĞERİ,
ARDIŞIL DEVRELER (Sequential Circuits)
ayısal evreler (Lojik evreleri) AIŞIL EVELE (equential ircuits) ersin ilk bölümünde kombinezonsal (combinational) devreleri inceledik. Bu tür devrelerde çıkışın değeri o andaki girişlerin değerlerine bağlıdır.
SAYICILAR. Tetikleme işaretlerinin Sayma yönüne göre Sayma kodlanmasına göre uygulanışına göre. Şekil 52. Sayıcıların Sınıflandırılması
25. Sayıcı Devreleri Giriş darbelerine bağlı olarak belirli bir durum dizisini tekrarlayan lojik devreler, sayıcı olarak adlandırılır. Çok değişik alanlarda kullanılan sayıcı devreleri, FF lerin uygun
BLM 221 MANTIK DEVRELERİ
7. HAFTA BLM 221 MANTIK DEVRELERİ Prof Dr Mehmet AKBABA [email protected] Temel Kavramlar ÇOK DÜZEYLĠ (BASAMAKLI) MANTIK DEVRELERĠ, NAND VE NOR KAPILARI Dört basamaklı (Düzeyli) Mantık Devresi
Teorik Bilgi DENEY 7: ASENKRON VE SENKRON SAYICILAR
DENEY 7: ASENKRON VE SENKRON SAYICILAR Deneyin Amaçları Asenkron ve senkron sayıcı devre yapılarının öğrenilmesi ve deneysel olarak yapılması Deney Malzemeleri 74LS08 Ve Kapı Entegresi (1 Adet) 74LS76
DENEY 8- Flip Flop ve Uygulamaları. Amaç: - Flip Flop çalışma mantığını kavramak
DENEY 8- Flip Flop ve Uygulamaları Amaç: - Flip Flop çalışma mantığını kavramak Deneyin Yapılışı: - Deney bağlantı şemasında verilen devreleri uygun elemanlarla kurunuz. Entegrenin besleme ve GND bağlantılarını
T.C. ERCİYES ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ MEKATRONİK MÜHENDİSLİĞİ BÖLÜMÜ ELEKTRONİK SİSTEMLER LABORATUVARI 1
T.C. ERCİYES ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ MEKATRONİK MÜHENDİSLİĞİ BÖLÜMÜ ELEKTRONİK SİSTEMLER LABORATUVARI 1 TEMEL LOJİK ELEMANLAR VE UYGULAMALARI DENEY SORUMLUSU Arş. Gör. Erdem ARSLAN Arş. Gör.
DENEY 2- Sayıcılar. 1. Sayıcıların prensiplerinin ve sayıcıların JK flip-flopları ile nasıl gerçeklendiklerinin incelenmesi.
DENEY 2- Sayıcılar DENEY 2- JK Flip-Flop Devreleri DENEYİN AMACI 1. Sayıcıların prensiplerinin ve sayıcıların JK flip-flopları ile nasıl gerçeklendiklerinin incelenmesi. GENEL BİLGİLER Sayıcılar flip-floplar
ARDIŞIL DEVRELER FLIP FLOP (İKİLİ DEVRELER)
AIŞIL EVELE TANIM: ÇIKIŞLAIN BELİLİ Bİ ANAKİ EĞEİ, GİİŞLEİN YANLIZA O ANKİ EGEİNE EĞİL, AYNI ZAMANA GİİŞLEİN ÖNEKİ EĞELEİNİN IAINA A BAĞLI OLAN EVELEE AIŞIL EVELE AI VEİLİ. GEÇMİŞ GİİŞ EĞELEİNİN IAI HAFIZA
1. Sayıcıların çalışma prensiplerini ve JK flip-floplarla nasıl gerçekleştirileceğini anlamak. 2. Asenkron ve senkron sayıcıları incelemek.
DENEY 7-2 Sayıcılar DENEYİN AMACI 1. Sayıcıların çalışma prensiplerini ve JK flip-floplarla nasıl gerçekleştirileceğini anlamak. 2. Asenkron ve senkron sayıcıları incelemek. GENEL BİLGİLER Sayıcılar, flip-floplar
ArĢ. Gör. Mehmet Zeki KONYAR ArĢ. Gör. Sümeyya ĠLKĠN
Dersin Öğretim Üyesi Laboratuvar Sorumluları : Yrd. Doç. Dr. Adnan SONDAġ : ArĢ. Gör. Bahadır SALMANKURT ArĢ. Gör. Mehmet Zeki KONYAR ArĢ. Gör. Sümeyya ĠLKĠN Ġçindekiler DENEY 1: MANTIK DEVRELERİNE GİRİŞ...
DENEY 2- Sayıcılar ve Kaydırmalı Kaydediciler
DENEY 2- Sayıcılar ve Kaydırmalı Kaydediciler DENEY 2a- JK Flip-Flop Devreleri DENEYİN AMACI 1. Sayıcıların prensiplerinin ve sayıcıların JK flip-flopları ile nasıl gerçeklendiklerinin incelenmesi. GENEL
T.C. İstanbul Medeniyet Üniversitesi Mühendislik ve Doğa Bilimleri Fakültesi Elektrik-Elektronik Mühendisliği Bölümü
T.C. İstanbul Medeniyet Üniversitesi Mühendislik ve Doğa Bilimleri Fakültesi Elektrik-Elektronik Mühendisliği Bölümü MANTIK DEVRELERİ TASARIMI LABORATUVARI DENEY FÖYLERİ 2018 Deney 1: MANTIK KAPILARI VE
MUNZUR ÜNİVERSİTESİ ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ MANTIK DEVRELERİ LABORATUVARI
DENEY 4 SAYISAL ARİTMETİK Deneyin Amacı Bu deneyde işaretli ve işaretsiz sayılar için ikili sayı ( Binary ) sistemindeki toplama işleminin anlaşılması, işlem performansını artırabilmek için iki tabanındaki
DOĞRULUK TABLOLARI (TRUTH TABLE)
LOJİK KAPILAR DOĞRULUK TABLOLARI (TRUTH TABLE) Doğruluk tabloları sayısal devrelerin tasarımında ve analizinde kullanılan en basit ve faydalı yöntemdir. Doğruluk tablosu giriş değişkenlerini alabileceği
7.Yazmaçlar (Registers), Sayıcılar (Counters)
7.Yazmaçlar (Registers), Sayıcılar (Counters) 7..Yazmaçlar Paralel Yüklemeli Yazmaçlar Ötelemeli Yazmaçlar 7.2.Sayıcılar Đkili Asenkron Sayıcılar (Binary Ripple Counter) Đkili Kodlanmış Onlu Asenkron Sayıcı
(I) şimdiki. durum (S) belleği. saat. girşi
ers Notlarının Creative Commons lisansı Feza BUZLUCA ya aittir. Lisans: http://creativecommons.org/licenses/by-nc-nd/3.0/ Eşzamanlı (Senkron) Ardışıl evreler (Synchronous Sequential Circuits) Ardışıl (sequential)
T.C. BOZOK ÜNİVERSİTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ LOJĐK DEVRELER LABORATUARI DENEY FÖYÜ
T.C. BOZOK ÜNİVERSİTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ LOJĐK DEVRELER LABORATUARI DENEY FÖYÜ Haziran 2009 ĐÇĐNDEKĐLER Deney-1 Temel Kapı Devreleri. 1 1.1 Ön Çalışma. 1 1.2 Deneyin Amacı 1 1.3
Sayıcılar n bitlik bir bilgiyi tutmanın yanısıra her saat çevriminde tuttukları değeri artıran veya azaltan ardışıl devrelerdir.
Sayıcılar (Counters) Sayıcılar n bitlik bir bilgiyi tutmanın yanısıra her saat çevriminde tuttukları değeri artıran veya azaltan ardışıl devrelerdir. Genel olarak iki gruba ayrılır: Senkron sayıcılar Asenkron
Sayısal Devre Tasarımı Laboratuvarı Dersi Grupları
Sayısal Devre Tasarımı Laboratuvarı Dersi Grupları EEM 214 Grup 1 Perşembe 13:00-15:00 GEEM 214 Grup 2 Perşembe 15:00-17:00 EEM 214 Grup 3 Cuma 08:00-10:00 1 1519010023 MUSTAFA TAYYİB ÖZKAYA 1 1382010005
Ders hakkında" İletişim" Bu derste" Bellek" 12/3/12. BBM 231 Zamanuyumlu dizisel devreler (synchronous sequential logic)"
2/3/2 ers hakkında" ykut Erdem [email protected] Oda: el: 297 75 / 46 Ofis Saati: Carşamba 5:-6: M 23 Zamanuyumlu dizisel devreler (synchronous sequential logic)" etbook: Mano and Ciletti, igital
1 ELEKTRONİK KAVRAMLAR
İÇİNDEKİLER VII İÇİNDEKİLER 1 ELEKTRONİK KAVRAMLAR 1 Giriş 1 Atomun Yapısı, İletkenler ve Yarı İletkenler 2 Atomun Yapısı 2 İletkenler 3 Yarı İletkenler 5 Sayısal Değerler (I/O) 8 Dalga Şekilleri 9 Kare
Mühendislik Fakültesi Bilgisayar Mühendisliği Bölümü Bölüm/Program Dersi Ders Tanım Bilgileri Dersin Adı
Mühendislik Fakültesi Bilgisayar Mühendisliği Bölümü Bölüm/Program Dersi Ders Tanım Bilgileri Adı Mantıksal Tasarım ve Uygulamaları İngilizce Logic Design and Applications Adı Kodu Teori/Saat Uygulama/Saat
BÖLÜM 2 SAYI SİSTEMLERİ
İÇİNDEKİLER BÖLÜM 1 GİRİŞ 1.1. Lojik devre içeriği... (1) 1.1.1. Kodlama, Kod tabloları... (2) 1.1.2. Kombinezonsal Devre / Ardışıl Devre... (4) 1.1.3. Kanonik Model / Algiritmik Model... (4) 1.1.4. Tasarım
ELK 204 Mantık Devreleri Laboratuvarı Deney Kitapçığı
T.C. Maltepe Üniversitesi Mühendislik ve Doğa Bilimleri Fakültesi Elektrik-Elektronik Mühendisliği Bölümü ELK 204 Mantık Devreleri Laboratuvarı Deney Kitapçığı Dersin Sorumlusu Yrd. Doç. Dr. Zehra Çekmen
SAYISAL TASARIM Derin
0 BÖLÜM 7 (OSİLATÖLE) MULTİVİBBATÖLE Bu bölümde aşağıdaki konular anlatılacaktır. Multivibratör(Osilatörler) Monostable (tek kararlı) Multivibratörler, Yeniden tetiklenmeyen (Nonretrigerrable) Monostable
SAYICILAR (COUNTERS) ASENKRON SAYICILAR 2 BİT ASENKRON SAYICI
SAYIILAR (OUNTERS) Sayıcılar sayısal elektroniğin temel devreleridir. Sayıcılar istenilen aralıkta her saat darbesinde ileri veya geri doğru sayma yaparlar. Sayıcılar flip-flop kullanılarak yapılır, kullanılan
ELEKTRİK-ELEKTRONİK TEKNOLOJİSİ
T.C. MİLLÎ EĞİTİM BAKANLIĞI ELEKTRİK-ELEKTRONİK TEKNOLOJİSİ SAYICI VE KAYDEDİCİ DEVRELERİ 522EE0257 Ankara, 2012 Bu modül, mesleki ve teknik eğitim okul/kurumlarında uygulanan Çerçeve Öğretim Programlarında
(VEYA-DEĞİL kapısı) (Exlusive OR kapısı) (Exlusive NOR kapısı)
1.1 Ön Çalışma Deney çalışmasında yapılacak uygulamaların benzetimlerini yaparak, sonuçlarını ön çalışma raporu olarak hazırlayınız. 1.2 Deneyin Amacı Temel kapı işlemlerinin ve gerçekleştirilmesi. bu
SELÇUK ÜNĠVERSĠTESĠ MÜHENDĠSLĠK-MĠMARLIK FAKÜLTESĠ ELEKTRĠK-ELEKTRONĠK MÜHENDĠSLĠĞĠ BÖLÜMÜ LOJĠK DEVRE TASARIM DERS NOTLARI
SELÇUK ÜNĠVERSĠTESĠ MÜHENDĠSLĠK-MĠMARLIK FAKÜLTESĠ ELEKTRĠK-ELEKTRONĠK MÜHENDĠSLĠĞĠ BÖLÜMÜ LOJĠK DEVRE TASARIM DERS NOTLARI Konya- 2012 i KONULAR 1. Ardışıl lojik devreler, senkron ardışıl lojik devreler
ARDIŞIL DEVRELER. Çıkışlar. Kombinezonsal devre. Girişler. Bellek
ARDIŞIL DEVRELER Ardışıl Devreler konusunda Temel bellek elemanları Tutucu (Latch) Flip-flop Ardışıl devrelerin analizi Ardışıl devrelerin sentezi Saklayıcı (Register) ve Sayıcı (Counter) gibi çok kullanılan
LOJİK DEVRELER-I I. HAFTA DENEY FÖYÜ
LOJİK DEVRELER-I I. HAFTA DENEY FÖYÜ Ve, Veya, Değil Kapılarının Çalışma Prensiplerinin Kavranması Deneyin Amacı: Ve, Veya, Değil kapı entegrelerinin iç yapılarının incelenmesi, gelen durumlara göre çıkış
SAYISAL DEVRE TASARIMI LABORATUVARI DENEY 1: TEMEL LOJİK KAPI KARAKTERİSTİKLERİNİN ÖLÇÜMÜ
SAYISAL DEVRE TASARIMI LABORATUVARI DENEY 1: TEMEL LOJİK KAPI KARAKTERİSTİKLERİNİN ÖLÇÜMÜ DENEYİN AMACI 1. Temel lojik kapı sembollerini ve karakteristiklerini anlamak. GENEL BİLGİLER TTL kapıların karakteristikleri,
TEKNOLOJİ FAKÜLTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ EET-206 SAYISAL ELEKTRONİK - II LABORATUVARI
TEKNOLOJİ FAKÜLTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ EET-206 SAYISAL ELEKTRONİK - II LABORATUVARI DENEY FÖYÜ 1 EET-206 SAYISAL ELEKTRONİK - II LABORATUVARI DENEY NO : 1 DENEYİN ADI : OSİLATÖR DEVRESİ Giriş
T.C. MİLLÎ EĞİTİM BAKANLIĞI BİLİŞİM TEKNOLOJİLERİ SAYICILAR 523EO0044
T.C. MİLLÎ EĞİTİM BAKANLIĞI BİLİŞİM TEKNOLOJİLERİ SAYICILAR 523EO0044 Ankara, 2011 Bu modül, mesleki ve teknik eğitim okul/kurumlarında uygulanan Çerçeve Öğretim Programlarında yer alan yeterlikleri kazandırmaya
SAYISAL ELEKTRONİK. Ege Üniversitesi Ege MYO Mekatronik Programı
SYISL ELEKTRONİK Ege Üniversitesi Ege MYO Mekatronik Programı ÖLÜM 3 Mantık Geçitleri Değil (Inverter) Geçidi İnverter geçidi oolean NOT işlemini yapar. Giriş YÜKSEK olduğunda çıkışını DÜŞÜK, giriş DÜŞÜK
KENAR TETİKLEMELİ D FLİP-FLOP
Karadeniz Teknik Üniversitesi Bilgisaar Mühendisliği Bölümü Saısal Tasarım Laboratuarı KENAR TETİKLEMELİ FLİP-FLOP 1. SR Flip-Flop tan Kenar Tetiklemeli FF a Geçiş FF lar girişlere ugulanan lojik değerlere
TEKNOLOJİ FAKÜLTESİ YMT-215 LOGIC CIRCUITS
TEKNOLOJİ FAKÜLTESİ YMT-215 LOGIC CIRCUITS 1 İÇİNDEKİLER Deney 1 SAYI SİSTEMLERİ... 2 Deney 2 LOJİK KAPILAR (VE/VEYA/DEĞİL)...... 7 Deney 3 LOJİK KAPILAR (VE DEĞİL / VEYA DEĞİL / ÖZEL VEYA / ÖZEL VEYA
ELEKTRİK-ELEKTRONİK TEKNOLOJİSİ
T.C. MİLLÎ EĞİTİM BAKANLIĞI ELEKTRİK-ELEKTRONİK TEKNOLOJİSİ SAYICI VE KAYDEDİCİ DEVRELERİ 522EE0257 Ankara, 2012 Bu modül, mesleki ve teknik eğitim okul/kurumlarında uygulanan Çerçeve Öğretim Programlarında
Tek kararlı(monostable) multivibratör devresi
Tek kararlı(monostable) multivibratör devresi Malzeme listesi: Güç kaynağı: 12V dc Transistör: 2xBC237 LED: 2x5 mm standart led Direnç: 2x330 Ω, 10 K, 100 K Kondansatör: 100μF, 1000μF Şekildeki tek kararlı
T.C. MİLLİ EĞİTİM BAKANLIĞI MEGEP (MESLEKÎ EĞİTİM VE ÖĞRETİM SİSTEMİNİN GÜÇLENDİRİLMESİ PROJESİ) BİLİŞİM TEKNOLOJİLERİ SAYICILAR
T.C. MİLLİ EĞİTİM BAKANLIĞI MEGEP (MESLEKÎ EĞİTİM VE ÖĞRETİM SİSTEMİNİN GÜÇLENDİRİLMESİ PROJESİ) BİLİŞİM TEKNOLOJİLERİ SAYICILAR ANKARA 28 Milli Eğitim Bakanlığı tarafından geliştirilen modüller; Talim
Bu derste! BBM 231 Yazmaçların Aktarımı Seviyesinde Tasarım! Yazmaç Aktarımı Düzeyi! Büyük Sayısal Sistemler! 12/25/12
BBM 231 Yazmaçların Aktarımı Seviyesinde Tasarım! Hacettepe Üniversitesi Bilgisayar Müh. Bölümü Bu derste! Büyük, karmaşık sayısal sistemlerin tasarımı ele alınacaktır. ASM ve ASMD çizgeleri Tasarım Örnekleri
SAYISAL UYGULAMALARI DEVRE. Prof. Dr. Hüseyin EKİZ Doç. Dr. Özdemir ÇETİN Arş. Gör. Ziya EKŞİ
SAYISAL DEVRE UYGULAMALARI Prof. Dr. Hüseyin EKİZ Doç. Dr. Özdemir ÇETİN Arş. Gör. Ziya EKŞİ İÇİNDEKİLER ŞEKİLLER TABLOSU... vi MALZEME LİSTESİ... viii ENTEGRELER... ix 1. Direnç ve Diyotlarla Yapılan
5. LOJİK KAPILAR (LOGIC GATES)
5. LOJİK KPILR (LOGIC GTES) Dijital (Sayısal) devrelerin tasarımında kullanılan temel devre elemanlarına Lojik kapılar adı verilmektedir. Her lojik kapının bir çıkışı, bir veya birden fazla girişi vardır.
Mantık Devreleri Laboratuarı
2013 2014 Mantık Devreleri Laboratuarı Ders Sorumlusu: Prof. Dr. Mehmet AKBABA Laboratuar Sorumlusu: Emrullah SONUÇ İÇİNDEKİLER Deney 1: 'DEĞİL', 'VE', 'VEYA', 'VE DEĞİL', 'VEYA DEĞİL' KAPILARI... 3 1.0.
BLM221 MANTIK DEVRELERİ
2. HAFTA BLM221 MANTIK DEVRELERİ Prof. Dr. Mehmet Akbaba mehmetakbaba@karabük.edu.tr KBUZEM Karabük Üniversitesi Uzaktan Eğitim Uygulama ve Araştırma Merkezi Temel Kavramlar Tümleyen Aritmetiği r Tümleyeni
BAHAR DÖNEMİ MANTIK DEVRELERİ LABORATUVARI DENEY FÖYÜ BALIKESİR ÜNİVERSİTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ
2017-2018 BAHAR DÖNEMİ MANTIK DEVRELERİ LABORATUVARI DENEY FÖYÜ BALIKESİR ÜNİVERSİTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ KL-22001 Ana Modül DC Güç Kaynağı: Modüllere yapılacak olan 5V ve/veya 12V beslemeler
Fatih University- Faculty of Engineering- Electric and Electronic Dept.
Dijital Devre Tasarımı EEE122 A Ref. Morris MANO & Michael D. CILETTI DIGITAL DESIGN 4 th edition Fatih University- Faculty of Engineering- Electric and Electronic Dept. Chapter 3 Boole Fonksiyon Sadeleştirmesi
TEKNOLOJİ FAKÜLTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ EET-206 SAYISAL ELEKTRONİK - II LABORATUVARI
TEKNOLOJİ FAKÜLTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ EET-206 SAYISAL ELEKTRONİK - II LABORATUVARI DENEY FÖYÜ 1 İÇİNDEKİLER Deney 1 OSİLATÖR DEVRESİ... 2 Deney 2 FLİP-FLOP LAR....... 6 Deney 3 FLİP-FLOP
ÖĞRENME FAALİYETİ-2 ÖĞRENME FAALİYETİ-2 2. MULTİVİBRATÖRLER
ÖĞRENME FAALİYETİ-2 AMAÇ ÖĞRENME FAALİYETİ-2 Flip-Flopların temeli olan multivibratör devrelerini tanıyacak ve bu devreleri hatasız kurup çalıştırabileceksiniz. ARAŞTIRMA Kare dalga çıkışı olan bir osilatörün
BİL 264 Mantıksal Devre Tasarımı ELE 263 Sayısal Sistem Tasarımı 2014 2015 Öğretim Yılı Yaz Dönemi 2. Ara Sınav Adı Soyadı Öğrenci Numarası Bölümü
TOBB Ekonomi ve Teknoloji Üniversitesi Bilgisayar Mühendisliği Bölümü Elektrik Elektronik Mühendisliği Bölümü BİL 264 Mantıksal Devre Tasarımı ELE 263 Sayısal Sistem Tasarımı 2014 2015 Öğretim Yılı Yaz
BÖLÜM 9 - SENKRON SIRALI / ARDIŞIL MANTIK DEVRELERİ (SYNCHRONOUS SEQUENTİAL LOGİC)
SAYISAL TASARIM-I 12. 13. 14. HAFTA BÖLÜM 9 - SENKRON SIRALI / ARDIŞIL MANTIK DEVRELERİ (SYNCHRONOUS SEQUENTİAL LOGİC) İÇERİK: Ardışıl Devrelerin Analizi Durum Geçiş Şeması Yöntemi Durum Geçiş Tabloları
ÖĞRENME FAALİYETİ-2 2. MULTİVİBRATÖRLER
ÖĞRENME FAALİYETİ-2 AMAÇ ÖĞRENME FAALİYETİ-2 Flip-Flopların temeli olan multivibratör devrelerini tanıyacak ve bu devreleri hatasız kurup çalıştırabileceksiniz. ARAŞTIRMA Kare dalga çıkışı olan bir osilatörün
1. Direnç değeri okunurken mavi renginin sayısal değeri nedir? a) 4 b) 5 c) 1 d) 6 2. Direnç değeri okunurken altın renginin tolerans değeri kaçtır?
1. Direnç değeri okunurken mavi renginin sayısal değeri nedir? a) 4 b) 5 c) 1 d) 6 2. Direnç değeri okunurken altın renginin tolerans değeri kaçtır? a) Yüzde 10 b) Yüzde 5 c) Yüzde 1 d) Yüzde 20 3. Direnç
DENEY-6 LOJİK KAPILAR VE İKİLİ DEVRELER
DENEY-6 LOJİK KAPILAR VE İKİLİ DEVRELER DENEYİN AMACI: Bu deneyde temel lojik kapılar incelenecek; çift kararlı ve tek kararlı ikili devrelerin çalışma prensipleri gözlemlenecektir. ÖN HAZIRLIK Temel lojik
Ders Notlarının Creative Commons lisansı Feza BUZLUCA ya aittir. Lisans: http://creativecommons.org/licenses/by-nc-nd/3.0/
Eşzamanlı (Senkron) Ardışıl Devrelerin Tasarlanması (Design) Bir ardışıl devrenin tasarlanması, çözülecek olan problemin sözle anlatımıyla (senaryo) başlar. Bundan sonra aşağıda açıklanan aşamalardan geçilerek
Fatih University- Faculty of Engineering- Electric and Electronic Dept.
Dijital Devre Tasarımı EEE122 A Ref. Morris MANO & Michael D. CILETTI DIGITAL DESIGN 4 th edition Fatih University- Faculty of Engineering- Electric and Electronic Dept. 2. BÖLÜM Boole Cebri ve Mantık
BÖLÜM 3 OSİLASYON KRİTERLERİ
BÖLÜM 3 OSİİLATÖRLER Radyo sistemlerinde sinüs işaret osilatörleri, taşıyıcı işareti üretmek ve karıştırıcı katlarında bir frekansı diğerine dönüştürmek amacıyla kullanılır. Sinüs işaret osilatörlerinin
SAYISAL TASARIM Derin
0 BÖLÜM 7 (OSİLATÖRLER) MULTİVİBBRATÖRLER Bu bölümde aşağıdaki konular anlatılacaktır. Multivibratör(Osilatörler) Monostable (tek kararlı) Multivibratörler, Yeniden tetiklenmeyen (Nonretrigerrable) Monostable
BM217 SAYISAL TASARIM DERSİ LABORATUVAR DENEYLERİ
BİLECİK ŞEYH EDEBALİ ÜNİVERSİTESİ BİLGİSAYAR MÜHENDİSLİĞİ BM217 SAYISAL TASARIM DERSİ LABORATUVAR DENEYLERİ Yrd. Doç. Dr. Emre DANDIL İÇİNDEKİLER ŞEKİLLER TABLOSU... vi MALZEME LİSTESİ... viii ENTEGRELER...
Deney 4: 555 Entegresi Uygulamaları
Deneyin Amacı: Deney 4: 555 Entegresi Uygulamaları 555 entegresi kullanım alanlarının öğrenilmesi. Uygulama yapılarak pratik kazanılması. A.ÖNBİLGİ LM 555 entegresi; osilasyon, zaman gecikmesi ve darbe
Şekil 3-1 Ses ve PWM işaretleri arasındaki ilişki
DARBE GENİŞLİK MÖDÜLATÖRLERİ (PWM) (3.DENEY) DENEY NO : 3 DENEY ADI : Darbe Genişlik Modülatörleri (PWM) DENEYİN AMACI : µa741 kullanarak bir darbe genişlik modülatörünün gerçekleştirilmesi.lm555 in karakteristiklerinin
Aşağıdaki uygulama faaliyetini yaparak asenkron yukarı sayıcıdevresini kurabileceksiniz.
Aşağıdaki uygulama faaliyetini yaparak asenkron yukarı sayıcıdevresini kurabileceksiniz. Şekil1.17: Asenkron yukarı sayıcıdevresi 7476 entegreli asenkron yukarısayıcı Devrenin sağlıklı çalışabilmesi için
Digital Design HDL. Dr. Cahit Karakuş, February-2018
Digital Design HDL Dr. Cahit Karakuş, February-2018 NOT, AND, and OR Gates NAND and NOR Gates DeMorgan s Theorem Exclusive-OR (XOR) Gate Multiple-input Gates Basic Logic Gates and Basic Digital Design
KIRIKKALE ÜNİVERSİTESİ
KIRIKKALE ÜNİVERSİTESİ ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ SAYISAL ELEKTRONİK LAB. DENEY FÖYÜ DENEY 4 OSİLATÖRLER SCHMİT TRİGGER ve MULTİVİBRATÖR DEVRELERİ ÖN BİLGİ: Elektronik iletişim sistemlerinde
