Bölüm 7 Ardışıl Lojik Devreler
|
|
- Asli Koz
- 5 yıl önce
- İzleme sayısı:
Transkript
1 Bölüm 7 Ardışıl Lojik Devreler DENEY 7- Flip-Floplar DENEYİN AMACI. Kombinasyonel ve ardışıl lojik devreler arasındaki farkları ve çeşitli bellek birimi uygulamalarını anlamak. 2. Çeşitli flip-flop türlerinin çalışma prensiplerini ve uygulamalarını incelemek. GENEL BİLGİLER Şekil 7-- de, iki DEĞİL (NOT) yada TÜMLEME kapısı gösterilmiştir. IC2 nin çıkışı IC in girişine bağlanmıştır. IC in çıkışı ise, IC2 nin çıkışı olur. IC2 nin çıkışı IC in girişine bağlı olduğu için, IC in girişi tekrar e çevrilmiş olur. Eğer IC in girişine harici bir darbe uygulanırsa IC in çıkışı, IC2 nin çıkışı olur (IC in çıkışı tekrar a döner). Şekil 7-- İki NOT kapısı ile oluşturulan RS mandal (latch) Harici darbe A, IC2 nin çıkışı B olarak ifade edilirse, A ya da B olduğu zaman, IC in çıkışı olur. Şekil 7-- deki NOT kapıları, iki adet NOR kapısıyla değiştirilirse ve iki giriş R ve S olarak ifade edilirse, Şekil 7--2 deki R-S flip-flop elde edilmiş olur. R = Reset (sıfırlama) girişi, Q çıkışını yapar. S = Set (birleme) girişi, Q çıkışını yapar. 7-
2 Şekil 7--2 İki NOR kapısı ile oluşturulan RS flip-flop IC in çıkışı Q (normal çıkış) olarak adlandırılırken, IC2 nin çıkışı ise Q (tümleyen çıkış) olarak adlandırılır. Flip-flop, uygun bir lojik giriş uygulandığında durum değiştirir, güç sağlandığı sürece yada girişi değişene kadar kararlı durumda kalır. Çoğu durumda, flip-floplar NOR yada NAND kapılarıyla gerçekleştirilir. Şekil 7--3, NOR kapılarıyla gerçekleştirilmiş bir pozitif lojik R-S flip-flopu, Şekil 7--4 ise, NAND kapılarıyla gerçekleştirilmiş bir negatif lojik R-S flip-flopu göstermektedir. R-S flip-flop, en basit flip-flop olup diğer flip-flopları gerçekleştirmek için kullanılabilir. Bu yüzden RS flip-flop, temel-flip-flop olarak da adlandırılır. Tablo 7-- de, R-S flipflopun doğruluk tablosu gösterilmiştir. Qn şimdiki çıkış durumunu ifade ederken, Qn+ ise bir sonraki çıkış durumunu ifade eder. Şekil 7--3 NOR RS flip-flop Şekil 7--4 NAND RS flip-flop Tablo 7-- RS flip-flop doğruluk tablosu 7-2
3 R-S flip-flopun doğruluk tablosundan aşağıdaki sonuçlar çıkarılabilir: () R= ve S= iken Qn+=Qn dir, yani Qn+ bir önceki Qn durumuna ( yada olabilir) eşittir. (2) R= ve S= iken, flip-flop birlenir (Qn+= ). (3) R= ve S= iken, flip-flop sıfırlanır (Qn+= ). (4) R= ve S= iken, Qn+ aynı anda hem hem olmaya çalışır. Çıkış aynı anda iki duruma sahip olamayacağı için, R=S= durumunda Qn+ tanımsız yada belirsiz dir. Şekil 7--5 te, R-S flip-flopun tam sembolü gösterilmiştir. CK saat sinyalidir ve flip-flop, saat sinyali mevcut ise, durum değiştirecektir. PR = Preset ; Saat sinyaline bakmaksızın, Q çıkışını yapar. CL = Clear (Sil) ; Saat sinyaline bakmaksızın, Q çıkışını yapar. Şekil 7--5 R-S flip-flop Bir R-S flip-flop kullanılarak, D flip-flop gerçekleştirilebilir. D flip-flopun sembolü ve R- S flip-flop ile gerçekleştirilme şeması sırasıyla Şekil 7--6(a) ve (b) de gösterilmiştir. (a) Sembol (b) RS flip-flop ile gerçekleştirilmesi Şekil 7--6 D flip-flop 7-3
4 D flip-flop, genellikle veri iletimi için kullanılır. Doğruluk tablosu Tablo 7--2 de gösterilmiştir. Tablo 7--2 D flip-flop doğruluk tablosu Bir D flip-flop kullanılarak, T flip-flopu gerçekleştirilebilir. T flip-flopun sembolü ve D flip-flop ile gerçekleştirilme şeması sırasıyla Şekil 7--7(a) ve (b) de gösterilmiştir. T flip-flopun doğruluk tablosu Tablo 7--3 te gösterilmiştir. (a) Sembol (b) D flip-flop ile gerçekleştirilmesi Şekil 7--7 T flip-flop Tablo 7--3 Tablo 7--3 ten görüldüğü gibi, T flip-flopun çıkış durumu sadece T= ve CK= iken değişir. Başlangıçta Qn= kabul edilirse, T= ve CK= olduğunda, T flip-flopun çıkışı olur. T flip-flopun çıkışı, tekrar T= ve CK= oluncaya kadar, durumunda kalır ve koşul sağlanınca tekrar durumuna döner. 7-4
5 T flip-flopun çıkışı, T=, CK= olduğu zaman, ve arasında durum değiştirir. T flip-flopun bu benzersiz karakteristiğinden yararlanılarak, 2 ye bölme devreleri gerçekleştirilebilir. Şekil 7--8 e bakılacak olursa, iki giriş dalga şekline karşılık, sadece bir çıkış dalga şekli vardır. T flip-floplar genellikle sayıcıların gecikme devrelerinde kullanılır. Şekil 7--8 T flip-flopun giriş ve çıkışı J-K flip-flop, R-S flip-flopun belirsiz durumunu ortadan kaldırabilir. J-K flip-flopun sembolü, Şekil 7--9 da gösterilmiştir. Şekil 7--9 JK flip-flop Şekil 7-- RS flip-flop ile gerçekleştirilmesi Şekil 7-- da, R-S flip-flopla gerçekleştirilmiş bir J-K flip-flop eşdeğeri gösterilmiştir. Tablo 7--4 teki doğruluk tablosuna bakılacak olursa, J-K flip-flopun, J=, K= ve CK= durumu dışında, S-R flip-flopuyla aynı olduğu,bu durumda da T flip-flopa benzediği görülür. 7-5
6 Tablo 7--4 J-K flip-flop doğruluk tablosu J-K flip-flop, belirsiz duruma sahip olmadığı ve hemen hemen tüm flip-flopları gerçekleştirmek için kullanılabildiği için, genel flip-flop olarak da adlandırılır. Şekil 7-- de, bir Master/Slave J-K flip-flop devresi gösterilmiştir. Şekil 7-- Master/Slave J-K flip-flop CK= iken, master flip-flop yeni giriş kabul etmez ve Q ve ve Q ', uydu flip-flopun Q ve Q ' çıkışlarına iletilir. Q ' çıkışları aynı kalır, Q CK= iken master flip-flop yeni giriş kabul edebilir, ancak slave flip-flopun Q ve Q çıkışları değişmez. Şekil 7--2 de, master/slave flip-flopun zamanlama diyagramı verilmiştir. CK= iken, CK nın düşen kenarıyla son giriş değeri tutuluncaya kadar, giriş sürekli olarak değişir. CK= iken, slave flip-flop CK nın düşen kenarıyla tetiklendiği için, master flip-flopun çıkışı, slave flip flopa gönderilir. 7-6
7 Şekil 7--2 Master/slave flip-flopun zamanlama diyagramı KULLANILACAK ELEMANLAR. KL-22 Temel Elektrik Devreleri Deney Düzeneği 2. KL-266 Ardışıl Lojik Devre Deney Modülü () DENEYİN YAPILIŞI A. Lojik Kapılar ile RS Flip-Flop Gerçekleştirmek. Şekil 7--3 yardımıyla gereken bağlantıları yapın. +5VDC ve +2VDC sabit güç kaynaklarını, KL-266 modülüne bağlayın. 2. A3,A4 girişlerini sırasıyla SW,SW2 veri anahtarlarına ve F6,F7 çıkışlarını L,L2 Lojik Göstergelerine bağlayın. F6 ve F7 nin durumları nedir? Gücü kapatın ve birkaç saniye sonra yeniden açın. Şu anda F6 ve F7 nin durumları nedir? 7-7
8 Şekil 7--3 Bağlantı diyagramı (KL-266 blok c) Şekil 7--4 NAND RS flip-flop 3. Tablo 7--5 teki giriş dizilerini takip edin. F6,F7 yi gözleyin ve kaydedin. STATE A4 A3 F6 F7 2 3 Tablo Tablo 7--5 teki sonuçlardan, Q ve Q çıkışları ile R ve S girişlerini belirleyin. R=, S=, Q=, Q = 5. Şekil 7--5 teki bağlantı diyagramı ve Şekil 7--6 daki devre yardımıyla gerekli bağlantıları yapın. CK2 yi +5V a bağlayın. 6. A ve A5 girişlerini sırasıyla SW ve SW2 girişlerine bağlayın. 7-8
9 Şekil 7--5 Bağlantı diyagramı (KL-266 blok c) Şekil 7--6 RS flip-flop 7. Tablo 7--6 daki giriş dizilerini takip edin. F6,F7 yi gözleyin ve kaydedin. STATE A5 A F6 F7 2 3 Tablo 7--6 B. RS Flip-Flop Kullanarak D Flip-Flop Gerçekleştirmek. Şekil 7--7 deki bağlantı diyagramı ve Şekil 7--8 deki D flip-flop devresi yardımıyla gerekli bağlantıları yapın. 7-9
10 Şekil 7--7 Bağlantı diyagramı (KL-266 blok c) Şekil 7--8 D flip-flop 2. A i SW e, CK2 yi SWA Darbe Anahtarının A çıkışına ve F6 yı L Lojik Göstergesine bağlayın. 3. Tablo 7--7 deki giriş dizilerini takip edin. Çıkış durumlarını gözleyin ve kaydedin. Tablo
11 C. RS Flip-Flop Kullanarak D Flip-Flop Gerçekleştirmek. Şekil 7--9 daki bağlantı diyagramı ve Şekil 7--2 deki JK flip-flop devresi yardımıyla gerekli bağlantıları yapın. Şekil 7--9 Bağlantı diyagramı (KL-266 blok c) Şekil 7--2 JK flip-flop 2. CK2 yi SWA Darbe Anahtarının A çıkışına, A i SW veri anahtarına ve F6 yı L Lojik Göstergesine bağlayın. 3. Tablo 7--8 deki giriş dizilerini takip edin. Çıkış durumlarını gözleyin ve kaydedin. 7-
12 Tablo 7--8 D. RS Flip-Flop Kullanarak Master/Slave JK Flip-Flop Gerçekleştirmek. Şekil 7--2 deki bağlantı diyagramı ve Şekil deki master/slave JK flipflop devresi yardımıyla gerekli bağlantıları yapın. Şekil 7--2 Bağlantı diyagramı (KL-266 blok c) Şekil Master/Slave JK flip-flop 7-2
13 2. CK i SWA Darbe Anahtarının A çıkışına; J ve K yı, SW ve SW veri anahtarlarına bağlayın. F,F2,F6,F7 yi sırasıyla L,L,L2,L3 Lojik Göstergelerine bağlayın. 3. Tablo 7--9 daki giriş dizilerini takip edin. Çıkış durumlarını gözleyin ve kaydedin. CK K J F F2 F6 F7 -> F F2 F6 F7 -> -> -> -> -> Tablo 7--9 E. D Flip-Floplar ile Kaydırmalı Kaydedici Gerçekleştirmek. Şekil yardımıyla gereken bağlantıları yapın. +5VDC ve +2VDC sabit güç kaynaklarını, KL-266 modülüne bağlayın. Şekil Bağlantı diyagramı (KL-266 blok a) 7-3
14 2. B(clear) yi SW a; A(I/P) yı SW e; CK yı SWA nın A çıkışına; F,F2,F3,F4 ü sırasıyla L,L2,L3,L4 e bağlayın. 3. D flip-flopları silmek için, SW ı konumuna getirip daha sonra tekrar konumuna getirin. SW anahtarını konumuna getirin. SWA Darbe Anahtarını kullanarak, CK ya dört saat darbesi uygulayın. Her saat darbesi sonunda çıkış göstergelerini gözleyin ve kaydedin. F-F4= 4. D flip-flopları silmek için, SW ı konumuna getirip daha sonra tekrar konumuna getirin. SW anahtarını konumuna getirin ve bir saat darbesi sonunda tekrar konumuna getirin. Daha sonra SWA Darbe Anahtarını kullanarak, CK ya üç saat darbesi uygulayın. Her saat darbesi sonunda çıkış göstergelerini gözleyin ve kaydedin. F-F4= F. İki Yönlü Kaydırmalı Kaydedici Gerçekleştirmek. Şekil yardımıyla gereken bağlantıları yapın. +5VDC ve +2VDC sabit güç kaynaklarını, KL-266 modülüne bağlayın. Şekil Bağlantı diyagramı (KL-266 blok b, U7=7495) 2. Aşağıda belirtilen bağlantıları tamamlayın: A,B,C,D girişleri, SW,SW,SW2,SW3 veri anahtarlarına F,F2,F3,F4 çıkışları, L4,L3,L2,L lojik göstergelerine D (LOAD), SWA Darbe Anahtarının A çıkışına C (CK), SWB Darbe Anahtarının B çıkışına 7-4
15 B (Seri Giriş), SW7 veri anahtarına A (MODE), SW6 veri anahtarına Tablo in fonksiyon tablosu 3. A ve B için, Tablo 7-- deki giriş dizilerini takip edin. Çıkışları gözleyin ve kaydedin. GİRİŞLER ÇIKIŞLAR C B A F F2 F3 F4 Tablo A ve B girişlerini yapın. D,C,B,A için, Tablo 7--2 deki giriş dizilerini takip edin. Çıkışları gözleyin ve kaydedin. GİRİŞLER ÇIKIŞLAR D D C B A F F2 F3 F4 Tablo
16 G. RS Flip-Floplar ile Gürütü Giderme Devresi Gerçekleştirmek. Şekil yardımıyla gereken bağlantıları yapın. Gürültü giderme devresini gerçekleştirmek için, Şekil ve daki RS flip-flop devresi kullanılacaktır. Şekil Bağlantı diyagramı (KL-266 blok c) Şekil RS flip-flop 2. A4 girişini SW veri anahtarına ve A3 ü Saat Üretecinin çıkışına bağlayın. Bu durumda, Saat Üreteci, RS flip-flop için gürültü kaynağı gibi davranır. 3. A4= yapın. F6 yı ölçün. F6= 4. A3 girişini SW veri anahtarına ve A4 ü Saat Üretecinin çıkışına bağlayın 5. A3= yapın. F6 yı ölçün. F6= 7-6
17 DENEY 7-2 Sayıcılar DENEYİN AMACI. Sayıcıların çalışma prensiplerini ve JK flip-floplarla nasıl gerçekleştirileceğini anlamak. 2. Asenkron ve senkron sayıcıları incelemek. GENEL BİLGİLER Sayıcılar, flip-floplar ve temel lojik kapılar kullanılarak gerçekleştirilirler. Önceki deneyde, T flip-flop çıkışının, T= ve CK= durumunda, ile durumları arasında değiştiği ifade edilmişti. Şekil 7-2- Üç adet T flip-flopla gerçekleştirilen 3-bitlik sayıcı Şekil 7-2- de seri olarak bağlanmış üç adet T flip-flop görülmektedir. Önde bulunan flip-flopların Q çıkışları, bir sonraki flip-floplar için saat girişi (CK) olarak kullanılmıştır. Ardarda seri olarak bağlanan flip-flop sayısının n olduğu ve N adet giriş bulunduğu kabul edilirse, en son flip-flopun çıkışı N/2 n olur. Çıkış dalga şekilleri, Şekil de gösterilmiştir. 7-7
18 Şekil Şekil 7-2- deki sayıcının zamanlama diyagramı Şekil 4-27 den görülebildiği gibi, CK düşen kenarla tetiklendiği için, normal A,B,C çıkışları yukarı doğru sayarken, tümleyen A,B,C çıkışları aşağı doğru saymaktadır. A nın periyodu CK nın iki katı, frekansı ise CK nın yarısıdır. B nin periyodu A nın iki katı, frekansı ise A nın yarısıdır. C nin periyodu B nin iki katı, frekansı ise B nin yarısıdır. CK nın yükselen-kenarla tetiklenmesi durumu için çıkış dalga şekilleri, Şekil te gösterilmiştir. Açıkça görüldüğü gibi, A,B ve C çıkışları yukarı doğru saymaktadır. Şekil teki devre, CK, Q çıkışına bağlıyken yukarı doğru, Q çıkışına bağlıyken aşağı doğru sayacaktır. 7-8
19 Şekil Sayıcının zamanlama diyagramı (yükselen kenarla tetikleme) Bu deneyde temel sayıcıları gerçeklemek için kullanılacak olan J-K flip-flop, genel bir flip-floptur. Şekil te gösterilen devre, J-K flip-flopların ardarda seri olarak bağlanmasıyla elde edilmiş bir yukarı/aşağı sayıcıdır. Şekil Yukarı/aşağı sayıcı M= iken, CK, Q çıkışına bağlanır ve devre YUKARI doğru sayar. M= iken, CK, Q çıkışına bağlanır ve devre AŞAĞI doğru sayar. Şekil teki gibi seri bağlantılarla gerçekleştirilen devreler Asenkron Sayma yapar. n e Bölme etkisi ni elde etmek için, çıkış SİLME ucuna bağlanmalıdır. 7-9
20 Şekil 7-2-5(a) da, bir 5-e bölme devresi gösterilmiştir. Bu devrenin Şekil 7-2-5(b) deki doğruluk tablusundan, 5-e bölme devresi denilen bir çevrim oluşturacak şekilde, ve 5 durumlarının eşit olduğu görülmektedir. (a) Lojik diyagram (b) Doğruluk tablosu Şekil Silme girişli 5-e bölen sayıcı Şekil 7-2-5(a) da A ve C çıkışları, bir VE kapısıyla CL (SİLME) girişine bağlanmıştır. 5 durumu e karşılık olduğu için, CBA= olduğunda sayıcı sıfırlanır. Asenkron N-e bölme işlemini gerçekleştirmenin bir başka yolu da, Şekil da gösterilen, 5 e bölen sayıcı devresidir. CBA= durumunda, C çıkışı, bir VE kapısıyla, CL girişine bağlanmıştır. SİLME fonksiyonunun süresini uzatmak için, CL girişine bir kondansatör bağlanır. Kondansatör, CK düşerken, durumunu sürdürerek, flip-flopu SİLME modunda tutmaya devam eder. CK nın düşen kenarında, sayıcı hala etkisiz durumdadır. 7-2
21 Şekil Farklı bir, silme girişli 5-e bölen sayıcı, yöntemi 2-ye bölen ve 5-e bölen sayıcı devrelerinin seri olarak bağlanması, bir BCD sayıcı oluşturur. -a bölen yada 6-ya bölen gibi endüstriyel sayıcıların, 6Hz lik AC güçle birlikte kullanılmasıyla, Hz lik bir zamanlama sinyali üretilebilir. Eğer tüm CK girişleri birbirine bağlıysa, bir senkron sayıcı elde edilmiş olur. Senkron sayıcıların çalışma hızı, seri olarak bağlanmış asenkron sayıcılara göre çok daha yüksektir, ancak senkron sayıcılarla, 2 nin kuvveti (2 n ) olmayan sayıcılar tasarlamak oldukça karmaşıktır. Şekil de, 4-bitlik senkron sayıcı yada 6-ya bölen sayıcı gösterilmiştir. Şekil bitlik senkron sayıcı Şekil de, senkron 5 e bölen sayıcı devresi gösterilmiştir. Bu devrenin yapısının, asenkron sayıcıdan daha karmaşık olduğu açıktır. 7-2
22 Şekil Senkron 5-e bölen sayıcı KULLANILACAK ELEMANLAR. KL-22 Temel Elektrik Devreleri Deney Düzeneği 2. KL-267 Ardışıl Lojik Devre Deney Modülü (2) 3. Osiloskop DENEYİN YAPILIŞI A. JK Flip-Floplar ile 8-e Bölen Sayıcı Gerçekleştirmek. Şekil daki bağlantı diyagramına göre, gerekli bağlantıları yapın. +5VDC sabit güç kaynağını, KL-267 modülüne bağlayın. 2. CK girişini, SWA Darbe Anahtarının A çıkışına bağlayın. 3. Q, Q2 ve Q3 çıkışlarını, sırasıyla L5, L6 ve L7 Lojik Göstergelerine bağlayın. 7-22
23 Şekil Bağlantı diyagramı (KL-267 blok c) 4. SWA Darbe Anahtarını kullanarak, CK girişine saat darbeleri uygulayın. Q, Q2 ve Q3 çıkışlarını gözleyin ve Tablo 7-2- e kaydedin. CK Q3 Q2 Q Tablo 7-2- B. JK Filip-Floplar ile Senkron Sayıcı Gerçekleştirmek. Şekil 7-2- daki bağlantı diyagramına göre, gerekli bağlantıları yapın. +5VDC sabit güç kaynağını, KL-267 modülüne bağlayın. 7-23
24 Şekil 7-2- Bağlantı diyagramı (KL-267 blok c) 2. CK girişini, SWA Darbe Anahtarının A çıkışına bağlayın. 3. Q2 ve Q3 çıkışlarını, sırasıyla L6 ve L7 Lojik Göstergelerine bağlayın. 4. SWA Darbe Anahtarını kullanarak, CK girişine saat darbeleri uygulayın. Q2 ve Q3 çıkışlarını gözleyin ve Tablo ye kaydedin. CK Q3 Q2 Tablo
25 C. 749 ile 8-e Bölen Sayıcı Gerçekleştirmek. Şekil 7-2- deki bağlantı diyagramına göre, gerekli bağlantıları yapın. +5VDC sabit güç kaynağını, KL-267 modülüne bağlayın. Şekil 7-2- Bağlantı diyagramı (KL-267 blok b) 2. J girişini, SWA Darbe Anahtarının A çıkışına bağlayın. 3. A, B, C, D çıkışlarını sırasıyla L5, L6, L7, L8 Lojik Göstergelerine bağlayın. 4. SWA Darbe Anahtarını kullanarak, J girişine saat darbeleri uygulayın. A, B, C, D çıkışlarını gözleyin ve Tablo e kaydedin. J D C B A Tablo
26 D. 749 ile BCD Sayıcı Gerçekleştirmek. Şekil deki bağlantı diyagramına göre, gerekli bağlantıları yapın. +5VDC sabit güç kaynağını, KL-267 modülüne bağlayın. Şekil Bağlantı diyagramı (KL-267 blok b) 2. J girişini, SWA Darbe Anahtarının A çıkışına bağlayın. 3. A, B, C, D çıkışlarını sırasıyla, D Dijital Göstergesinin A, B, C, D girişlerine bağlayın. 4. SWA Darbe Anahtarını kullanarak, J girişine saat darbeleri uygulayın. D Dijital Göstergesini gözleyin ve Tablo e kaydedin. J D Tablo
1. Sayıcıların çalışma prensiplerini ve JK flip-floplarla nasıl gerçekleştirileceğini anlamak. 2. Asenkron ve senkron sayıcıları incelemek.
DENEY 7-2 Sayıcılar DENEYİN AMACI 1. Sayıcıların çalışma prensiplerini ve JK flip-floplarla nasıl gerçekleştirileceğini anlamak. 2. Asenkron ve senkron sayıcıları incelemek. GENEL BİLGİLER Sayıcılar, flip-floplar
DetaylıBölüm 4 Ardışıl Lojik Devre Deneyleri
Bölüm 4 Ardışıl Lojik Devre Deneyleri DENEY 4-1 Flip-Floplar DENEYİN AMACI 1. Kombinasyonel ve ardışıl lojik devreler arasındaki farkları ve çeşitli bellek birimi uygulamalarını anlamak. 2. Çeşitli flip-flop
DetaylıBölüm 4 Ardışıl Lojik Devre Deneyleri
Bölüm 4 Ardışıl Lojik Devre Deneyleri DENEY 4-1 Flip-Floplar DENEYİN AMACI 1. Kombinasyonel ve ardışıl lojik devreler arasındaki farkları ve çeşitli bellek birimi uygulamalarını anlamak. 2. Çeşitli flip-flop
DetaylıDENEY 2- Sayıcılar ve Kaydırmalı Kaydediciler
DENEY 2- Sayıcılar ve Kaydırmalı Kaydediciler DENEY 2a- JK Flip-Flop Devreleri DENEYİN AMACI 1. Sayıcıların prensiplerinin ve sayıcıların JK flip-flopları ile nasıl gerçeklendiklerinin incelenmesi. GENEL
DetaylıDENEY 2- Sayıcılar. 1. Sayıcıların prensiplerinin ve sayıcıların JK flip-flopları ile nasıl gerçeklendiklerinin incelenmesi.
DENEY 2- Sayıcılar DENEY 2- JK Flip-Flop Devreleri DENEYİN AMACI 1. Sayıcıların prensiplerinin ve sayıcıların JK flip-flopları ile nasıl gerçeklendiklerinin incelenmesi. GENEL BİLGİLER Sayıcılar flip-floplar
Detaylı1. Temel lojik kapıların sembollerini ve karakteristiklerini anlamak. 2. Temel lojik kapıların karakteristiklerini ölçmek.
DENEY 1 Temel Lojik Kapıların Karakteristikleri DENEYİN AMACI 1. Temel lojik kapıların sembollerini ve karakteristiklerini anlamak. 2. Temel lojik kapıların karakteristiklerini ölçmek. GENEL BİLGİLER Temel
DetaylıBölüm 8 Ardışıl Lojik Devre Uygulamaları
Bölüm 8 Ardışıl Lojik Devre Uygulamaları DENEY 8-1 Kayan LED Kontrolü DENEYİN AMACI 1. Kayan LED kontrol devresinin çalışma prensibini anlamak. 2. Bir kayan LED kontrol devresi gerçekleştirmek ve çalıştırmak.
DetaylıBAHAR DÖNEMİ MANTIK DEVRELERİ LABORATUVARI DENEY FÖYÜ BALIKESİR ÜNİVERSİTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ
2017-2018 BAHAR DÖNEMİ MANTIK DEVRELERİ LABORATUVARI DENEY FÖYÜ BALIKESİR ÜNİVERSİTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ KL-22001 Ana Modül DC Güç Kaynağı: Modüllere yapılacak olan 5V ve/veya 12V beslemeler
DetaylıBölüm 2 Kombinasyonel Lojik Devreleri
Bölüm 2 Kombinasyonel Lojik Devreleri DENEY 2-1 VEYA DEĞİL Kapı Devresi DENEYİN AMACI 1. VEYA DEĞİL kapıları ile diğer lojik kapıların nasıl gerçekleştirildiğini anlamak. 2. VEYA DEĞİL kapıları ile DEĞİL
DetaylıBölüm 6 Multiplexer ve Demultiplexer
Bölüm 6 Multiplexer ve Demultiplexer DENEY 6- Multiplexer Devreleri DENEYİN AMACI. Multiplexer ın çalışma prensiplerini anlamak. 2. Lojik kapıları ve TTL tümdevre kullanarak multiplexer gerçekleştirmek.
DetaylıBölüm 4 Aritmetik Devreler
Bölüm 4 Aritmetik Devreler DENEY 4- Aritmetik Lojik Ünite Devresi DENEYİN AMACI. Aritmetik lojik birimin (ALU) işlevlerini ve uygulamalarını anlamak. 2. 748 ALU tümdevresi ile aritmetik ve lojik işlemler
DetaylıDeney 2: Flip-Floplar
Deney 2: Flip-Floplar Bu deneyde, çeşitli flip-flop devreleri kurulacak ve incelenecektir. Kullanılan Elemanlar 1 x 74HC00 (NAND kapısı) 1 x 74HC73 (JK flip-flop) 1 x 74HC74 (D flip-flop) 4 x 4,7 kohm
Detaylı1. Temel lojik kapıların sembollerini ve karakteristiklerini anlamak. 2. Temel lojik kapıların karakteristiklerini ölçmek.
DENEY Temel Lojik Kapıların Karakteristikleri DENEYİN AMACI. Temel lojik kapıların sembollerini ve karakteristiklerini anlamak.. Temel lojik kapıların karakteristiklerini ölçmek. GENEL İLGİLER Temel lojik
DetaylıBölüm 3 Toplama ve Çıkarma Devreleri
Bölüm 3 Toplama ve Çıkarma Devreleri DENEY 3- Yarım ve Tam Toplayıcı Devreler DENEYİN AMACI. Aritmetik birimdeki yarım ve tam toplayıcıların karakteristiklerini anlamak. 2. Temel kapılar ve IC kullanarak
Detaylı18. FLİP FLOP LAR (FLIP FLOPS)
18. FLİP FLOP LAR (FLIP FLOPS) Flip Flop lar iki kararlı elektriksel duruma sahip olan elektronik devrelerdir. Devrenin girişlerine uygulanan işarete göre çıkış bir kararlı durumdan diğer (ikinci) kararlı
DetaylıSAYICILAR. Tetikleme işaretlerinin Sayma yönüne göre Sayma kodlanmasına göre uygulanışına göre. Şekil 52. Sayıcıların Sınıflandırılması
25. Sayıcı Devreleri Giriş darbelerine bağlı olarak belirli bir durum dizisini tekrarlayan lojik devreler, sayıcı olarak adlandırılır. Çok değişik alanlarda kullanılan sayıcı devreleri, FF lerin uygun
DetaylıDeney 3: Asenkron Sayıcılar
Deney 3: Asenkron Sayıcılar Sayıcılar hakkında genel bilgi sahibi olunması, asenkron sayıcıların kurulması ve incelenmesi Kullanılan Elemanlar 1xLM555 Entegresi, 1x10 kohm direnç, 1x100 kohm direnç, 1x10
DetaylıDÜZCE ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ BİLGİSAYAR MÜHENDİSLİĞİ BÖLÜMÜ
DÜZCE ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ BİLGİSAYAR MÜHENDİSLİĞİ BÖLÜMÜ BM206 SAYISAL ELEKTRONİK DERSİ LABORATUVAR DENEY RAPORU Deney Tarihi Rapor Teslim Tarihi DENEY FÖYÜ 1 Grup Adı Grup Üyeleri Bilgileri
DetaylıTeorik Bilgi DENEY 7: ASENKRON VE SENKRON SAYICILAR
DENEY 7: ASENKRON VE SENKRON SAYICILAR Deneyin Amaçları Asenkron ve senkron sayıcı devre yapılarının öğrenilmesi ve deneysel olarak yapılması Deney Malzemeleri 74LS08 Ve Kapı Entegresi (1 Adet) 74LS76
DetaylıT.C. KOCAELİ ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLİŞİM SİSTEMLERİ MÜHENDİSLİĞİ
T.C. KOCAELİ ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLİŞİM SİSTEMLERİ MÜHENDİSLİĞİ 1 7. HAFTA Flip-Floplar RS Flip Flop, Tetiklemeli RS Flip Flop, JK Flip Flop, D Tipi Flip Flop, T Tipi Flip Flop Tetikleme
DetaylıDENEY 3a- Yarım Toplayıcı ve Tam Toplayıcı Devresi
DENEY 3a- Yarım Toplayıcı ve Tam Toplayıcı Devresi DENEYİN AMACI 1. Aritmetik birimdeki yarım ve tam toplayıcıların karakteristiklerini anlamak. GENEL BİLGİLER Toplama devreleri, Yarım Toplayıcı (YT) ve
DetaylıDENEY 1a- Kod Çözücü Devreler
DENEY 1a- Kod Çözücü Devreler DENEYİN AMACI 1. Kod çözücü devrelerin çalışma prensibini anlamak. GENEL BİLGİLER Kod çözücü, belirli bir ikili sayı yada kelimenin varlığını belirlemek için kullanılan lojik
DetaylıBölüm 5 Kodlayıcılar ve Kod Çözücüler
Bölüm 5 Kodlayıcılar ve Kod Çözücüler DENEY 5- Kodlayıcı Devreler DENEYİN AMACI. Kodlayıcı devrelerin çalışma prensibini anlamak. 2. Temel kapılar ve IC kullanarak kodlayıcı gerçekleştirmek GENE BİGİER
DetaylıBÖLÜM 9 (COUNTERS) SAYICILAR SAYISAL ELEKTRONİK. Bu bölümde aşağıdaki konular anlatılacaktır
SYISL ELETRONİ ÖLÜM 9 (OUNTERS) SYIILR u bölümde aşağıdaki konular anlatılacaktır Sayıcılarda Mod kavramı senkron sayıcılar senkron yukarı sayıcı (Up counter) senkron aşağı sayıcı (Down counter) senkron
DetaylıDENEY 1-3 ÖZEL VEYA KAPI DEVRESİ
DENEY 1-3 ÖZEL VEYA KAPI DEVRESİ DENEYİN AMACI 1. ÖZEL VEYA kapısının karakteristiklerini anlamak. GENEL BİLGİLER ÖZEL VEYA kapısının sembolü Şekil 1-8 de gösterilmiştir. F çıkışı, A B + AB ifadesine eşittir.
DetaylıDENEY 6: FLİP-FLOP (BELLEK) DEVRESİ UYGULAMALARI
DENEY 6: FLİP-FLOP (BELLEK) DEVRESİ UYGULAMALARI Deneyin Amaçları Flip-floplara aģina olmak. DeğiĢik tipte Flip-Flop devrelerin gerçekleģtirilmesi ve tetikleme biçimlerini kavramak. ArdıĢık mantık devrelerinin
DetaylıDENEY 2-5 Karşılaştırıcı Devre
DENEY 2-5 Karşılaştırıcı Devre DENEYİN AMACI 1. Dijital karşılaştırıcıların çalışma prensiplerini ve yapısını anlamak. GENEL BİLGİLER Bir karşılaştırma yapabilmek için en az iki sayı gereklidir. En basit
DetaylıMUNZUR ÜNİVERSİTESİ ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ MANTIK DEVRELERİ LABORATUVARI
DENEY 4 SAYISAL ARİTMETİK Deneyin Amacı Bu deneyde işaretli ve işaretsiz sayılar için ikili sayı ( Binary ) sistemindeki toplama işleminin anlaşılması, işlem performansını artırabilmek için iki tabanındaki
DetaylıELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ SAYISAL DEVRE TASARIMI LABORATUVARI DENEY RAPORU. Deney No: 3 FF Devreleri
TEKNOLOJİ FAKÜLTESİ ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ SAYISAL DEVRE TASARIMI LABORATUVARI DENEY RAPORU Deney No: 3 FF Devreleri Yrd. Doç Dr. Ünal KURT Yrd. Doç. Dr. Hatice VURAL Arş. Gör. Ayşe AYDIN YURDUSEV
DetaylıSAYISAL DEVRE TASARIMI LABORATUVARI DENEY 1: TEMEL LOJİK KAPI KARAKTERİSTİKLERİNİN ÖLÇÜMÜ
SAYISAL DEVRE TASARIMI LABORATUVARI DENEY 1: TEMEL LOJİK KAPI KARAKTERİSTİKLERİNİN ÖLÇÜMÜ DENEYİN AMACI 1. Temel lojik kapı sembollerini ve karakteristiklerini anlamak. GENEL BİLGİLER TTL kapıların karakteristikleri,
DetaylıDENEY 8- Flip Flop ve Uygulamaları. Amaç: - Flip Flop çalışma mantığını kavramak
DENEY 8- Flip Flop ve Uygulamaları Amaç: - Flip Flop çalışma mantığını kavramak Deneyin Yapılışı: - Deney bağlantı şemasında verilen devreleri uygun elemanlarla kurunuz. Entegrenin besleme ve GND bağlantılarını
DetaylıDeney 6: Ring (Halka) ve Johnson Sayıcılar
Deney 6: Ring (Halka) ve Johnson Sayıcılar Kullanılan Elemanlar xlm Entegresi, x0 kohm direnç, x00 kohm direnç, x0 µf elektrolitik kondansatör, x00 nf kondansatör, x 7HC7 (D flip-flop), x 0 ohm, x Led
DetaylıTURGUT ÖZAL ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ MANTIK DEVRELERİ LABORATUARI. Deney 5 Flip Flop Devreleri
TURGUT ÖZAL ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ MANTIK DEVRELERİ LABORATUARI Deney 5 Flip Flop Devreleri Öğrenci Adı & Soyadı: Numarası: 1. Flip Flop Devresi ve VEYADEĞİL
DetaylıDERS NOTLARI. Yard. Doç. Dr. Namık AKÇAY İstanbul Üniversitesi Fen Fakültesi
DERS NOTLARI Yard. Doç. Dr. Namık AKÇAY İstanbul Üniversitesi Fen Fakültesi DERS-8 11.05.2016 MULTİVİBRATÖR VE FLİP FLOPLAR Giriş Kare veya dikdörtgen sinyal üreten elektronik devreler Multivibratör olarak
DetaylıDENEY 3-1 Kodlayıcı Devreler
DENEY 3-1 Kodlayıcı Devreler DENEYİN AMACI 1. Kodlayıcı devrelerin çalışma prensibini anlamak. GENEL BİLGİLER Kodlayıcı, bir ya da daha fazla girişi alıp, belirli bir çıkış kodu üreten kombinasyonel bir
DetaylıBÖLÜM 8 MANDAL(LATCH) VE FLİP-FLOPLAR SAYISAL ELEKTRONİK. Bu bölümde aşağıdaki konular anlatılacaktır
AYIAL ELETONİ BÖLÜM 8 MANAL(LATCH) VE FLİP-FLOPLA Bu bölümde aşağıdaki konular anlatılacaktır Mandallar(Latches),- Mandalı, Mandalı ontak sıçramasının mandallar yardımı ile engellenmesi Flip-Floplar,-
DetaylıDENEY 5 RS FLİP-FLOP DENEYLERİ
Adı Soyadı: No: Grup: DENEY 5 RS FLİP-FLOP DENEYLERİ ÖN BİLGİ : Sayısal bilgiyi ( "0" veya "1" ) depolamada ve işlemede kullanılan temel devrelerden biri de F-F lardır. Genel olarak dört tipi vardır: 1-
DetaylıMantık Devreleri Laboratuarı
2013 2014 Mantık Devreleri Laboratuarı Ders Sorumlusu: Prof. Dr. Mehmet AKBABA Laboratuar Sorumlusu: Emrullah SONUÇ İÇİNDEKİLER Deney 1: 'DEĞİL', 'VE', 'VEYA', 'VE DEĞİL', 'VEYA DEĞİL' KAPILARI... 3 1.0.
DetaylıTemel Flip-Flop ve Saklayıcı Yapıları. Mikroişlemciler ve Mikrobilgisayarlar
Temel Flip-Flop ve Saklayıcı Yapıları 1 Sayısal alga Şekilleri 1 2 4 3 1. Yükselme Zamanı 2. Alçalma Zamanı 3. Sinyal Genişliği 4. Genlik (Amplitude) 2 Periot (T) : Tekrar eden bir sinyalin arka arkaya
DetaylıEEM122SAYISAL MANTIK SAYICILAR. Elektrik Elektronik Mühendisliği Yrd. Doç. Dr. Hüseyin Sağkol
EEM122SAYISAL MANTIK BÖLÜM 6: KAYDEDİCİLER VE SAYICILAR Elektrik Elektronik Mühendisliği Yrd. Doç. Dr. Hüseyin Sağkol KAYDEDİCİLER VE SAYICILAR Flip-flopkullanan devreler fonksiyonlarına göre iki guruba
DetaylıBölüm 1 Temel Lojik Kapılar
Bölüm 1 Temel Lojik Kapılar DENEY 1-1 Lojik Kapı Devreleri DENEYİN AMACI 1. Çeşitli lojik kapıların çalışma prensiplerini ve karakteristiklerini anlamak. 2. TTL ve CMOS kapıların girişi ve çıkış gerilimlerini
DetaylıDENEY 2-1 VEYA DEĞİL Kapı Devresi
DENEY 2-1 VEYA DEĞİL Kapı Devresi DENEYİN AMACI 1. VEYA DEĞİL kapıları ile diğer lojik kapıların nasıl gerçekleştirildiğini anlamak. GENEL BİLGİLER VEYA DEĞİL kapısının sembolü, Şekil 2-1 de gösterilmiştir.
DetaylıELK2016 SAYISAL TASARIM DERSİ LABORATUVARI DENEY NO: 4 DENEYİN ADI: JK, RS, T VE D TİPİ FLİP-FLOPLARIN İNCELENMESİ
ELK2016 SAYISAL TASARIM DERSİ LABORATUVARI DENEY NO: 4 DENEYİN ADI: JK, RS, T VE D TİPİ FLİP-FLOPLARIN İNCELENMESİ Açıklamalar: Bu deneyde JK, RS, T ve D tipi flip-flop (FF) lar incelenecektir. Deney içerisinde
DetaylıTEKNOLOJİ FAKÜLTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ EET-206 SAYISAL ELEKTRONİK - II LABORATUVARI
TEKNOLOJİ FAKÜLTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ EET-206 SAYISAL ELEKTRONİK - II LABORATUVARI DENEY FÖYÜ 1 EET-206 SAYISAL ELEKTRONİK - II LABORATUVARI DENEY NO : 1 DENEYİN ADI : OSİLATÖR DEVRESİ Giriş
DetaylıT.C. KOCAELİ ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLİŞİM SİSTEMLERİ MÜHENDİSLİĞİ
T.C. KOCAELİ ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLİŞİM SİSTEMLERİ MÜHENDİSLİĞİ 1 8. HAFTA ARDIŞIL DEVRE TASARIMLARI SAYICILAR ASENKRON SAYICILAR SENKRON SAYICILAR 2 ARDIŞIL DEVRELER Bileşik devrelere geri
DetaylıİÇİNDEKİLER. 1-1 Lojik ve Anahtara Giriş Lojik Kapı Devreleri... 9
İÇİNDEKİLER BÖLÜM 1 TEMEL LOJİK KAPI DENEYLERİ 1-1 Lojik ve Anahtara Giriş 1 1-2 Lojik Kapı Devreleri... 9 a. Diyot Lojiği (DL) devresi b. Direnç-Transistor Lojiği (RTL) devresi c. Diyot-Transistor Lojiği
DetaylıDENEY 4a- Schmitt Kapı Devresi
DENEY 4a- Schmitt Kapı Devresi DENEYİN AMACI 1. Schmitt kapılarının yapı ve karakteristiklerinin anlaşılması. GENEL BİLGİLER Schmitt kapısı aşağıdaki karakteristiklere sahip olan tek lojik kapıdır: 1.
DetaylıBir devrede bellek elemanı olarak kullanılmak üzere latch leri inceledik.
Flip-Flop lar Bir devrede bellek elemanı olarak kullanılmak üzere latch leri inceledik. Latch ler bazı problemlere sahiptir: Latch i ne zaman enable yapacağımızı bilmeliyiz. Latch i çabucak devredışı bırakabilmeliyiz
DetaylıDENEY 4-1 Kodlayıcı Devreler
DENEY 4-1 Kodlayıcı Devreler DENEYİN AMACI 1. Kodlayıcı devrelerin çalışma prensibini anlamak. GENEL BİLGİLER Kodlayıcı, bir ya da daha fazla girişi alıp, belirli bir çıkış kodu üreten kombinasyonel bir
DetaylıSAYISAL ELEKTRONİK. Ege Üniversitesi Ege MYO Mekatronik Programı
SAYISAL ELEKTRONİK Ege Üniversitesi Ege MYO Mekatronik Programı BÖLÜM 6 Tutucular, Flip-Floplar ve Zamanlayıcılar Tutucular (Latches) Tutucu iki kararlı (bistable state) durumu olan en temel sayısal depolama
DetaylıSAYISAL DEVRE TASARIMI DERSİ LABORATUVARI DENEY 4: Yarım Toplayıcı ve Tam Toplayıcı Devresi
SAYISAL DEVRE TASARIMI DERSİ LABORATUVARI DENEY 4: Yarım Toplayıcı ve Tam Toplayıcı Devresi DENEYİN AMACI 1. Aritmetik birimdeki yarım ve tam toplayıcıların karakteristiklerini anlamak. GENEL BİLGİLER
DetaylıBÖLÜM 2 SAYI SİSTEMLERİ
İÇİNDEKİLER BÖLÜM 1 GİRİŞ 1.1. Lojik devre içeriği... (1) 1.1.1. Kodlama, Kod tabloları... (2) 1.1.2. Kombinezonsal Devre / Ardışıl Devre... (4) 1.1.3. Kanonik Model / Algiritmik Model... (4) 1.1.4. Tasarım
DetaylıDENEY 6-3 Ortak Kollektörlü Yükselteç
Deney 10 DENEY 6-3 Ortak Kollektörlü Yükselteç DENEYİN AMACI 1. Ortak kollektörlü (CC) yükseltecin çalışma prensibini anlamak. 2. Ortak kollektörlü yükseltecin karakteristiklerini ölçmek. GENEL BİLGİLER
DetaylıBir devrede bellek elemanı olarak kullanılmak üzere tutucuları inceledik.
Flip-Flop Bir devrede bellek elemanı olarak kullanılmak üzere tutucuları inceledik. Tutucular bazı problemlere sahiptir: Tutucuyu ne zaman enable yapacağımızı bilmeliyiz. Tutucuyu çabucak devredışı bırakabilmeliyiz
DetaylıDENEY 6a- Dijital/Analog Çevirici (DAC) Devreleri
DENEY 6a- Dijital/Analog Çevirici (DAC) Devreleri DENEYİN AMACI 1. Dijitalden Analog a çevrimin temel kavramlarının ve teorilerinin anlaşılması GENEL BİLGİLER Şekil-1 Şekil-1 de bir direnç ağıyla gerçekleştirilmiş
DetaylıNECMETTİN ERBAKAN ÜNİVERSİTESİ MÜHENDİSLİK MİMARLIK FAKÜLTESİ ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ SAYISAL DEVRE TASARIMI LABORATUVARI DENEY FÖYÜ
NECMETTİN ERBAKAN ÜNİVERSİTESİ MÜHENDİSLİK MİMARLIK FAKÜLTESİ ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ SAYISAL DEVRE TASARIMI LABORATUVARI DENEY FÖYÜ DENEY 1 Elektronik devrelerde sık sık karşımıza çıkan
DetaylıBölüm 12 İşlemsel Yükselteç Uygulamaları
Bölüm 12 İşlemsel Yükselteç Uygulamaları DENEY 12-1 Aktif Yüksek Geçiren Filtre DENEYİN AMACI 1. Aktif yüksek geçiren filtrenin çalışma prensibini anlamak. 2. Aktif yüksek geçiren filtrenin frekans tepkesini
DetaylıDeney 5: Shift Register(Kaydırmalı Kaydedici)
Deney 5: Shift Register(Kaydırmalı Kaydedici) Kullanılan Elemanlar 1xLM555 Entegresi, 1x10 kohm direnç, 1x100 kohm direnç, 1x10 µf elektrolitik kondansatör, 1x100 nf kondansatör, 2 x 74HC74 (D flip-flop),
DetaylıY.Doç.Dr.Tuncay UZUN 6. Ardışıl Lojik Devreler 2. Kombinezonsal devre. Bellek. Bellek nedir? Bir bellek şu üç önemli özelliği sağlamalıdır:
6.ARDIŞIL LOJĐK DEVRELER 6.1.Ardışıl Lojik Devre Temelleri SR Tutucu Flip-Flop(FF) Saat, Kenar tetikleme D FF, JK FF, T FF 6.2.Ardışıl Devrelerin Analizi Moore modeli: Çıkışlar= f(şimdiki durum) Mealy
DetaylıARDIŞIL DEVRELER SENKRON ARDIŞIL DEVRELER
ARDIŞIL DEVRELER TANIM: ÇIKIŞLARIN BELİRLİ BİR ANDAKİ DEĞERİ, GİRİŞLERİN YANLIZA O ANKİ DEĞERİNE BAĞLI OLAN DEVRELER KOMBİNASYONEL DEVRELER OLARAK İSİMLENDİRİLİR. ÇIKIŞLARIN BELİRLİ BİR ANDAKİ DEĞERİ,
DetaylıT.C. ERCİYES ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ MEKATRONİK MÜHENDİSLİĞİ BÖLÜMÜ ELEKTRONİK SİSTEMLER LABORATUVARI 1
T.C. ERCİYES ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ MEKATRONİK MÜHENDİSLİĞİ BÖLÜMÜ ELEKTRONİK SİSTEMLER LABORATUVARI 1 TEMEL LOJİK ELEMANLAR VE UYGULAMALARI DENEY SORUMLUSU Arş. Gör. Erdem ARSLAN Arş. Gör.
DetaylıŞekil 3-1 Ses ve PWM işaretleri arasındaki ilişki
DARBE GENİŞLİK MÖDÜLATÖRLERİ (PWM) (3.DENEY) DENEY NO : 3 DENEY ADI : Darbe Genişlik Modülatörleri (PWM) DENEYİN AMACI : µa741 kullanarak bir darbe genişlik modülatörünün gerçekleştirilmesi.lm555 in karakteristiklerinin
DetaylıBM217 SAYISAL TASARIM DERSİ LABORATUVAR DENEYLERİ
BİLECİK ŞEYH EDEBALİ ÜNİVERSİTESİ BİLGİSAYAR MÜHENDİSLİĞİ BM217 SAYISAL TASARIM DERSİ LABORATUVAR DENEYLERİ Yrd. Doç. Dr. Emre DANDIL İÇİNDEKİLER ŞEKİLLER TABLOSU... vi MALZEME LİSTESİ... viii ENTEGRELER...
DetaylıDENEY 21 IC Zamanlayıcı Devre
DENEY 21 IC Zamanlayıcı Devre DENEYİN AMACI 1. IC zamanlayıcı NE555 in çalışmasını öğrenmek. 2. 555 multivibratörlerinin çalışma ve yapılarını öğrenmek. 3. IC zamanlayıcı anahtar devresi yapmak. GİRİŞ
Detaylı7.Yazmaçlar (Registers), Sayıcılar (Counters)
7.Yazmaçlar (Registers), Sayıcılar (Counters) 7..Yazmaçlar Paralel Yüklemeli Yazmaçlar Ötelemeli Yazmaçlar 7.2.Sayıcılar Đkili Asenkron Sayıcılar (Binary Ripple Counter) Đkili Kodlanmış Onlu Asenkron Sayıcı
DetaylıSayıcılar n bitlik bir bilgiyi tutmanın yanısıra her saat çevriminde tuttukları değeri artıran veya azaltan ardışıl devrelerdir.
Sayıcılar (Counters) Sayıcılar n bitlik bir bilgiyi tutmanın yanısıra her saat çevriminde tuttukları değeri artıran veya azaltan ardışıl devrelerdir. Genel olarak iki gruba ayrılır: Senkron sayıcılar Asenkron
DetaylıDENEY-6 LOJİK KAPILAR VE İKİLİ DEVRELER
DENEY-6 LOJİK KAPILAR VE İKİLİ DEVRELER DENEYİN AMACI: Bu deneyde temel lojik kapılar incelenecek; çift kararlı ve tek kararlı ikili devrelerin çalışma prensipleri gözlemlenecektir. ÖN HAZIRLIK Temel lojik
DetaylıBLM 221 MANTIK DEVRELERİ
9. HAFTA BLM 221 MANTIK DEVRELERİ Prof Dr Mehmet AKBABA mehmetakbaba@karabuk.edu.tr Temel Kavramlar FLIP FLOPS S-R: Set-Reset Latch (Tutucu) Tetiklemeli D Latch (Tutucu) Kenar Tetiklemeli D Flip-Flop S-R
DetaylıDeney 1: Saat darbesi üretici devresi
Deney 1: Saat darbesi üretici devresi Bu deneyde, bir 555 zamanlayıcı entegresi(ic) kullanılacak ve verilen bir frekansta saat darbelerini üretmek için gerekli bağlantılar yapılacaktır. Devre iki ek direnç
DetaylıBSE 207 Mantık Devreleri Lojik Kapılar ve Lojik Devreler (Logic Gates And Logic Circuits)
SE 207 Mantık Devreleri Lojik Kapılar ve Lojik Devreler (Logic Gates nd Logic Circuits) Sakarya Üniversitesi Lojik Kapılar - maçlar Lojik kapıları ve lojik devreleri tanıtmak Temel işlemler olarak VE,
Detaylı(I) şimdiki. durum (S) belleği. saat. girşi
ers Notlarının Creative Commons lisansı Feza BUZLUCA ya aittir. Lisans: http://creativecommons.org/licenses/by-nc-nd/3.0/ Eşzamanlı (Senkron) Ardışıl evreler (Synchronous Sequential Circuits) Ardışıl (sequential)
DetaylıARDIŞIL DEVRELER. Çıkışlar. Kombinezonsal devre. Girişler. Bellek
ARDIŞIL DEVRELER Ardışıl Devreler konusunda Temel bellek elemanları Tutucu (Latch) Flip-flop Ardışıl devrelerin analizi Ardışıl devrelerin sentezi Saklayıcı (Register) ve Sayıcı (Counter) gibi çok kullanılan
DetaylıTek kararlı(monostable) multivibratör devresi
Tek kararlı(monostable) multivibratör devresi Malzeme listesi: Güç kaynağı: 12V dc Transistör: 2xBC237 LED: 2x5 mm standart led Direnç: 2x330 Ω, 10 K, 100 K Kondansatör: 100μF, 1000μF Şekildeki tek kararlı
Detaylı1 ELEKTRONİK KAVRAMLAR
İÇİNDEKİLER VII İÇİNDEKİLER 1 ELEKTRONİK KAVRAMLAR 1 Giriş 1 Atomun Yapısı, İletkenler ve Yarı İletkenler 2 Atomun Yapısı 2 İletkenler 3 Yarı İletkenler 5 Sayısal Değerler (I/O) 8 Dalga Şekilleri 9 Kare
DetaylıTEKNOLOJİ FAKÜLTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ EET-206 SAYISAL ELEKTRONİK - II LABORATUVARI
TEKNOLOJİ FAKÜLTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ EET-206 SAYISAL ELEKTRONİK - II LABORATUVARI DENEY FÖYÜ 1 İÇİNDEKİLER Deney 1 OSİLATÖR DEVRESİ... 2 Deney 2 FLİP-FLOP LAR....... 6 Deney 3 FLİP-FLOP
DetaylıSAYISAL UYGULAMALARI DEVRE. Prof. Dr. Hüseyin EKİZ Doç. Dr. Özdemir ÇETİN Arş. Gör. Ziya EKŞİ
SAYISAL DEVRE UYGULAMALARI Prof. Dr. Hüseyin EKİZ Doç. Dr. Özdemir ÇETİN Arş. Gör. Ziya EKŞİ İÇİNDEKİLER ŞEKİLLER TABLOSU... vi MALZEME LİSTESİ... viii ENTEGRELER... ix 1. Direnç ve Diyotlarla Yapılan
DetaylıDENEY 2-5 Karşılaştırıcı Devre
DENEY 2-5 Karşılaştırıcı Devre DENEYİN AMACI 1. Dijital karşılaştırıcıların çalışma prensiplerini ve yapısını anlamak. GENEL BİLGİLER Bir karşılaştırma yapabilmek için en az iki sayı gereklidir. En basit
DetaylıSAYISAL TASARIM. Ege Üniversitesi Ege MYO Mekatronik Programı
SAYISAL TASARIM Ege Üniversitesi Ege MYO Mekatronik Programı BÖLÜM 1 Sayıcılar İkili (Binary) Sayma İkili (Binary) sayma 1 ve 0 ların belirli bir düzen içerisinde sıralanması ile yapılır. Her dört sayıda
DetaylıSAYICILAR (COUNTERS) ASENKRON SAYICILAR 2 BİT ASENKRON SAYICI
SAYIILAR (OUNTERS) Sayıcılar sayısal elektroniğin temel devreleridir. Sayıcılar istenilen aralıkta her saat darbesinde ileri veya geri doğru sayma yaparlar. Sayıcılar flip-flop kullanılarak yapılır, kullanılan
DetaylıDENEY-4 Yarım ve Tam Dalga Doğrultucular
DENEY-4 Yarım ve Tam Dalga Doğrultucular DENEY 4-1 Yarım-Dalga Doğrultucu DENEYİN AMACI 1. Yarım-dalga doğrultucu devrenin çalışma prensibini anlamak. 2. Yarım-dalga doğrultucu devrenin çıkış gerilimini
DetaylıARDIŞIL DEVRELER (Sequential Circuits)
ayısal evreler (Lojik evreleri) AIŞIL EVELE (equential ircuits) ersin ilk bölümünde kombinezonsal (combinational) devreleri inceledik. Bu tür devrelerde çıkışın değeri o andaki girişlerin değerlerine bağlıdır.
DetaylıDENEY 1 BOOLEAN CEBİRİ TEMEL İŞLEMLERİ
Sayısal Elektronik aboratuvarı DENEY 1 BOOEAN CEBİRİ TEME İŞEMERİ Boolean cebiri, George Boole (1815-1864) tarafından mantık problemlerini çözmek amacıyla geliştirilmiştir. 1983 yılında Claude Shannon
DetaylıArĢ. Gör. Mehmet Zeki KONYAR ArĢ. Gör. Sümeyya ĠLKĠN
Dersin Öğretim Üyesi Laboratuvar Sorumluları : Yrd. Doç. Dr. Adnan SONDAġ : ArĢ. Gör. Bahadır SALMANKURT ArĢ. Gör. Mehmet Zeki KONYAR ArĢ. Gör. Sümeyya ĠLKĠN Ġçindekiler DENEY 1: MANTIK DEVRELERİNE GİRİŞ...
DetaylıDeney 6: Ardışıl Devre Analizi
Deney 6: Ardışıl Devre Analizi Genel Bilgiler: Lojik devre derslerinde de görüldüğü gibi bir ardışıl devrenin analizi matematiksel model, durum tablosu veya durum diyagramı yardımıyla üç farklı biçimde
DetaylıSüperpozisyon/Thevenin-Norton Deney 5-6
Süperpozisyon/Thevenin-Norton Deney 5-6 DENEY 2-3 Süperpozisyon, Thevenin ve Norton Teoremleri DENEYİN AMACI 1. Süperpozisyon teoremini doğrulamak. 2. Thevenin teoremini doğrulamak. 3. Norton teoremini
DetaylıTEKNOLOJİ FAKÜLTESİ YMT-215 LOGIC CIRCUITS
TEKNOLOJİ FAKÜLTESİ YMT-215 LOGIC CIRCUITS 1 İÇİNDEKİLER Deney 1 SAYI SİSTEMLERİ... 2 Deney 2 LOJİK KAPILAR (VE/VEYA/DEĞİL)...... 7 Deney 3 LOJİK KAPILAR (VE DEĞİL / VEYA DEĞİL / ÖZEL VEYA / ÖZEL VEYA
DetaylıELEKTRONİK-2 DERSİ LABORATUVARI DENEY 1: Doğrultucu Deneyleri
ELEKTRONİK-2 DERSİ LABORATUVARI DENEY 1: Doğrultucu Deneyleri DENEYİN AMACI (1) Yarım-dalga, tam-dalga ve köprü doğrultucu devrelerinin çalışma prensiplerini anlamak. GENEL BİLGİLER Yeni Terimler (Önemli
DetaylıÜÇ-FAZLI TAM DALGA YARI KONTROLLÜ DOĞRULTUCU VE ÜÇ-FAZLI EVİRİCİ
KARADENİZ TEKNİK ÜNİVERSİTESİ Mühendislik Fakültesi Elektrik-Elektronik Mühendisliği Bölümü Güç Elektroniği Uygulamaları ÜÇ-FAZLI TAM DALGA YARI KONTROLLÜ DOĞRULTUCU VE ÜÇ-FAZLI EVİRİCİ Hazırlık Soruları
DetaylıBÖLÜM 8 - MULTİVİBRATÖRLER VE FLİP FLOPLAR (FLİP-FLOPS) İÇERİK:
SAYISAL TASARIM-I 10. VE 11. HAFTA BÖLÜM 8 - MULTİVİBRATÖRLER VE FLİP FLOPLAR (FLİP-FLOPS) İÇERİK: Flip-Flop lar ve Flip-Flop Çeşitleri Tetikleme Sinyali ve FF lerde Tetikleme FF lerde Asenkron Girişler
DetaylıDENEY 5- Elektronik Silinebilir, Programlanabilir Salt Okunur Bellek (EEPROM) Devresi
DENEY 5- Elektronik Silinebilir, Programlanabilir Salt Okunur Bellek (EEPROM) Devresi DENEYİN AMACI 1. EEPROM un karakteristiklerinin ve uygulamalarının anlaşılması. GENEL BİLGİLER EEPROM ile EPROM arasındaki
DetaylıT.C. BOZOK ÜNİVERSİTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ LOJĐK DEVRELER LABORATUARI DENEY FÖYÜ
T.C. BOZOK ÜNİVERSİTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ LOJĐK DEVRELER LABORATUARI DENEY FÖYÜ Haziran 2009 ĐÇĐNDEKĐLER Deney-1 Temel Kapı Devreleri. 1 1.1 Ön Çalışma. 1 1.2 Deneyin Amacı 1 1.3
DetaylıBu deney çalışmasında kombinasyonel lojik devrelerden decoder incelenecektir.
4.1 Ön Çalışması Deney çalışmasında yapılacak uygulamaların benzetimlerini yaparak, sonuçlarını ön çalışma raporu olarak hazırlayınız. 4.2 Deneyin Amacı MSI lojik elemanları yardımıyla kombinasyonel lojik
DetaylıDENEY 12 SCR ile İki yönlü DC Motor Kontrolü
DENEY 12 SCR ile İki yönlü DC Motor Kontrolü DENEYİN AMACI 1. Elektromanyetik rölelerin çalışmasını ve yapısını öğrenmek 2. SCR kesime görüme yöntemlerini öğrenmek 3. Bir dc motorun dönme yönünü kontrol
DetaylıOsiloskop ve AC Akım Gerilim Ölçümü Deney 3
Osiloskop ve AC Akım Gerilim Ölçümü Deney 3 DENEY 1-6 AC Gerilim Ölçümü DENEYİN AMACI 1. AC gerilimlerin nasıl ölçüldüğünü öğrenmek. 2. AC voltmetrenin nasıl kullanıldığını öğrenmek. GENEL BİLGİLER AC
DetaylıELK2016 SAYISAL TASARIM DERSİ LABORATUVARI DENEY NO: 2
ELK2016 SAYISAL TASARIM DERSİ LABORATUVARI DENEY NO: 2 DENEYİN ADI: LOJİK FONKSİYONLARIN SADECE TEK TİP KAPILARLA (SADECE NAND (VEDEĞİL), SADECE NOR (VEYADEĞİL)) GERÇEKLENMESİ VE ARİTMETİK İŞLEM DEVRELERİ
DetaylıArdışıl Devre Sentezi (Sequential Circuit Design)
Ardışıl Devre Sentezi (Sequential Circuit Design) Ardışıl devre tasarımı prosedürü: Adım 1: Problemin tanımına uygun olarak durum tablosunu yapılır. Tablo şimdiki durumları, girişleri, gelecek durumları
DetaylıBölüm 3 AC Devreler. 1. AC devrede, seri RC ağının karakteristiklerini anlamak. 2. Kapasitif reaktans, empedans ve faz açısı kavramlarını anlamak.
Bölüm 3 AC Devreler DENEY 3-1 AC RC Devresi DENEYİN AMACI 1. AC devrede, seri RC ağının karakteristiklerini anlamak. 2. Kapasitif reaktans, empedans ve faz açısı kavramlarını anlamak. GENEL BİLGİLER Saf
DetaylıDENEY 6- Dijital/Analog Çevirici (DAC) Devreleri
DENEY 6- Dijital/Analog Çevirici (DAC) Devreleri DENEYİN AMACI 1. Dijitalden Analog a çevrimin temel kavramlarının ve teorilerinin anlaşılması GENEL BİLGİLER Şekil-1 Şekil-1 de bir direnç ağıyla gerçekleştirilmiş
DetaylıDeney 4: 555 Entegresi Uygulamaları
Deneyin Amacı: Deney 4: 555 Entegresi Uygulamaları 555 entegresi kullanım alanlarının öğrenilmesi. Uygulama yapılarak pratik kazanılması. A.ÖNBİLGİ LM 555 entegresi; osilasyon, zaman gecikmesi ve darbe
DetaylıT.C. İstanbul Medeniyet Üniversitesi Mühendislik ve Doğa Bilimleri Fakültesi Elektrik-Elektronik Mühendisliği Bölümü
T.C. İstanbul Medeniyet Üniversitesi Mühendislik ve Doğa Bilimleri Fakültesi Elektrik-Elektronik Mühendisliği Bölümü MANTIK DEVRELERİ TASARIMI LABORATUVARI DENEY FÖYLERİ 2018 Deney 1: MANTIK KAPILARI VE
Detaylı