Bölüm 11 Temel İşlemsel Yükselteç Devreleri

Transkript

1 Bölüm 11 Temel İşlemsel Yükseleç Devreleri DENEY 11-1 Eviren Yükseleç DENEYİN AMACI 1. Eviren yükselecin çalışma prensibini anlamak. 2. Eviren yükselecin giriş ve çıkış dalga şekilleri ile gerilim kazancını ölçmek. GENEL BİLGİLER Önemli İşlemsel Yükseleç Kavramları 1. Görünürde oprak (görünürde kısa devre) Normal kısa devre, iki uçaki gerilimin eşi ve bu iki uç arasındaki akımın maksimum olması anlamına gelmekedir. Ancak, OPA nın "+" ve "-" giriş uçlarındaki (-) ve (+) gerilimleri eşi olmasına rağmen "+" ve "-" uçlardan akım akmamakadır. Bu olay, görünürde kısa devre ve aynı zamanda, eviren yükseleçe + uç genelde oprağa bağlandığı için, görünürde oprak olarak adlandırılır. Bu durum OPA da Zi= ve Av= olmasından kaynaklanır. Z İ = olduğu için, giriş ucuna doğru akım akmayacakır. A = olduğu için de, önemsiz büyüklüke bir İ gerilimi uygulandığında, önemli ölçüde bir çıkış gerilimi elde edilecekir. İ ihmal edilebilecek kadar küçük olduğu için, (-) ve (+) yaklaşık olarak eşi olur. 2. Açık-çevrim kazancı Açık-çevrim kazancı çok büyük olup ideal durumda dur. 3. Kapalı-çevrim kazancı Açık çevrin kazancı çok büyük olduğu için, açık çevrim düzenlemeli OPA, yükseleç olarak uygun değildir. Çünkü aşırı büyük kazanç, yükseleç çıkışının kolaylıkla doyuma gimesine neden olur. OPA yükseleç olarak kullanılacaksa, kazancı konrol edebilmek için devreye negaif geri besleme eklenmelidir. 11-1

2 İşlemsel yükseleçler kullanılarak birçok karmaşık devre oluşurulabilir. Bu devreler, ne kadar karmaşık olursa olsun, esasında emel devrelerden oluşur. Burada yükseleç olarak kullanılan iki emel işlemsel yükseleç devresi anıılacakır: eviren yükseleç devresi ve evirmeyen yükseleç devresi. Eviren Yükseleç Eviren yükseleç devresi Şekil (a) da ve eşdeğer devresi de Şekil (b) de göserilmişir. (a) Praik devre (b) Eşdeğer devre Şekil Eviren yükseleç Görünürde oprak kavramına bağlı olarak, OPA nın evirici giriş ucuna doğru akım akmayacakır. Bununla birlike (-)=(+)=0 olduğu için, o= -I f R f, İ =I 1 R 1 ve I 1 =I f olur. Av = o i = IfRf I Rf = 1R1 R1 O ile İ arasında 180 o faz farkı vardır. Bu devre, kazancı amamen geri besleme devresi arafından belirlendiği ve OPA karakerisiklerinden bağımsız olduğu için, oldukça kararlıdır. Örnek : Şekil 'de göserildiği gibi, R 1 =10KΩ, R f =100KΩ, İ =0.5, O =? Çözüm : Av= -R f / R 1 = -100K / 10K = -10, O = İ A = 0.5 (-10) =

3 KULLANILACAK ELEMANLAR 1. KL Temel Elekrik Devreleri Deney Düzeneği 2. KL İşlemsel Yükseleç Devre Modülü (2) 3. Osiloskop DENEYİN YAPILIŞI 1. KL modülünü, KL Temel Elekrik Devreleri Deney Düzeneğinin üzerine koyun ve b bloğunu belirleyin. Şekil (a) daki devre ve Şekil eki bağlanı diyagramı yardımıyla gerekli bağlanıları yapın. KL Düzeneğindeki +12DC ve -12DC sabi güç kaynaklarını, KL modülüne bağlayın. 2. KL Düzeneğinin üzerindeki Fonksiyon Üreecini kullanarak, IN1 (TP3) ucuna 1KHz lik bir sinüzoidal işare uygulayın. OUT (TP7) çıkış ucuna osiloskop bağlayın. 3. Osiloskop ekranında maksimum, bozulmasız çıkış dalga şekli elde edilecek şekilde, sinüzoidal sinyalin genliğini yavaşça arırın. IN1 ucundaki IN1 giriş gerilimini ve OUT ucundaki OUT çıkış gerilimini ölçün ve Tablo 'e kaydedin. Giriş ve çıkış dalga şekilleri arasındaki faz ilişkisini belirleyin ve gerilim kazancını hesaplayın. Av OUT = = IN1 4. Giriş sinyal bağlanılarını çıkarın ve IN1 giriş ucunu oprağa bağlayın. Osiloskop kullanarak (DC bağlanıda), OUT çıkış ucundaki DC seviyeyi (çıkış offse gerilimi) ölçün ve kaydedin. dc =. 5. Şekil (b) deki devre ve Şekil eki bağlanı diyagramı yardımıyla gerekli bağlanıları yapın. Bağlanı kablolarını kullanarak R3'ü devreye bağlayın. 11-3

4 6. 4. adımı ekrarlayın. Ölçülen DC seviye 0 değilse, R3(100K)'ü ayarlayarak bu seviyeyi 0 yapın ve 3. adımları ekrarlayın. 8. R3(100K)'ü rasgele ayarlayarak çıkış dalga şeklinin değişip değişmediğini gözleyin. Dalga Şekli P-P IN1 Ofse Ayarsız OUT IN1 Ofse Ayarlı OUT Tablo (a) Ofse ayarsız (b) Ofse ayarlı Şekil Eviren yükseleç devreleri 11-4

5 Şekil Bağlanı diyagramı (KL blok b) Şekil Bağlanı diyagramı (KL blok b) SONUÇLAR Eviren bir yükseleçe, giriş ve çıkış gerilimleri arasındaki faz farkı 180 o dir ve gerilim kazancı, giriş direnci ve geri besleme direnci arafından belirlenir. 11-5

6 DENEY 11-2 Evirmeyen Yükseleç DENEYİN AMACI 1. Evirmeyen yükselecin çalışma prensibini anlamak. 2. Evirmeyen yükselecin giriş ve çıkış dalga şekilleri ile gerilim kazancını ölçmek. GENEL BİLGİLER Eviren yükseleç devresi Şekil (a) da ve eşdeğer devresi de Şekil (b) de göserilmişir. (a) Devre (b) Eşdeğer devre Şekil Evirmeyen yükseleç Eşdeğer devreden, aşağıdaki denklemler elde edilir: I f =I 1 R1 i R1 i = o = R1 + Rf, o R1 + Rf Böylece o R1 + Rf Rf Av = = = 1+ i R1 R1 O, İ ile aynı fazdadır. 11-6

7 Örnek : Şekil (a)'da göserildiği gibi, R 1 =1KΩ, R f =10KΩ, İ =1, O =? Çözüm : Rf 10K o = i ( 1+ ) = 1 (1 + ) = 11 R1 1K Bu devrede kullanılan besleme gerilimi değeri, 11 an büyük olmalıdır. Aksi akdirde maksimum çıkış, besleme gerilimine eşi olur. KULLANILACAK ELEMANLAR 1. KL Temel Elekrik Devreleri Deney Düzeneği 2. KL İşlemsel Yükseleç Devre Modülü (2) 3. Osiloskop DENEYİN YAPILIŞI 1. KL modülünü, KL Temel Elekrik Devreleri Deney Düzeneğinin üzerine koyun ve b bloğunu belirleyin. Şekil deki devre ve Şekil eki bağlanı diyagramı yardımıyla gerekli bağlanıları yapın. 2. KL Düzeneğindeki +12DC ve -12DC sabi güç kaynaklarını, KL modülüne bağlayın. 3. KL Düzeneğinin üzerindeki Fonksiyon Üreecini kullanarak, IN2 (TP4) ucuna 1KHz lik bir sinüzoidal işare uygulayın. OUT (TP7) çıkış ucuna osiloskop bağlayın. 4. Osiloskop ekranında maksimum, bozulmasız çıkış dalga şekli elde edilecek şekilde, sinüzoidal sinyalin genliğini yavaşça arırın. IN2 ucundaki IN2 giriş gerilimini ve OUT ucundaki OUT çıkış gerilimini ölçün ve Tablo 'e kaydedin. 11-7

8 5. Giriş ve çıkış dalga şekilleri arasındaki faz ilişkisini belirleyin ve gerilim kazancını hesaplayın. OUT Av = = IN 2 Dalga Şekli P-P IN2 OUT Tablo Şekil Evirmeyen yükseleç Şekil Bağlanı diyagramı (KL blok b) 11-8

9 SONUÇLAR Evirmeyen bir yükseleçe, giriş ve çıkış gerilimleri arasındaki faz farkı 0 o dir ve gerilim kazancı, giriş ve geri besleme dirençleri arafından belirlenir. 11-9

10 DENEY 11-3 Gerilim İzleyici DENEYİN AMACI 1. Gerilim izleyicinin çalışma prensibini anlamak. 2. Gerilim izleyicinin giriş ve çıkış dalga şekilleri ile gerilim kazancını ölçmek. GENEL BİLGİLER Şekil 'de göserilen gerilim izleyici, bir evirmeyen yükseleç uygulamasıdır. Rf R 1 = olduğu için Av = 1+ = 1 R1 Şekil Gerilim izleyici Bu nedenle bu devre yükseleç olarak çalışmakadır. Bununla birlike, Z İ = ve Z O çok küçük olduğu için, gerilim izleyici yaygın olarak empedans uydurmada kullanılır. KULLANILACAK ELEMANLAR 1. KL Temel Elekrik Devreleri Deney Düzeneği 2. KL İşlemsel Yükseleç Devre Modülü (2) 3. Osiloskop 11-10

11 DENEYİN YAPILIŞI 1. KL modülünü, KL Temel Elekrik Devreleri Deney Düzeneğinin üzerine koyun ve b bloğunu belirleyin. Şekil deki devre ve Şekil eki bağlanı diyagramı yardımıyla gerekli bağlanıları yapın. KL Düzeneğindeki +12DC ve -12DC sabi güç kaynaklarını, KL modülüne bağlayın. 2. KL Düzeneğinin üzerindeki Fonksiyon Üreecini kullanarak, IN2 (TP4) ucuna 1KHz lik bir sinüzoidal işare uygulayın. 3. Osiloskobun girişini OUT (TP7) çıkış ucuna bağlayın. Osiloskop ekranında maksimum, bozulmasız çıkış dalga şekli elde edilecek şekilde, Fonksiyon Üreecinin çıkış genliğini yavaşça arırın. IN2 ve OUT dalga şekillerini ve epedenepeye değerlerini ölçüp Tablo 'e kaydedin. 4. Fonksiyon Üreecinin çıkış genliğini rasgele değişirerek, OUT un daima İN2 ye benzer olup olmadığını gözleyin. 5. A gerilim kazancını hesaplayın. Av = OUT IN 2 = Dalga Şekli P-P IN2 OUT Tablo

12 Şekil Gerilim izleyici devresi Şekil Bağlanı diyagramı (KL blok b) SONUÇLAR Gerilim izleyici, gerilim kazancı 1 olan evirmeyen bir yükseleç olarak düşünülebilir. Bu devrenin giriş empedansı, evirmeyen yükseleçlerde olduğu gibi, çok yüksekir. Gerilim izleyici devresi gerçekleşirmek için µa741 kullanılması durumunda, Z İ, 200MΩ kadar yüksek olabilir ve giriş kapasiansı yaklaşık olarak 1pF'dır. Çıkış empedansı 1Ω dan çok daha küçük ve ban genişliği yaklaşık 1MHz olur. Çıkış empedansı 1Ω dan çok daha küçük olduğu için, bu devrenin karakerisikleri, çok küçük bir yük direnci bağlanması durumunda köüleşecekir. Özellikle büyük giriş sinyali uygulanması durumunda, işlemsel yükseleç çıkışı kolaylıkla doyuma gideceği için, yükselme hızının ekisi çok önemli olacakır

13 DENEY 11-4 Fark Yükseleci DENEYİN AMACI 1. Fark yükselecinin çalışma prensibini anlamak. 2. Fark yükselecinin çıkış gerilimini ölçmek. GENEL BİLGİLER Şekil (a)'da göserildiği gibi, fark yükseleci yada çıkarma devresi, sırasıyla biri eviren diğeri evirmeyen iki giriş ucu içermekedir. (a) Devre (b) Sadece 1 ele alınırsa (c) Sadece 2 ele alınırsa Şekil Fark yükseleci Süperpozisyon eoremine göre devre aşağıdaki gibi analiz edilebilir: 1. Şekil (b) de göserildiği gibi, 1 in giriş ucuna uygulanıp 2 nin oprağa bağlanması durumunda, eviren yükselece benzer şekilde o1 = 1 (-R2/R1) 11-13

14 2. Şekil (c) de göserildiği gibi, 2 nin giriş ucuna uygulanıp 1 in oprağa bağlanması durumunda o2 = 2(R4/(R3+R4)(1+R2/R1) 3. o = o1 + o2 = 1(-R2/R1) + 2(R4/(R3+R4))((R1+R2)/R1) R 1 =R 3 ve R 2 =R 4 olursa; o = 1(-R2/R1) + 2(R2/(R1+R2))((R1+R2)/R1) = 1(-R2/R1) + 2(R2/R1) = (2-1)R2/R1 KULLANILACAK ELEMANLAR 1. KL Temel Elekrik Devreleri Deney Düzeneği 2. KL İşlemsel Yükseleç Devre Modülü (2) 3. Mulimere DENEYİN YAPILIŞI 1. KL modülünü, KL Temel Elekrik Devreleri Deney Düzeneğinin üzerine koyun ve b bloğunu belirleyin. Şekil deki devre ve Şekil eki bağlanı diyagramı yardımıyla gerekli bağlanıları yapın. KL Düzeneğindeki +12DC ve -12DC sabi güç kaynaklarını, KL modülüne bağlayın ve 2 gerilimleri Tablo de belirilen değerlere eşi olacak şekilde, sırasıyla R1(500Ω) ve R10(500Ω) dirençlerini ayarlayın. 3. Mulimere (DC kademesinde) kullanarak, OUT çıkış ucundaki gerilimi ölçün ve Tablo 'e kaydedin. Hesaplanan OUT = ( 2-1 )R 12 /R 4, R 4 =4.7KΩ ve R 12 =10KΩ. 4. Tablo 'i amamlayın

15 1 2 Ölçülen OUT Hesaplanan OUT Tablo Şekil Fark yükseleci Şekil Bağlanı diyagramı (KL blok b) SONUÇLAR Fark yükseleci, aynı anda hem eviren hem de evirmeyen yükseleç karakerisiklerine sahipir. Fark sinyal girişli konfigürasyon, CMRR değerlerinin yükselmesine sebep olur. Bundan dolayı fark devresi, sensör sinyallerini (zayıf sinyal) algılama ve yükselmede sıklıkla kullanılır

16 DENEY 11-5 Toplayıcı DENEYİN AMACI 1. Toplayıcı devrenin çalışma prensibini anlamak. 2. Çıkış gerilimi ve iki giriş gerilimi arasındaki ilişkiyi anlamak. GENEL BİLGİLER Şekil (a)'da göserilen oplayıcı devre, farklı sayıda giriş ucu içerebilir. (a) Devre (b) Sadece 1 ele alınırsa (c) Sadece 2 ele alınırsa Şekil Toplayıcı devre Süperpozisyon eoremine göre devre aşağıdaki gibi analiz edilebilir: 1. 1 giriş ucuna uygulanmış ve 2 oprağa bağlanmışır. (-), (+) ile aynı poansiyelde olduğu için R 2 üzerinden akım akmaz ve devre, Şekil (b)'de göserildiği gibi, eviren yükseleç olarak çalışır. o1 = 1 (-Rf/R1) 11-16

17 2. 2 giriş ucuna uygulanmış ve 1 oprağa bağlanmışır. Şekil (c)'de göserildiği gibi, prensip 1'deki ile aynıdır. o2 = 2 (-Rf/R2) 3. o = o1 + o2 = 1 (-Rf/R1) + 2 (-Rf/R2) R 1 =R 2 olursa, o = -Rf/R1 (1+2). R f =R 1 olursa, o = - (1 + 2). KULLANILACAK ELEMANLAR 1. KL Temel Elekrik Devreleri Deney Düzeneği 2. KL İşlemsel Yükseleç Devre Modülü (2) 3. Mulimere DENEYİN YAPILIŞI 1. KL modülünü, KL Temel Elekrik Devreleri Deney Düzeneğinin üzerine koyun ve b bloğunu belirleyin. Şekil deki devre ve Şekil eki bağlanı diyagramı yardımıyla gerekli bağlanıları yapın. Bağlanı kablolarını kullanarak R3 ü devreye bağlayın. KL Düzeneğindeki +12DC ve -12DC sabi güç kaynaklarını, KL modülüne bağlayın ve 2 gerilimleri Tablo de belirilen değerlere eşi olacak şekilde, sırasıyla R1(500Ω) ve R3(100K) dirençlerini ayarlayın. 3. Mulimere (DC kademesinde) kullanarak, OUT çıkış ucundaki gerilimi ölçün ve Tablo 'e kaydedin. 4. O = -(R 12 /R 3 )( ) değerini hesaplayın ve kaydedin. R 3 =10K ve R 12 =10KΩ. 5. Tablo 'i amamlayın

18 Ölçülen O Hesaplanan O Tablo Şekil Toplayıcı yükseleç Şekil Bağlanı diyagramı (KL blok b) 11-18

19 SONUÇLAR Toplayıcı aslında, eviren yükselecin farklı bir çeşididir. Eğer giriş uçlarına DC sinyaller uygulanırsa, çıkış ucunda oraya çıkan değer eorik değere yakın olur. Giriş uçlarına AC sinyaller (özellikle kare dalga) uygulanması durumunda, yükselme hızı sınırlamasından dolayı, oplama nokasında genellikle epe üreilecek ve bu da oplam değerin doğruluğunu ekileyecekir. Toplayıcı, yüksek-hızlı analog oplayıcılarda yada darbe karışırıcılarda yaygın olarak kullanılır

20 DENEY 11-6 Kırpıcı Devre DENEYİN AMACI 1. Kırpıcı devrenin çalışma prensibini anlamak. 2. Kıpıcı devrelerinin giriş ve çıkış dalga şekillerini ölçmek. GENEL BİLGİLER Şekil (a) ve (b) de, iki farklı kırpıcı devre göserilmişir. Çalışma prensipleri aşağıda kısaca anlaılmışır: (a) Şekil Kırpıcı devreler (b) Şekil (a) daki kırpıcı devre için: Eğer 1. O > ( F1 + ZD2 ) ise O = F1 + ZD2 2. ( F1 + ZD2 ) > O > -( F ) ise O = O 3. O < -( F ) ise O = -( F1 + ZD1 ) 4. Giriş ucuna sinüzoidal sinyal uygulanırsa, çıkış dalga şekli yaklaşık kare dalga olur. Bu devrede R2, akımı sınırlamak için kullanılmışır. Şekil (b) deki kırpıcı devre için: Eğer 1. O > ZD ise, O gerilimi ZD değerinde sabi kalacak şekilde, zener diyo akif hale gelir F < O < ZD ise O sabi kalır. 3. O < - F ise O = -0.6 olur

21 KULLANILACAK ELEMANLAR 1. KL Temel Elekrik Devreleri Deney Düzeneği 2. KL İşlemsel Yükseleç Devre Modülü (2) 3. Osiloskop DENEYİN YAPILIŞI 1. KL modülünü, KL Temel Elekrik Devreleri Deney Düzeneğinin üzerine koyun ve a bloğunu belirleyin. Şekil deki devre ve Şekil eki bağlanı diyagramı yardımıyla (# işareli klips hariç) gerekli bağlanıları yapın. Bağlanı kablolarını kullanarak R3'ü devreye bağlayın. KL Düzeneğindeki +12DC ve -12DC sabi güç kaynaklarını, KL modülüne bağlayın. 2. KL Düzeneğindeki Fonksiyon Üreecini kullanarak, IN (TP1) ucuna 1KHz lik sinüzoidal işare uygulayın. OUT (TP5) çıkış ucuna osiloskop bağlayın. Devrenin çıkış gerilimi 14 P-P den büyük olacak şekilde, Fonksiyon Üreecinin çıkış genliğini yavaşça arırın. IN ucundaki IN giriş gerilimini ve TP5 ucundaki OUT çıkış gerilimini ölçün ve Tablo 'e kaydedin. 3. # işareli klipsi yerine akarak CR3 ve CR4 ü ( ZD =6.2.) devreye bağlayın. IN ucundaki IN giriş gerilimini ve TP6 ucundaki OUT çıkış gerilimini ölçün ve Tablo 'e kaydedin. 4. Şekil deki devre ve Şekil eki bağlanı diyagramı yardımıyla gerekli bağlanıları yapın. KL Düzeneğindeki +12DC ve -12DC sabi güç kaynaklarını, KL modülüne bağlayın. 5. KL Düzeneğindeki Fonksiyon Üreecini kullanarak, IN (TP1) ucuna 1KHz lik sinüzoidal işare uygulayın. OUT (TP5) çıkış ucuna osiloskop bağlayın. Fonksiyon Üreecinin çıkış genliğini yavaşça arırın ve OUT (TP5) ucundaki maksimum çıkış geriliminin yaklaşık olarak +6.2 olup olmadığını gözleyin

22 CR3 ve CR4 bağlı değil CR3 ve CR4 bağlı IN OUT Tablo Şekil Kırpıcı devre (1) Şekil Bağlanı diyagramı (KL blok a) 11-22

23 Şekil Kırpıcı devre (2) Şekil Bağlanı diyagramı (KL blok a) SONUÇLAR Kırpıcı devre, eviren bir yükseleçle birlike, çıkış gerilimini kırpabilecek, sabi gerilim karakerisiklerine sahip bir zener diyo içermekedir. Çıkış dalga şekli bozulmuş olduğu için, bu devre, am dalga şekli yerine, sedece uygun bir gerilim seviyesi gerekli olduğu durumda kullanılabilir

24 DENEY 11-7 Sabi Gerilim Devresi DENEYİN AMACI 1. Sabi gerilim devresinin çalışma prensibini anlamak. 2. Sabi gerilim devresinin çıkış gerilimini ölçmek. GENEL BİLGİLER Şekil (a) da göserilen sabi gerilim devresi, Şekil (b)'de göserilen devre ile evirmeyen yükseleç devresinin birleşiminden oluşmuşur. (a) (b) Şekil Sabi gerilim devresi Şekil (b) de göserilen basi sabi gerilim devresinin çalışması, evirmeyen yükseleç eklenmesi ile iyileşirilmişir. Çünkü: 1. O = Z (1+R f /R 1 ) çıkış genliği, R f /R 1 ile belirlenebilir. 2. Yükleme ekisi engellenebilir. Evirmeyen yükseleç, çok büyük Z İ ve çok küçük Z O özelliklerine sahip olduğu için, empedans uydurma fonksiyonunu yerine geirebilir. 3. Çıkış akımı OP-AMP an çekildiği için,daha büyük çıkış akımı elde edilebilir

25 KULLANILACAK ELEMANLAR 1. KL Temel Elekrik Devreleri Deney Düzeneği 2. KL İşlemsel Yükseleç Devre Modülü (2) 3. Mulimere DENEYİN YAPILIŞI 1. KL modülünü, KL Temel Elekrik Devreleri Deney Düzeneğinin üzerine koyun ve a bloğunu belirleyin. Şekil deki devre ve Şekil eki bağlanı diyagramı yardımıyla gerekli bağlanıları yapın. 2. KL Düzeneğindeki +12DC ve -12DC sabi güç kaynaklarını, KL modülüne bağlayın. 3. Mulimere (DC kademesinde) kullanarak, OUT (TP5) çıkış ucundaki gerilimin yaklaşık olarak sabi 9 değerine sahip olup olmadığını ölçün. Şekil

26 Şekil Bağlanı diyagramı (KL blok a) SONUÇLAR Şekil (a) da göserilen devrenin çıkış gerilimi, OP-AMP ın besleme gerilimi arafından sınırlandığı için, regüle edilmiş gerilim değeri besleme geriliminden daha yüksek olamaz

27 DENEY 11-8 Sabi Akım Devresi DENEYİN AMACI 1. Sabi akım devresinin çalışma prensibini anlamak. 2. Sabi akım devresinin çıkış akımını ölçmek. GENEL BİLGİLER Şekil de göserilen sabi akım devresi, üç emel kısımdan oluşmakadır: 1. R 1, Z D ve R10K dan oluşan referans gerilim kaynağı 2. Gerilim izleyici olarak çalışan bir OP-AMP 3. R L, bir ransisör ve R E 'den oluşan akım çıkış devresi. Burada R L den akan akım ransisör arafından sağlanır ve bu devrenin I C akımının konrolü, I B nin büyüklüğü konrol edilerek gerçekleşirilir. ref değeri sabi kalan bu devrede, R L değişse bile I C aynı kalacakır. Transisör akif bölgede (I C =βi B ) çalışığı için, I C değeri sadece I B ye bağlıdır ve R L değerinden bağımsızır. Ic I E = I L Şekil Sabi akım devresi 11-27

28 KULLANILACAK ELEMANLAR 1. KL Temel Elekrik Devreleri Deney Düzeneği 2. KL İşlemsel Yükseleç Devre Modülü (2) 3. Mulimere DENEYİN YAPILIŞI 1. KL modülünü, KL Temel Elekrik Devreleri Deney Düzeneğinin üzerine koyun ve a bloğunu belirleyin. Şekil deki devre ve Şekil eki bağlanı diyagramı yardımıyla (# ve $ işareli klipsler hariç) gerekli bağlanıları yapın. Bağlanı kablolarını kullanarak R2'yi devreye bağlayın. R27(1KΩ), R L olarak kullanılmakadır. KL Düzeneğindeki +12DC ve -12DC sabi güç kaynaklarını, KL modülüne bağlayın. 2. R2 yi, referans gerilim (ref) 1 olacak şekilde ayarlayın. Ampermerede göserilen I L yük akımını okuyun ve TP5 ( TP5 ) ucundaki çıkış gerilimini ölçün. Sonuçları Tablo 'e kaydedin. 3. * işareli klipsi devreden çıkarın ve # işareli klipsi devreye bağlayın. Böylece, R L, 2.2KΩ(R26) olarak değişmiş olur. 2. adımı ekrarlayın. 4. # işareli klipsi devreden çıkarın ve $ işareli klipsi devreye bağlayın. Böylece, R L, 150Ω(R28) olarak değişmiş olur. 2. adımı ekrarlayın. 5. Ölçülen I L akım değerinin sabi kalıp kalmadığını konrol edin. R L 1KΩ 2.2KΩ 150Ω TP5 I L Tablo

29 Şekil Sabi akım devresi Şekil Bağlanı diyagramı (KL blok a) SONUÇLAR Şekil deki devrede, I C nin büyüklüğü I B arafından belirlenmekedir, I L =I C =βi B. Bundan dolayı I B sabi kaldığı sürece, I C de, R C değerinden bağımsız olarak, sabi kalır. Eğer ransisör doyum bölgesinde çalışırsa, I C =( CC C )/R C olacağı için, I C değeri R C değeri ile birlike değişirilebilir. Bu yüzden ransisör, akif bölgede çalışacak şekilde öngerilimlenmelidir

30 DENEY 11-9 Türev Alıcı Devre DENEYİN AMACI 1. Türev alıcı devrenin çalışma prensibini anlamak. 2. Türev alıcı devrenin giriş ve çıkış dalga şekilerini ölçmek. GENEL BİLGİLER (a) Temel devre (b) Praik devre Şekil RC ürev alıcı devre Şekil (a) da göserilen ürev alıcı devre, emelde bir RC ürev devresi uygulamasıdır. Bu devredeki I C, aşağıdaki gibi hesaplanabilir: I C = I R = Qc = dqc d Cc = C = dc d o = IcR = RC Ci = C di d di d i kare dalga ise, O darbe dizisi olur. i üçgen dalga ise, O kare dalga olur

31 Şekil (b)'de göserildiği gibi, praik devrelerde, yüksek frekans gürülüsünü, çok küçük X CS den dolayı devrenin kararsız çalışmasını ve yüksek frekansa çok büyük yükselme fakörünü engellemek amacıyla, R S direnci bağlanır. R 1 direnci, giriş ucunda dengeleme direnci olarak kullanılır. KULLANILACAK ELEMANLAR 1. KL Temel Elekrik Devreleri Deney Düzeneği 2. KL İşlemsel Yükseleç Devre Modülü (2) 3. Osiloskop 4. Mulimere DENEYİN YAPILIŞI 1. KL modülünü, KL Temel Elekrik Devreleri Deney Düzeneğinin üzerine koyun ve a bloğunu belirleyin. Şekil deki devre ve Şekil eki bağlanı diyagramı yardımıyla gerekli bağlanıları yapın. KL Düzeneğindeki +12DC ve -12DC sabi güç kaynaklarını, KL modülüne bağlayın. 2. KL Düzeneğindeki Fonksiyon Üreecini kullanarak, IN ucuna 1KHz lik sinüzoidal işare uygulayın. OUT çıkış ucuna osiloskop bağlayın. 3. Osiloskop ekranında maksimum, bozulmasız kare dalga şekli elde edilecek şekilde, R 20 (50K) direncini ayarlayın ve R 20 değerini ölçün. R 20 = Ω. 4. IN ve OUT gerilim dalga şekillerini Tablo 'e kaydedin. = RC OUT 1 d d IN 5. IN 'in frekansını değişirerek 3. ve 4. adımları ekrarlayın

32 Tablo Şekil Türev alıcı devre Şekil Bağlanı diyagramı (KL blok a) 11-32

33 SONUÇLAR Gelişirilmiş bir ürev devresi, Şekil (b)'e göserilmişir. (a) Temel (b) Gelişirilmiş Şekil Türev alıcı devreler C 1 ve R 1, Şekil (a)'daki devrede üreilen kararsızlık yada osilayonu oradan kaldırmak için kullanılmakadır. Burada, C 1 <<C ve R 1 <<R dir. C 1 ile, yukarısında X C1 in hızlı bir şekilde küçüldüğü ve yüksek-frekans kazancının ve aynı zamanda gürülünün azaldığı, maksimum bir ürev frekansı ayarlanabilir. R 1, yüksek-frekans kazancını sınırlayarak, devre çıkışının doyuma ulaşmasını ve osilasyon oluşmasını önler. Ayrıca giriş akımının azalmasına neden olur. R 1 ve C 1 seçilirken şu kurala uyulmalıdır : R 1 C=RC

34 DENEY İnegral Devresi DENEYİN AMACI 1. İnegral devresinin çalışma prensibini anlamak. 2. İnegral devresinin giriş ve çıkış dalga şekilerini ölçmek. GENEL BİLGİLER (a) Temel devre (b) Praik devre Şekil İnegral devresi Şekil (a) daki inegral alıcı devre emelde, Şekil (b) de göserilen RC inegral devresi uygulamasıdır. Bu devredeki I C, aşağıdaki gibi hesaplanır: Şekil RC inegral alıcı devresi I C = I R I R = i 0 = R i = Ic R Q Ic 1 1 i 1 o = c = = = Icd = d = id C C C C R RC 11-34

35 Şekil (b) de, praik bir inegral alıcı devre göserilmişir. Bu devredeki R 2, yükseleç çıkışının doyuma ulaşmasını ve alçak frekanslarda büyük X c nedeniyle inegral devresinin yanlış çalışmasını engelleyebilir. KULLANILACAK ELEMANLAR 1. KL Temel Elekrik Devreleri Deney Düzeneği 2. KL İşlemsel Yükseleç Devre Modülü (2) 3. Osiloskop DENEYİN YAPILIŞI 1. KL modülünü, KL Temel Elekrik Devreleri Deney Düzeneğinin üzerine koyun ve a bloğunu belirleyin. Şekil eki devre ve Şekil eki bağlanı diyagramı yardımıyla gerekli bağlanıları yapın. Bağlanı kablolarını kullanarak R2 yi devreye bağlayın. KL Düzeneğindeki +12DC ve - 12DC sabi güç kaynaklarını, KL modülüne bağlayın. 2. KL Düzeneğindeki Fonksiyon Üreecini kullanarak, IN giriş ucuna 1KHz, 0.5 P-P lik kare dalga uygulayın. OUT çıkış ucuna osiloskop bağlayın. Giriş frekansı f 1 2πR C Osiloskopa, doğrusallığı iyi bir üçgen dalga görülünceye kadar, R2(10K) yi ayarlayın. 4. IN ve OUT dalga şekillerini ölçün ve Tablo 'e kaydedin

36 Tablo Ölçülen giriş ve çıkış dalga şekilleri Şekil İnegral alıcı devre Şekil Bağlanı diyagramı (KL blok a) 11-36

37 SONUÇLAR İnegral devresi, Şekil de göserilen alçak geçiren filre gibi fonksiyon gösermekedir. İnegral alıcı devrenin, yukarısında çalışacağı, birinci köşe frekansı f1=1/(2πr 1 C) iken, devrenin ekisiz hale geleceği frekans değeri de f2=1/(2πrc) dir. Bu nedenle, inregral alıcı devrenin giriş sinyali frekansı f1 ile f2 arasında sınırlandırılmalıdır. Şekil Alçak geçiren filre 11-37

38 DENEY Ensrümanasyon Yükseleç DENEYİN AMACI 1. Ensrümanasyon yükselecin çalışma prensibini anlamak. 2. Ensrümanasyon yükselecin giriş ve çıkış dalga şekilerini ölçmek. GENEL BİLGİLER Şekil de, ensrümanasyon yükseleç olarak adlandırılan, gelişirilmiş bir fark yükseleci göserilmişir: Şekil Ensrümanasyon yükseleç o = ( )(1 1 i = i i 2 i + 2 i1 2R3 R7 Av = (1 + ) R4 R5 2R3 R7 ) R4 R5 Temel fark yükseleci devresi, Şekil de göserilmişir. Aynı anda R 1 ve R 2 yada R 3 ve R 4 ün ayarlanmasını gerekirdiği için, bu devrenin kazancını ayarlamak zordur. Diğer yandan, Şekil ve yukarıdaki denklemden görüldüğü gibi, ensrumanasyon yükselecin A değeri, basiçe R4 ayarlanarak değişirilebilir

39 Şekil Temel fark yükseleci KULLANILACAK ELEMANLAR 1. KL Temel Elekrik Devreleri Deney Düzeneği 2. KL İşlemsel Yükseleç Devre Modülü (3) 3. Osiloskop DENEYİN YAPILIŞI 1. KL modülünü, KL Temel Elekrik Devreleri Deney Düzeneğinin üzerine koyun ve b bloğunu belirleyin. Şekil deki devre ve Şekil eki bağlanı diyagramı yardımıyla gerekli bağlanıları yapın. Bağlanı kablolarını ile R1 ve R3 ü devreye bağlayın. KL Düzeneğindeki +12DC ve -12DC sabi güç kaynaklarını, KL modülüne bağlayın. 2. KL Düzeneğindeki Fonksiyon Üreecini kullanarak, IN1 giriş ucuna 1KHz, 1 P-P lik sinüzoidal sinyal uygulayın. 3. i1 = i2 olacak şekilde R1(1K) i ayarlayın. Osiloskop kullanarak, i = i1 - i2 ve OUT gerilimlerini ölçün ve Tablo e kaydedin. 4. i2 = i1 /2 olacak şekilde R1(1K) i ayarlayın. Osiloskop kullanarak, i = i1 - i2 ve OUT gerilimlerini ölçün ve Tablo e kaydedin. 5. i2 =0 olacak şekilde R1(1K) i ayarlayın. Osiloskop kullanarak, i = i1 - i2 ve OUT gerilimlerini ölçün ve Tablo e kaydedin

40 R1 i2 = i1 i2 = i1 /2 i2 =0 i = i1 - i2 OUT Tablo Şekil Bağlanı diyagramı (KL blok b) 11-40

41 SONUÇLAR Ensrümanasyon yükseleç devresinin i1 ve i2 girişlerine uygulanan sinyallerin fazları farklı ise, osiloskopa görünülenen sinyaller faz farkı nedeniyle kayacakır. 100KΩ>>1KΩ olduğu için, R1(1KΩ) değişken direncinin ayarlanması, dalga şeklinde çok küçük (hemen hemen görünmez) bir değişime neden olacakır. Bununla birlike R1(1KΩ) deki küçük bir değişim, yükselecin gürülü azalma yeeneğini gelişiren, CMRR değerini değişirebilir