SAYISAL TASARIM. Ege Üniversitesi Ege MYO Mekatronik Programı

Transkript

1 SAYISAL TASARIM Ege Üniversitesi Ege MYO Mekatronik Programı

2 BÖLÜM 2 Kayar Yazaçlar

3 Sayısal Tasarım 3 Kayar Yazacın Çalışma Şekilleri Kayar yazaç flip-flopların veri saklamak ve veri taşımak için belirli bir düzende bağlanması ile elde edilen devredir. Veri Girişi Veri Girişi Veri Çıkışı V. Girişi Veri Çıkışı Veri Çıkışı Seri giriş/sağa ötelemeli/seri çıkışlı Seri girişli/sola ötelemeli/seri çıkışlı Paralel Giriş/Seri çıkış Veri Girişi Veri Girişi Veri Çıkışı Veri Çıkışı Seri Giriş/Paralel Çıkış Paralel Giriş/Paralel Çıkış Sağa Döndür Sola Döndür

4 Sayısal Tasarım 4 4 bitlik 1010 sayısının kayar yazaca ötelenmesi

5 Sayısal Tasarım 5 4 bitlik 1010 sayısının kayar yazaçtan 0 ile temizlenmesi

6 Sayısal Tasarım 6 5 bit kayar yazaç.

7 Sayısal Tasarım 7 Seri Giriş Seri Çıkışlı Kayar Yazaç Kayar yazaçlar tümdevre (I) olarak kullanılabilir veya flipfloplar kullanılarak tasarlanan devreler olarak kullanılabilirler Her saat vurusu veri bitini bir sonraki flip-flop çıkışına taşır. Şekilde gösterilen 1 her vuru sonrası bir sonraki FF girişine ötelenir ve 5 vuru sonunda seri çıkışa ulaşır. Serial data input FF0 FF1 FF2 FF3 FF4 Serial D 0 Q 0 D 1 Q 1 D 2 Q 2 D 3 Q 3 D 4 Q 4 data output LK LK

8 Sayısal Tasarım 8 Uygulama Kayar yazaçların kullanım alanlarından biri sayısal devrelerde seri formdaki veriyi paralel forma dönüştürmektir.. Seri 1011 sayısı her vuru sonucu kayar yazaca yüklenir ve her FF çıkışından a paralel olarak okunabilir. 4 saat vurusu sonucunda veri çparalel çıkışlarda yer alır. Serial data input FF0 FF1 FF2 D 0 Q 0 D 1 Q 1 D 2 Q 2 D 3 Q 3 FF3 X LK

9 Sayısal Tasarım 9 Seri girişli/paralel çıkışlı shift register.

10 Sayısal Tasarım 10 4 bit Seri girişli/paralel çıkışlı shift register.

11 Sayısal Tasarım 11 74H164A Kayar Yazaç (Shift Register) 74H164A Tümdevresi MOS 8-bit seri giriş/paralel çıkışlı kayar yazaçtır. V +2.0 V ile +6.0 V. Aralığında olmalıdır LR LK Seri Girişler (9) (8) A B (1) (2) R R R R R R R R S S S S S S S S (3) (4) (5) (6) (10) (11) (12) (13) Q 0 Q 1 Q 2 Q 3 Q 4 Q 5 Q 6 Q 7 İki girişten biri izin amaçlı kullanılabilir, eğer izin amaçlı kullanılmayacak ise mantık 1 yapılmalıdır. 74H164A aktif DÜŞÜK asenkron temizleme girişine sahiptir. Veri girişi saat vurusunun yükselen kenarı ile girilir.

12 Sayısal Tasarım 12 74H164A Kayar Yazaç 74H164A nın B girişi aktif YÜKSEK izin girişi olarak kullanıldığında çıkış dalga şekli. LR Seri Girişler LK A B Q 0 MOS tümdevrelerde kullanılmayan girişler mutlaka bir mantık seviyeye bağlanmalıdır. Kullanılmayan çıkışlar boş bırakılmalıdır. Çıkışlar Q 1 Q 2 Q 3 Q 4 Q 5 Q 6 Q 7 lear lear

13 Sayısal Tasarım 13 Paralel Giriş/Seri Çıkışlı Kayar Yazaçlar Kayar yazaçlar paralel veriyi seriye dönüştürmek için de kullanılabilir. SHIFT/LOAD D 0 D 1 D 2 D 3 G 1 G 5 G 2 G 6 G 3 G 7 G 4 D D D D Q 0 Q 1 Q 2 Q 3 Seri veri çıkışı LK FF0 FF1 FF2 FF3

14 Sayısal Tasarım 14 74H165 Kayar Yazaç 74H165 tümdevresi MOS 8-bit paralel giriş/seri çıkışlı kayar yazaçtır. D 0 D 1 D 2 D 3 D 4 D 5 D 6 D 7 SH/LD SER LK INH LK (1) (10) (15) (2) (11) (12) (13) (14) (3) (4) (5) (6) SRG 8 (9) (7) Q 7 Q 7 Saat (LK) ve saat engelleme (LK INH) girişleri VEYA gecidi içeridan birleştirilmiştir. Bu girişlerden ikincisi aktif DÜŞÜK saat izin girişi diğeri ise saat girişi olarak kullanılır. Veri asenkron olarak SH/LD girişine DÜŞÜK seviye uygulanarak yüklenir. Bu hata YÜKSEK seviye uygulandığında saatin yükselen kenarında öteleme yapılır.

15 Sayısal Tasarım 15 74H165 Shift Register MSB

16 16 74H165 Shift Register MSB Q 7 Load lk Sayısal Tasarım

17 Sayısal Tasarım 17 Bidirectional Shift Register Bidirectional shift registerlar denetim hatlarının RIGHT/LEFT mantık seviyesine göre sağa veya sola öteleyebilirler. LK RIGHT/LEFT Serial data in Q 0 Q 1 Q 2 Q 3 Shift left Shift right

18 Sayısal Tasarım 18 Örnek RIGHT/LEFT denetim işareti terslenirse etkisi ne olur. LK RIGHT/LEFT Serial data in Q 0 Q 1 Q 2 Q 3 Shift Shift left right Shift Shift right left

19 Sayısal Tasarım 19 Universal Shift Register Universal shift register hem seri hem paralel giriş ve çıkışlara sahiptir. 74H194 tümdevresi 4 bit bidirectional universal shift registerdır. D 0 D 1 D 2 D 3 LR S 0 S 1 SR SER SL SER LK (1) (9) (10) (2) (7) (11) (3) (4) (5) (6) SRG 4 (15) (14) (13) (12) Q 0 Q 1 Q 2 Q 3

20 Sayısal Tasarım 20 Universal Shift Register LK Mode control inputs S 0 S 1 LR Serial data inputs SR SER SL SER Parallel data inputs D 0 D 1 D 2 D 3 Q 0 Parallel outputs Q 1 Q 2 Q 3 lear Load Shift right Shift left Inhibit lear

21 Sayısal Tasarım 21 Shift Register Sayıcılar Shift registerlar 1 veya 0 ları dolaştıran çıkış formuna sahip sayıcı olarak kullanılabilir. Bu sayıcılar Johnson ve ring sayıcılar olarak adlandırılmışlardır. Johnson sayacı D flipfloplardan elde edilebilir. FF0 FF1 FF2 FF3 D 0 Q 0 D 1 Q 1 D 2 Q 2 D 3 Q 3 Q 3 Q 3 LK Yada J-K flip floplardan elde edilebilir. Q 3 ve Q 3 çıkışları birinci FF J ve K girişlerine çapraz olarak bağlanır. LK J 0 Q 0 J 1 Q 1 J 2 Q 2 J 3 FF0 FF1 FF2 FF3 Q3 Q 3 Q3 K 0 Q 0 K 1 Q 1 K 2 Q 2 K 3 Q 3

22 F2 FF Sayısal Tasarım 22 Johnson Sayıcısı J 0 Q 0 K 0 Q 0 J 1 K 1 J 3 Q 3 K3 Q 3 Q FF3 Q 3 3 Saat işaretlerini yok sayarak tekrar çizersek çaprazlama daha belirgin ortaya çıkar. Bu yüzden bazen çapraz halka sayıcısı adı FF0 verilir. Çapraz Q 1 Q 1 J 2 Q2 K 2 Q2

23 Sayısal Tasarım 23 Johnson Sayıcısı Johnson sayıcı çıkışın her adımda sadece bir bitin değiştiği durumlarda kullanılabilir. 4 bit sayıcıda 8 çıkış vardır. Çıkış bit sayısı n ise durum sayısı 2n dir. 4-bit Johnson sayıcının çıkışı: LK Q 0 Q 1 Q 2 Q 3 Kalan 3 durumu yazın?

24 Sayısal Tasarım 24 Ring (Halka) Sayıcısı Ring sayıcılar J-K veya D flip-floplar kullanılarak gerçekleştirilebilir. 4 bit ring sayıcıyı D flipflop kullanarak gerçekleştirebiliriz. FF0 FF1 FF2 FF3 D 0 Q 0 D 1 Q 1 D 2 Q 2 D 3 Q 3 Q 3 LK Johnson sayıcı gibi ring sayıcıda J-K flip floplarla gerçekleştirilebilir. J 0 Q 0 J 1 Q 1 J 2 Q 2 J 3 FF0 FF1 FF2 FF3 Q3 K 0 Q 0 K 1 Q 1 K 2 Q 2 K 3 Q 3 Q 3 Q3 LK

25 F2 FF Sayısal Tasarım 25 Ring Sayıcısı J-K FF lar ile yeniden çizersek bu sayıcılara neden halka ( ring ) sayıcı adı verildiği daha açık ortaya çıkar. FF0 J 0 Q 0 K 0 Q 0 J 1 K 1 J 3 Q 3 K3 Q 3 Q FF3 Q 3 3 Eksikliği ring sayıcıda 1 li formda mı? Yoksa 0 lı formda mı? Sayma yapılacak önceden yüklenmesi zorunluluğudur. Q 1 Q 1 Artısı her sayma adımı tek bir kodu gösterir. J 2 Q2 K 2 Q2

26 Sayısal Tasarım 26 Ring Sayıcısı Ring sayıcılarda ya 1 yada 0 dolaştırılır. LK Q 0 Q 1 Q 2 Q 3 Q 4 Q 5 Q 6 Q 7

27 Sayısal Tasarım 27 74H195 ring sayıcı olarak bağlanması ve 1000 başlangıç değeri ile sayması.

28 Sayısal Tasarım 28 Kayar Yazaç Uygulamaları Shift register sayısal işareti geciktirme amaçlı kullanılabilir.. Her saat işaretinde oluşan gecikme= 1/40 MHz = 25 ns Toplam gecikme =8 x 25 ns = 200 ns 8-bit seri giriş/seri çıkışlı shift register 40 MHz saat işareti uygulandığında, çıkışındaki verinin gecikmesini hesaplayın. Data in LK Data in 25 ns LK 40 MHz A B SRG 8 Q 7 Q 7 Data out Data out t d = 200 ns

29 Sayısal Tasarım 29 Kayar Yazaç Uygulamaları UART (Universal Asynchronous Receiver Transmitter) seriden paralele ve paralelden seriye dönüştüren kayar yazaçlardan oluşur. Data bus Buffers UART iki cihazın haberleşmesi için kullanılır. Paralel veri seriye dönüştürülür ve asenkron olarak gönderilir. Seri veri formatı: LK Transmitter shift register Transmitter data register LK Receiver data register Receiver shift register Serial data out Serial data in Start Bit (0) D 7 D 6 D 5 D 4 D 3 D 2 D 1 D Stop Bits (1) 0 t

30 Sayısal Tasarım 30 Seriden paralele dönüşüm yapan alıcının basitleştirilmiş yapısı.

31 Sayısal Tasarım 31 UART sistemi

32 Sayısal Tasarım 32 Keybord Enkoder Keyboard enkoder ring sayıcı uygulamasıdır. 74H195 shift register tümdevresi 8-bit ring sayıcı olarak bağlanmıştır. Başlangıçta tek bir 0 yüklenir ve bu 0 ring sayıcıda dolaşır. Bu 0 keybordda bulunan satırları tarar. Bir tuşa basıldığında satır numarası satır enkoderden sütün numarası ise sütün enkoderden okunur. Ve paralel girişli paralel çıkışlı kayar yazaç çıkışına aktarılır.

33 Power on LOAD Sayısal Tasarım 33 SH/LD +V Ring counter LK (5 khz) D 0 D 1 D 2 D 3 J K SRG 4 74H195 D 4 D 5 D 6 D 7 J K SRG 4 74H195 +V Q 0 Q 1 Q 2 Q 3 Q 4 Q 5 Q 6 Q 7 lock inhibit ROW encoder 74H OLUMN encoder 74H Switch closure Q Q D 0 D 1 D 2 D 3 D 4 D 5 Key code register 74H174 Q 0 Q 1 Q 2 Q 3 Q 4 Q 5 Q One-shots To ROM

34 Sayısal Tasarım 34 Kayar yazaçların mantık simgesi 74H194 74H164

35 Sayısal Tasarım 35 Güvenlik sistemi

36 Sayısal Tasarım 36 Güvenlik sitemi

37 Sayısal Tasarım 37

38 Sayısal Tasarım 38 Deney bit ikili şifreli kapı açma devresini tasarlayıp proteusta çalıştırın. 2. Onlu 4 rakam şifre kabul eden şifreli kapı açma devresini tasarlayıp proteusta çalıştırın kullanarak Unipolar adım motorunu her saat frekansında saat ibresi yönünde döndüren devreyi kurup çalıştırın. (kartta yapılacak). 4. Sağ/sol anahtarı ekleyip 1 ise sol 0 ise sağa döndüren bağlantıyı yapın.

39 Sayısal Tasarım 39 Terimler Register Shift Load Bidirectional Veri saklayan birden fazla flip-flop dan oluşan devre. Öteleme, ikilik veriyi taşımak. İkili veriyi kayar yazaca yüklemek. Çift yönlü, kayar yazaçlarda hem sola hem sağa öteleme yeteneği.