VLSI YA GEÇĐŞ Bilgisayarların çok kısa tarihi

Transkript

1 VLSI YA GEÇĐŞ Bilgisayarların çok kısa tarihi Đlk Kuşak ( ) 1930 lu yılların sonunda, Harvard üniversitesinde, Howard Aiken tarafından Harvard mimarisi geliştirildi, 1944 de Mark 1çalışır durumdaydı yılında Pennsylvania üniversitesinde Harvard mimarisine dayalı ENIAC (Electronic Numerical Integrator and Calculator) geliştirildi (18000 lamba ve 7000 direnç). Daha ucuz ve daha basit yapıdaki, Lamba tabanlı ilk mikro bilgisayarlar John von Neuman tarafından tasarlandı (paralel binary aritmetik ve üç ana parça - Bellek - CPU - I/O birimleri) (EDVAC) Đlk Von-Neumann makinesi 1951 de Princeton üniversitesindeydi. Bu tasarım günümüzde de çoğunluk bilgisayar mimarilerinde de kullanılmaktadır. 1

2 Đkinci Kuşak Transistor tabanlı mikrobilgisayarlar Bu kuşaktaki ilk bilgisayarlardan biri 1961 yılında yapılan PDP-1di. (18 bitlik kelimelerden oluşan 4Kb lik belleğe sahipti ve 5ms saat peryodu vardı. Çok basit bir programı yazmak bile oldukça zordu. 2

3 Üçünc ncü Kuşak (70 li yıllar) Ayrık Tümleşik devrelerden oluşan yapılar Dördüncü Kuşak Şimdiye Kadar very large scale integration (VLSI) Đlk temsilcileri, 70 li yılların sonlarından itibaren yaygınlaşan PC lerdi. Bu kuşağın en üst seviyesi saniyedeki kayan noktalı işlem sayısını maksimize eden süper bilgisayarlardır. Paralel işlemciler, vektör işlemciler IBM, Sequoia 20 PetaFlops (2011) Beşinci kuşak Gelecekteki uygulamalar Yapay zeka ağırlıklı, sesli ve görsel uyarılar ile, düşük kapasiteli insan zekası benzetimi Süper iletkenler, Paralel işleme 3

4 Tipik bir bilgisayar USB Com ports. Ve diğerleri 4

5 Mikroişlemci Mimarisi Herhangi bir mikro bilgisayar sisteminin temel elemanlar bir BUS (Veri yolu) aracılığı ile birbirine bağlanır. Veri yolu adresler, veri ve kontrol bilgisini taşıyan bağlantılardan oluşur Genel olarak üç veri yolu mevcuttur : Address Bus Data Bus Control Bus 5

6 Adres Yolu CPU Kontrol Yolu Bellek I/O Çevre Birimleri Veri Yolu 6

7 Basitleştirilmiş standart mikroişlemci mimarisi 7

8 CPU nun gelişimi imi CPU Central Processing Unit DSP Digital Signal Processor MCU Micro Controller Unit MPU Micro Processor Unit DSP Digital Signal Processor DSC Digital Signal Controller MCU Micro Controller Unit MPU Micro Processor Unit Đşaret işleme ve denetleme fonksiyonlarını kapsayan birleşik yapı (Mixed signal Processor) 8

9 ĐŞLEMCĐ YAPILARI Klasik mikro işlemci yapıları hız açısından, bus yapısından dolayı sınırlanmışlardır. Bunlar hem kod hemde veri için aynı belleği kullanırlar. Bu yapıya Von-Neuman mimarisi denir. Bu yapı son 50 yıldır,bilgisayar sistemlerinin geliştirilmesi üzerinde bir standart olmuştur. - Bu yapı bilgisayar tasarımını basitleştirmiştir. - Ancak işlemci aynı anda ya veri yada komuta ulaşacaktır. - Genel amaçlı hesaplama için çok ciddi bir sınırlama değildir. Ancak işlem yoğun sistemlerde büyük dezavantajı vardır. 9

10 Von Neuman yapısı genel amaçlı uygulamalarda göreceli olarak avantajlıydı. Ayrı komut ve veri işleminin getireceği senkronizasyon problemleri yoktur. Ancak yoğun işlemlerde tek bir komut/veri bus ı ile paylaşılan bellek, önemli ölçüde tıkanmayı ortaya çıkarmaktadır. 10

11 von-neumann mimarisinde kodu çözülecek komut ve işlem yapılacak veri aynı kanal üzerinden geçer. Buda malzeme ile tarifin aynı satırlarda olduğu bir kitaptan yemek yapmaya benzer. von-neumann mimarisinde komutlar genellikle birden fazla saat çevrimi gerektirebilir. Farklı işlemler karışmayı engellemek için farklı zaman slot larına yerleştirilir. Örneğin T0 komut alma data bus T1 komut çözme CPU T2 Đşlemcinin veri adresini koyması adres bus T3 T2 de seçilen bellek gözünden data bus Verinin alınması T4 Verinin yeri değerinin oluşturulması data bus 11

12 Von-neumann mimarili bir işlemcide, komut ve veri işleme 12

13 13

14 Daha sonra üretilen işlemcilerde bu sınırlamayı aşmak için bir bus arayüz birimi ortaya çıkarılmıştır. Bu birim, komutları ve adres çağrılarını bir iç bus a sıralayarak dış bus için düzenleyici görev yapar. Arbitration Logic ). Her bir iç birim çeşitli fonksiyon kümeleri için bağımsız bir işlemci gibi çalışır. Her bir işlem aynı anda yapıldığı için hız iyileştirilmiştir. Gerçek anlamda bir paralelizm olmamasına rağmen hızlanma T1-T4 fazlarının sayısındaki azalmadan kaynaklanmaktadır. Çünkü bir sonraki komut zaten önceden alınmıştır. ( instruction prefetch) ve gerekli olan anda kullanılmak üzere kodu çözülmüştür. Đki ayrı bellek sisteminin getirdiği karmaşıklık nedeniyle genel amaçlı işlemcilerde Harvard mimarisi tercih edilmemiştir 14

15 HARVARD MĐMARĐSĐ Sayısal işaret işleme algoritmalarındaki yoğun işlem yükünün altından kalkabilmek için Harvard mimarisi DSP yapılarında temel mimari olmuştur. Harvard mimarisinde komut ve veri bellekleri birbirinden ayrılmıştır. Dolayısıyla iki ayrı adres ve veri yolu vardır. Program Belleği PM Adres yolu PM Veri yolu CPU DM Adres yolu DM Veri yolu Veri Belleği Hardvard mimarisi aynı saat çevriminde komut ve verinin işlenebilmesini sağlar. Uygunlaştırılmış Harvard mimarisi: Çok fazla sayıda bacağın dış dünyaya çıkması engellenerek, içeride Harvard, dışarıda ise von-neumann mimarisi içeren işlemcilerdir. 15

16 Örnek Harvard Mimarisi ADSP28xx 16

17 Đlk Kuşak Harvard mimarisine dayalı DSP işlemcisi TMS320C10 17

18 Đkinci kuşak Motorola DSP işlemcisi 18

19 3. Kuşak BlackFin işlemcisi 19

20 16 KW ROM 32 KW DARAM I-Cache Program 32 bits Data Read (3-16 bit) Data Write (2-16 bit) Program 32 bits C55x TM Instruction Buffer Unit Dual Mac Barrel Shifter DSP Core Idle Domain Register 40-bit ALU Accumulators Advanced Power Mgmt Advanced Emulation 16-bit ALU Registers Address Units Peripherals Bus Peripherals 6 channel DMA 3 McBSPs Watchdog I 2 C Interface H/W UART Enhanced HPI GPIO 2 Timers 3. Kuşak TMS320C55xx ailesi 300 MHz Clock Generator 20

21 VLSI lar üzerinde Sayısal işaret işleme (Temel düşünceler) Devre, akıllı bir şekilde veriyi istenilen yere doğrudan ve mümkün olduğu kadar hızlı taşımalıdır. Veri ve adres yolları (ve diğerleri) belirli bir doğruluğu sağlayabilmek için yeterince geniş ve tıkanma yı engellemek için yeterli sayıda ve stratejik yerleşimlerde olmalıdır. Devre, kullanıcının fazla detaylara inmeden, optimum yolları sağlayabilecek bir yazılım aracılığıyla kullanılabilir olmalıdır. Bütün bunlar pratiğe indirgendiğinde * Đşlem hızı * Doğruluk * Maliyet arasında tercih yapılmalıdır. 21

22 *Örneğin chip üzerine koyulacak bir MAC ünitesi veri işlem hızını artıracaktır. Ancak chip in karmaşıklığı artacağından maliyet te etkilenir. Kayan nokta ve sabit nokta arasındaki tercihte bir başka karar noktasıdır. Kayan noktalı çözüm en yüksek doğruluğu verirken sabit noktalı işlemcilere göre fiyat oldukça fazladır. Blok kayan noktalı çözüm bu ikisi arasındadır. Çalışma hızının artması istendiğinde ise paralel işleme kavramı ortaya çıkar ki maliyet iyice artar. Paralellik ve pipelining gibi yapılar DSP mimarisine uygulanarak daha yüksek veri akış hızları elde edilebilir. Pipelining işlemi bir otomobil montaj hattındaki gibi işlemleri küçük alt birimlere ayırarak tıkanmayı önler. 22

23 Temel DSP Özellikleri Bus Genişliği : Kelime uzunluğu uygulamaya göre değişmekle birlikte, sabit noktalı sayısallaştırılmış işaretler için 16 bit kayan noktalı sayıları temsil etmek için 32 bit gereklidir. 64 bitlik DSP işlemciler mevcuttur. Genişletilmiş Aritmetik : Yuvarlatma hatalarının minimum olması için kayıtçı boyutlarının yeterli olması gerekir. Örneğin çarpıcı çıkışı veri yolu genişliğinin en az iki katı olmalıdır. Çarpıcı toplayıcı,uzun döngüler için taşma oluşmasını engellemek amacıyla ekstra koruma bitlerine sahip olmalıdır. 23

24 1. yol koruma bitleri eklemek 2. önceden yuvarlatmak Çarpıcı Çarpıcı Kayma ALU ALU Accumulator G Accumulator 24

25 Veri adres üretimi : DSP lerden istenen bir başka özellikte, veri adreslerinin özellikle döngülerde, ALU ya ihtiyaç olmaksızın otomatik olarak üretilmesidir. Sınırlı durumlar için, sırayla giden adreslerde bir sayıcı basit bir çözüm üretir. Basit Lojik elemanların yeterli olmadığı durumlarda bir adres üretec biriminin kullanılması oldukça faydalıdır. Örneğin böyle bir birim FFT nin sıralı olmayan veri adreslerinin üretilmesi için kullanılabilir. Komut sıralama : Komut sıralama, ortak programların herhangi ir başlatıcı olmadan işlenmesini sağlamalıdır. Örneğin, komut sıralayıcı, atlamalarda yada döngülerde ortak kullanılan DSP komut dizilerini başlatıcı olmadan istetebilmelidir. Ölçekleme : yoğun ölçekleme hesaplarına gerek duyulmadan geniş bir dinamik bölge sağlanmalıdır.buda bir öteleyici aracılığıyla sağlanabilir.öteleyici geniş bir çıkışı, ana işlemciye ihtiyaç duymadan tek bir saat çevriminde veri yolu genişliğine indirger kayan nokta işlemleri için normdize ve denormalize işlemlerini gerçekler. Yapısal paralellik 25

26 HESAPLAMA HIZI Sayısal işaret işleyicilerde hız ölçülmesinde iki kavram kullanılır. MIPS : Saniyede, işlenen komut sayısını belirtir. ( milyon cinsinden) MFLOPS -GFLOPS : Milyon-Milyar cinsinden saniyedeki kayan noktalı işlem sayısıdır. Kayan noktalı işlemcilerin performansının değerlendirilmesinde önemli bir kavramdır. 26

27 VERĐ AKIŞI TIKANMASI Veri akışı tıkanması, bir otoyoldaki tamirattan dolayı trafiğin yavaşlamasına benzer. Bir dizi adımdan oluşan işlemin çıkış hızı en yavaş adım ile sınırlanır. Veri akışı tıkanması çözümleri *Pipelining *Paralelleme 27

28 Örneğin bir ayakkabı yapımındaki bir işlemin diğer iki işlemden 10 kat daha uzun sürdüğünü düşünelim bu durumda; Bir ayakkabı üretim süresi 12 T olur. Sürekli üretimde ise 10 T olacaktır. 28

29 Pipelining işlemi ile, yavaş adım herbiri T süre gerektiren 10 ayrı işleme dönüştürülür. Bu durumda çıkış hızı T olacaktır. Bütün işlemlerin optimum boyda bölümlere ayrılamamasından dolayı, birkaç ekstra register in ilavesi işlem hızını artıracaktır. Örneğin klasik bir işlemcide çarpım işlemi X girişi Y oluşuncaya kadar tutulacaktır. X ve Y için ayrı veri yolları olması çarpım işlemini hızlandırır. Pipelining işlemi, işlemi çok fazla bloğa böldüğü zaman işleme başlama ve bitirme boru doluncaya yada boşalıncaya kadar sürecektir. Hızlanma= Ortama komut süresi (pipeline yok)/ortama komut süresi (pipeline var) 29

30 Bir Sonraki Komut Komut adresi Komut Alma Komut Kayıtçısı BS BS KA BS KA D BS KA D E BS KA D E W KA D E W D E W E W W Kod Çözme & Giriş alma Giriş kayıtçıları Zaman Uygulama Sonuç Kayıtçıları Sonuçları yazma Kayıtçılar yada bellek 30

31 31

32 TMS320C54xx DSP lerinde genel Pipelining işlemi yapısı 32

33 Örnek: Pipeline olmayan bir işlemcide kod alma=35 ns, kod çözme 25 ns ve uygulama 40 ns olsun. Eğer pipeline olursa 5 ns lik pipeline gecikmesi eklendiğini düşündüğümüzde hızlanma ne olur? Pratik sebeplerle her bir işlem bir makine cycle ı sürecektir. Bu nedenle =120 ns lik bir uygulama süresi olur. Bu da saniyede 8.3 milyon işlem demektir. Pipeline varsa bir konut 40+5=45 ns sürecektir. Buda saniyede 22.2 milyon işleme denk gelir. Hızlanma=120/45=2.67 olacaktır 33

34 y Örnek 2. Aşağıda verilen FIR süzgeç ( 1 n) = a0x( n) + a1x( n 1) + a2x( n 2) an x( n ( N 1)) Şekildeki yapıda hesaplanacaktır. Burada Tm taşıma gecikmesi, Tx çarpma gecikmesi, Ts toplama gecikmesidir. Buna göre toplam çıkış hızı ne olur? En az 2 kat hızlanma için Nasıl bir pipeline yapısı oluşturulmalıdır? 34

35 Herbir işlem 400 ns sürmektedir. Buna göre çıkış hızı 400 ns, yada 2.5 milyon MAC işlemi biçiminde olur. Đşlemi parçalara bölerek yandaki pipeline yapısını uygulayalım. Çıkış hızı en yavaş, kısmı hızı olan 200ns olur. 5 milyon MAC işlemi 35

36 Paralelleme Yavaş adımı, çok sayıda benzer işlemle çoğullamak alternatif bir hızlandırma yöntemidir. Paralelleme ile pipelining için bir işlemi alt bölümlere ayırmadaki zorluk aşılabilir. Ayrıca başlama ve bitirme geçikmeleri olmaz. Benzer donanımın tekrarlanması maliyeti oldukça artırır. Ayrıca bir dağılım düzeneği gerekecektir ( giriş ve çıkışta veri akışını düzenlemek için ) 36

37 37

38 Parallelemede bazı teknikler aşağıdaki gibidir. * SIMD (Tek komut çok data) DSP işlemcilerde pek çok farklı veri yolu olduğu için, tek bir komut ile birden fazla işlem yapmak mümkündür. 38

39 VLIW (Çok uzun komut kelimesi) Bu yapı aslında daha kısa komutların birleşmesi ile oluşturulmuştur. Çok çekirdekli, yada ALU lu işlemcilerde uygundur. TMS320C6xxx mimarisi 39

40 TigerSHARC superscalar mimarisi 40

41 Paralelleme ve Pipelining için FFT örneği Yapı Hesaplama süresi (tb cinsinden ) Kelebek işleyicilerin sayısı Seri (N/2) log2n 1 Pipeline (N/2) log2n Paralel log2n (N/2) 1024 noktalı FFT için Seri Pipeline Paralel

42 42

43 Pipelining ve paralelleştirme daha az saat çevriminde daha çok iş yaparak işlemi hızlandırır. Sabit bir saat çevrimi için aşağıda bahsedilen 3 yapısal özellik hızı 8 kat artırır. 1. Chip içerisinde çarpma + toplama işlemi pipeline ile gerçeklenirse, ara bir bellek referansı gerekmeyeceğinden çıkış hızı ikiye katlanır 2. Komut alma ve işleme 1 çevrimde gerçekleştirilirse hız ikiye katlanacaktır. 3. Çift bellek yapısı nedeniyle x ve y operandları ayrı ayrı buslardan girişlere uygulanacağından buda hızı ikiye katlar. Örneğin bir FIR filtrede veri (x) ve katsayılar (y) tek bir saat çevriminde yüklenir ve işlenir. Aynı olay FFT de veri ve döndürme faktörü çarpanları içinde geçerlidir. 43