İKİ TABANLI SİSTEM TOPLAYICILARI (BINARY ADDERS)

Ebat: px

Şu sayfadan göstermeyi başlat:

Download "İKİ TABANLI SİSTEM TOPLAYICILARI (BINARY ADDERS)"

Belgin Gökçe
8 yıl önce
İzleme sayısı:

1 Adı Soyadı: No: Grup: DENEY 4 Bu deneye gelmeden önce devre çizimleri yapılacak ve ilgili konular çalışılacaktır. Deney esnasında çizimlerinize göre bağlantı yapacağınız için çimilerin kesinlikle yapılması gerekmektedir. Çizimlerin düzgün ve anlaşılır olması sizin işinizi kolaylaştıracaktır. Deney föyleri sadece zımbalı olarak toplanacaktır. İKİ TABANLI SİSTEM TOPLAYICILARI (BINARY ADDERS) DENEY AMAÇLARI : A- Toplayıcı (adder) devrelerinin incelenmesi, B- Çalışma sistemlerinin gözlenmesi, doğruluk tablolarının çıkarılması, C- Toplayıcı devre ve entegrelerinin tanınması. ÖN BİLGİ : Binary sayılarda toplama, çıkarma, çarpma ve bölme işlemleri yapan devrelere matematiksel devreler denir. Bu dört işlem yapılmasına rağmen aslında iki işlem yapılır. Çarpma için tekrarlanan toplama, bölme içinse tekrarlanan çıkarma işlemi yapılır. Lojik devrelerde temel olarak iki çeşit toplama işlemi vardır. İki bitin toplamasını yapan devreye yarım toplayıcı, üç bitin toplamasını yapan devreye ise tam toplayıcı devre adı verilir. Toplayıcılarda şu kurallar geçerlidir. 0+0=0 0+1=1 1+0=1 1+1=10 (Toplam=0 (sum=0), Elde=1 (carry=1)) Aşağıdaki şekilde Yarım toplayıcı devresi ve doğruluk tablosu görülmektedir. A B ÇIKIŞ SUM CARRY (S) (C) Şekil 5.1 Tablo 5.1 DIGITAL ELECTRONIC 1

2 DENEY NO : 5.1 DENEY ADI : YARIM TOPLAYICININ (HALF ADDER) İNCELENMESİ Deneyde Kullanılacak elemanlar: 1- Y-0016 ana modül 2- Y D panosu Şekil 5.1.a A B SUM (S) Tablo 5.1.a ÇIKIŞ CARRY (C) DIGITAL ELECTRONIC 2

TAM TOPLAYICININ (FULL ADDER) İNCELENMESİ DENEY AMAÇLARI : A- Toplayıcı (adder) devrelerinin incelenmesi, B- Çalışma sistemlerinin gözlenmesi, doğruluk tablolarının çıkarılması, C- Toplayıcı devre ve

3 TAM TOPLAYICININ (FULL ADDER) İNCELENMESİ DENEY AMAÇLARI : A- Toplayıcı (adder) devrelerinin incelenmesi, B- Çalışma sistemlerinin gözlenmesi, doğruluk tablolarının çıkarılması, C- Toplayıcı devre ve entegrelerinin tanınması. ÖN BİLGİ : Birer bitlik iki sayıyı eldeleri ile birlikte toplayan devreye Tam Toplayıcı Devre denir. İki yarım toplayıcı devre birleştirilirse tam toplayıcı devre elde edilmiş olur. Bunun yanısıra entegre devre olarak üretilmiş olan paralel tam toplayıcı devreler daha çok kullanılır. Deneyimizde kullanacağımız devre böyle bir entegredir. 74 LS 83 entegresi 16 pinli tam toplayıcı entegresi olup, bir fonksiyon entegresi olarak tanıtılabilir. 74 LS 83 tam toplayıcısı, 4- bitlik iki sayının ve bir elde girişi bitinin (Co) toplamını bulur. Toplam (sonuç)=ϕ1,ϕ2,ϕ3, ϕ4 ve C4 (elde çıkışı) olarak binary formda elde edilir. 74 LS 83 entegresiyle 4- bitlik sayılar kullanarak BCD veya 16 tabanlı sayılar toplanabilir. Aşağıdaki şekilde Tam toplayıcı entegresi 7483 ayak bağlantısı ve örnek doğruluk tablosu görülmektedir. Şekil SAYI 2.SAYI ÇIKIŞLAR Co HEX HEX C4 A3 A2 A1 A0 B3 B2 B1 B0 S3 S2 S1 S0 (S) = B F F 1 = E C 0 = D A B 1 = D = = C Tablo 5.2 DIGITAL ELECTRONIC 3

4 DENEY NO : 5.2 DENEY ADI : TAM TOPLAYICININ (FULL ADDER) İNCELENMESİ Deneyde Kullanılacak elemanlar: 1- Y-0016 ana modül 2- Y D panosu Şekil 5.2.a 1.SAYI 2.SAYI ÇIKIŞLAR HEX HEX C4 A3 A2 A1 A0 B3 B2 B1 B0 S3 S2 S1 S = F F = C = A B = D = = Tablo 5.2.a Co (S) DIGITAL ELECTRONIC 4

5 ÇIKARICILAR (SUBTRACT0RS) DENEY AMAÇLARI : A- Çıkarıcı (Subtractor) devrelerinin incelenmesi, B- Çalışma sistemlerinin gözlenmesi, doğruluk tablolarının çıkarılması, C- Çıkarıcı devre ve entegrelerinin tanınması. ÖN BİLGİ : Borç girişi olmayan birer bitlik iki binary sayının farkını alan devreye Yarım çıkarıcı devre (Half Subtractor) adı verilir. Lojik devrelerde temel olarak iki çeşit çıkarma işlemi vardır. İki bitin farkını alan devreye yarım çıkarıcı, Borcuyla birlikte farkını alan devreye ise üç bitin toplamasını yapan devreye ise tam çıkarıcı devre adı verilir. Çıkarıcılarda şu kurallar geçerlidir. 0-0=0 0-1=11 (Borç (Borrow)=1 Fark (Dıfferent)=1) 1-0=1 (fark=1) 1-1=0 Aşağıdaki şekilde Yarım toplayıcı devresi ve doğruluk tablosu görülmektedir. Şekil 5.3 A B ÇIKIŞ BORROW (B) DIF (D) Tablo 5.3 DIGITAL ELECTRONIC 5

6 DENEY NO : 5.3 DENEY ADI : YARIM ÇIKARICI (HALF SUBTRACT0R) İNCELENMESİ Deneyde Kullanılacak elemanlar: 1- Y-0016 ana modül 2- Y D panosu A B Şekil 5.3.a ÇIKIŞ BORROW (B) DIF (D) Tablo 5.3.a DIGITAL ELECTRONIC 6

TAM ÇIKARICININ (FULL SUBTRACTOR) İNCELENMESİ DENEY AMAÇLARI : A- Tam çıkarıcı (Full Subtractor) devrelerinin incelenmesi, B- Çalışma sistemlerinin gözlenmesi, doğruluk tablolarının çıkarılması, C-

7 TAM ÇIKARICININ (FULL SUBTRACTOR) İNCELENMESİ DENEY AMAÇLARI : A- Tam çıkarıcı (Full Subtractor) devrelerinin incelenmesi, B- Çalışma sistemlerinin gözlenmesi, doğruluk tablolarının çıkarılması, C- Çıkarıcı devrelerin tanınması. ÖN BİLGİ : Birer bitlik iki sayının (önceden varolan farkı da göz önüne alınarak) farkını alan devredir. İki yarım çıkarıcı birbirine bağlanarak tam çıkarıcı elde edilir. Bu devre 3 girişe ve 2 çıkışa sahiptir. Girişlere A, B, ve C denilirse A çıkarılan, B çıkan ve C borcu gösterir. Çıkışlardan biri farkı gösterirken diğeri borcu gösterir. Aşağıdaki şekilde Tam çıkarıcı devresi ve örnek doğruluk tablosu görülmektedir. Şekil 5.4 ÇIKIŞLAR B İn (C) A B B OUT D Tablo 5.4 DIGITAL ELECTRONIC 7

8 DENEY NO : 5.4 DENEY ADI : TAM ÇIKARICININ İNCELENMESİ Deneyde Kullanılacak elemanlar: 1- Y-0016 ana modül 2- Y D panosu Şekil 5.5.a ÇIKIŞLAR B İn (C) A B B OUT D Tablo 5.5.a DIGITAL ELECTRONIC 8

Benzer belgeler

T.C. KOCAELİ ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLİŞİM SİSTEMLERİ MÜHENDİSLİĞİ

T.C. KOCAELİ ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLİŞİM SİSTEMLERİ MÜHENDİSLİĞİ Yrd. Doç. Dr. Mustafa Hikmet Bilgehan UÇAR 6. HAFTA BİLEŞİK MANTIK DEVRELERİ (COMBINATIONAL LOGIC) Aritmetik İşlem Devreleri