Bölüm 4 Aritmetik Devreler DENEY 4- Aritmetik Lojik Ünite Devresi DENEYİN AMACI. Aritmetik lojik birimin (ALU) işlevlerini ve uygulamalarını anlamak. 2. 748 ALU tümdevresi ile aritmetik ve lojik işlemler gerçekleştirmek. GENEL BİLGİLER Bu deneyde ALU kavramını tanıtmak için 748 ALU tümdevresi kullanılacaktır. Tümdevrenin lojik diyagramı Şekil 4-- de gösterilmiştir. Şekil 4-- ALU blok diyagramı ALU iki ana kısımdan oluşur: aritmetik birim ve lojik birim. Aritmetik yada lojik birimin çıkışı, bir multiplexer (MUX) tarafından seçilir. S2, multiplexer ın seçme girişidir ve bu girişin durumu ALU nun çıkışını belirler. S2= iken, aritmetik işlem gerçekleştirilir. S2= iken, lojik işlem gerçekleştirilir. 4-
748 tümdevresinin bacak bağlantıları Şekil 4--2 de, fonksiyon tablosu da Tablo 4- - de gösterilmiştir. Şekil 4--2 748 bacak bağlantısı Tablo 4-- 748 in fonksiyon tablosu 748, iki adet 4-bitlik A ve B girişlerin yanında, bir de elde girişine (CA) sahiptir. Elde girişinin amacı ters elde sinyalini sağlamaktır (elde varken CA=). On altı adet lojik yada aritmetik işlemi gerçekleştirmek üzere, bir mod kontrol girişi (M) ve dört fonksiyon seçme hattı S, S, S2, S3 mevcuttur. 748 tümdevresi aynı zamanda 4-bitlik bir çıkış (F3~F); bir elde (Cn+4) çıkışı; G (üretme) ve P (yayma) çıkışlarına sahiptir. 748 in doğruluk tablosu, Tablo 4-- de verilmiştir. 4-2
+ sembolü, lojik VEYA yı ifade eder, Plus da, girişlerin toplamı demektir. 748 in en büyük avantajı; toplama, çıkarma, öteleme gibi aritmetik işlemlerle VE, VEYA ve XOR (dışlamalı VEYA) gibi lojik işlemleri gerçekleştirebilme yeteneğidir. Mod kontrol girişi(m) ve fonksiyon seçme hatları (S~S3), hangi fonksiyonun gerçekleştirileceğini belirler. 748 için mod kontrolü, aşağıdaki etmenler tarafından belirlenir:. Toplama: Bir elde olduğunu bildirmek için, CA girişinde üretilir. Aritmetik işlem sonucunda toplam 5 ten büyükse, yine CA da üretilir. 2. Çıkarma: Sonuç sıfır yada pozitifse Cn+4 te üretilir. Eğer CA da üretilirse, sonuç negatiftir yada ödünç alma vardır. Çıkarma işleminin sonucu negatifse (örneğin -4), 4-bitlik F çıkışı 2 ye tümleyen biçimindedir ve Cn+4= olur. KULLANILACAK ELEMANLAR. KL-22 Temel Elektrik Devreleri Deney Düzeneği 2. KL-265 Kombinasyonel Lojik Devre deney Modülü (5) DENEYİN YAPILIŞI. Şekil 4--3 yardımıyla gereken bağlantıları yapın. S~S3 fonksiyon seçme hatlarını sırasıyla SW7~SW4 veri anahtarlarına bağlayın. M yi, aritmetik yada lojik işlemleri seçmek üzere SW3 e bağlayın. M= iken aritmetik işlemler, M= iken lojik işlemler gerçekleştirilir. 2. A3~A girişlerini D7~D4 e, B3~B girişlerini D3~D a bağlayın. Cn i a; F3~F çıkışlarını L4~L ve Cn+4 ü L8 Lojik Göstergelerine bağlayın. A3~A, B3~B girişleri ve F3~F çıkışları alçak aktifitir. 4-3
Şekil 4--3 Bağlantı diyagramı (KL-265 blok b, U4=748) 3. Aşağıdaki lojik fonksiyonları gerçekleştirmek için M yi yapın: () S3S2SS=, A3A2AA= ve B3B2BB= iken, çıkışlar F3F2FF=. (2) S3S2SS=, A3A2AA= ve B3B2BB= iken, çıkışlar F3F2FF=. (3) S3S2SS=, A3A2AA= ve B3B2BB= iken, çıkışlar F3F2FF=. Giriş ve çıkışlar arasında, ne tür bir lojik ilişki vardır? (4) S3S2SS=, A3A2AA= ve B3B2BB= iken, çıkışlar F3F2FF=. Giriş ve çıkışlar arasında, ne tür bir lojik ilişki vardır? 4. M yi, Cn i yapın ve önceki eldeyi ihmal edin. Aşağıdaki aritmetik fonksiyonları gerçekleştirin: () S3S2SS=, A3A2AA=B3B2BB= iken, çıkışlar F3F2FF= ve Cn+4=. (2) S3S2SS=, A3A2AA= ve B3B2BB= iken, çıkışlar F3F2FF= ve Cn+4=. (3) S3S2SS=, A3A2AA= ve B3B2BB= iken, çıkışlar F3F2FF= ve Cn+4=. 4-4
(4) S3S2SS=, A3A2AA= ve B3B2BB= iken, çıkışlar F3F2FF= ve Cn+4=. (5) S3S2SS=, A3A2AA= ve B3B2BB= iken, çıkışlar F3F2FF= ve Cn+4=. 5. M yi, Cn i yapın, Tablo 4--2 deki giriş dizilerini takip edin ve çıkışları kaydedin. M ve Cn in durumuna bağlı olarak, S~S3 fonksiyon seçme hattı farklı fonksiyonlara sahiptir. 748 in fonksiyon tablosuna bakın (tablo 4--). Tablo 4--2 4-5
DENEY 4-2 Parity (Eşitlik Biti) Üreteç Devresi DENEYİN AMACI. Parity üreteçlerinin yapısını ve uygulamalarını anlamak. 2. XOR kapıları ve parity üreteç tümdevresi kullanarak parity biti üretmek. GENEL BİLGİLER Parity üreteci tarafından üretilen eşitlik biti, genellikle veri iletimi işleminde kullanılır. Eşitlik biti, bir referans nokta oluşturur ve iletim işlemi ile iletilen verinin hatasız olup olmadığını kontrol etmemize imkan tanır. İki tür eşitlik biti üreteci vardır: Tek eşitlik biti üreteci, veri, çift sayıda içeriyorsa üretir. Örneğin verisi, altı adet içermektedir. Bu verinin sonuna eşitlik biti eklendiğinde, verideki lerin sayısı Tek sayı olacaktır. Bu yüzden Tek Eşitlik Biti Üreteci olarak adlandırılır. Diğer yandan, Çift eşitlik biti üreteci, lerin toplam sayısını çift sayı yapmak için, tek sayıda içeren veriye bir adet ekleyecektir. Eğer veri zaten çift sayıda içeriyorsa, eşitlik biti üretilmez. Şekil 4-2- de gösterilen Çift eşitlik bit üretecinin Y çıkışı, ABCDEFGH girişleri ise, olur. Şekil 4-2- Çift eşitlik biti üreteci devresi 4-6
KULLANILACAK ELEMANLAR. KL-22 Temel Elektrik Devreleri Deney Düzeneği 2. KL-262 Kombinasyonel Lojik Devre deney Modülü (2) 3. KL-265 Kombinasyonel Lojik Devre deney Modülü (5) DENEYİN YAPILIŞI A. XOR Kapılarıyla Gerçekleştirilen Parity Üreteci. Şekil 4-2-2 deki bağlantı diyagramı ve Şekil 4-2-3 teki çift eşitlik biti üreteci devresi yardımıyla gerekli bağlantıları yapın. +5VDC sabit güç kaynağını, KL-262 modülüne bağlayın. Şekil 4-2-2 Bağlantı diyagramı (KL-262 blok a) 4-7
Şekil 4-2-3 Çift eşitlik biti üreteci devresi 2. A,B,C,D,E girişlerini, SW~SW4 veri anahtarlarına ve F6 çıkışını L Lojik Göstergesine bağlayın. Tablo 4-2- deki giriş dizilerini takip edin ve çıkışları kaydedin. B. Parity Üreteci Tümdevresi GİRİŞLER ÇIKIŞLAR E D C B A F6 Tablo 4-2-. Şekil 4-2-4 yardımıyla gereken bağlantıları yapın. U7, bir parity üreteci tümdevresidir. 2. A,B,C,D,E,F,G,H,I girişlerini sırasıyla, SW~SW7 ve D7 veri anahtarlarına bağlayın. Y çıkışını L e ve Y çıkışını L2 ye bağlayın. +5VDC sabit güç kaynağını, KL-262 modülüne bağlayın. 4-8
Şekil 4-2-4 Bağlantı diyagramı (KL-265 blok c) 3. Tablo 4-2-2 deki giriş dizilerini takip edin ve çıkışları kaydedin. Tablo 4-2-2 4-9