Asnkron Makinanın Alan Yönlndirm Kontrolünd FPGA Kullanımı ALAN İ., AKIN Ö. ABSTRACT In this study, th fasibility of usag of fild programmabl gat arrays (FPGA) in th fild orintd control (FOC) of induction machin is invstigatd. Initially, th indirct fild orintation control of induction machin is dvlopd in Matlab Simulink mdium using Xilinx Systm Gnrator support to b implmntd in a Xilinx Spartan 3 xc3s200 FPGA board. Th rlatd control of th induction machin with th dvlopd dsign is simulatd with full digital platform in Simulink. Th rsulting dsign has a flxibl and modular structur whr th dsignr can customiz th hardwar blocks by changing th numbr of inputs, outputs, and algorithm, so th othr vctor control algorithms can asily b prfrrd. Th indirct fild orintation control usd in th control of an induction machin is dvlopd and mad rady to b implmntd in th Digilab S3 Spartan 3 FPGA dvlopmnt board producd by th Digilnt company. Th control prformanc of th dvlopd systm is tstd at diffrnt load torqus and at various spds of induction machin in Matlab Simulink mdium. Kywords: Fild Orintation Control, Induction Machin, ACSL, Fild Programmabl Gat Arrays (FPGA), Matlab Simulink, Xilinx Systm Gnrator, VHDL. INTRODUCTION Son yıllarda yarı iltknlrd, güç lktroniğind v mikroişlmcilrdki hızlı glişmlr düşük kayıplı donanım dvrli, daha hassas momnt kontrollü altrnatif akım sürücülrinin yapılabilmsin imkân sağlamaktadır. Kolay DC akım v grilim kontrollrinin yanı sıra üç fazlı akımlar v grilimlrd d vktör kontrolü olarak adlandırılan bir yöntml hm kalıcı hal hm d gçici hal çalışma durumları için daha hassas v daha doğru bir kontrol yapılabilmsi mümkün hal glmiştir. Bu kontrol yöntmi il AC makinaların kontrolü, DC makinaların kontrolünün sahip olduğu bütün avantajlara sahip olur. Bununla brabr DC makinaların sahip olduğu çşitli problmlr AC makinaların kullanılması il limin dilir. Dahası cvap sürsinin hızlanması v güç dönüşümlrind yüksk prformanslara sahip bir kontrol sağlanmış olur (Bpra073, 1998). Son yıllarda alan programlanabilir kapı dizilri (FPGA), dijital habrlşm, ntwork ağları, vido v rsim işlm gibi alanlarda, yüksk prformanslı sinyal işlm uygulamalarının önmli bir parçası olmuştur. Bugünlrin FPGA lrinin kapasitsi, bakma tabloları, kayddicilr, çoğullayıcılar, dağınık vya blok hafızalar gibi tml dijital bilşnlrin ötsind, hızlı toplayıcı, çarpıcı v giriş-çıkış arabirimlri sağlayan bilşnlr sahip bir lman durumuna glmişlrdir. Modrn FPGA lrin hafıza bant gnişliği, bir mikroişlmci vya bir DSP işlmcisinin çalışmasını, saat oranları bazında iki kattan bş kata kadar daha ilri götürmüştür. Yüksk parall aritmtik işlmlri grçklmdki ytnği, FPGA lr dijital filtrlm, fastforuir dönüştürm (FFT) v ilri hata düzltm (FEC) gibi işlmlrin yapıldığı yüksk prformanslı özl vri işlm kapasitsi sağlamıştır. Örnğin, bütün ana tlkomünikasyon sağlayıcılarında FPGA lr uyarlandığından yüksk prformanslı DSP işlmcilri kullanımı grksizlşmiştir. Üçüncü jnrasyon (3D) kablosuz baz istasyonlarında mikroişlmcilr v DSP lr k olarak FPGA v ASIC lr kullanılmaktadır. Dijital sinyal işlm alanında, bütün bu karaktristik özlliklrin rağmn FPGA kullanımının yaygınlaşmasını ngllyn bazı faktörlr mvcuttur. Bunların başında DSP tasarımcılarının C vya assmbly dillri il program yazma bilgilrin sahip olmaları, diğr taraftan bunlardan farklı yapıdaki VHDL vya Vrilog gibi donanım tanımlama dillrin (HDL lr) birçok avantaj sağlamalarına rağmn uzak kalmalarını blirtbiliriz (Xilinx Corp.). Vctor Control Vktörl kontrol, klasik yaklaşımda Şkil 2.1 d vriln blok diyagram il göstrilck
olursa, kontrol dilck dğişknlrin sadc büyüklüğü dğil aynı zamanda fazı da kontrol dilmsi grkmktdir. Matrissl v vktörl göstrim kontrol büyüklüklrinin göstrimind kullanılır. Bu kontrol yöntmi il başarılı bir sürkli hal kontrolü sağlanmasının yanı sıra, motoru tanımlayan grçk matmatiksl şitliklrin kullanılması il gniş bir hız aralığında momnt dğişimlrin duyarlı dinamik bir kontrol d sağlanır. kontrol sürücülri için varolan bir standarttır. Bu kontrolün avantajı, kontrol sistmindki karmaşıklığı çşitli dönüşümlrdn faydalanarak n aza indirgmsidir. Böylc srbst uyarmalı DC motorların kontrol yapılarına çok bnzr bir kontrol yapısı asnkron makinalara d uygulanabilir (Bpra073, 1998). Asnkron Makinanın Dinamik Modli Bu dnklmlr; v qs = v ds = r i s qs r i s ds + pλ + wλ (5.18) qs ds ds + pλ wλ (5.19) qs 0 = v qr = r ( ) riqr pλqr + w wrλdr + (5.20) Şkil -1 Vktör kontrolü blok diyagramı Asnkron motorların basit fiziksl yapıları olmalarına karşın bir çok dğişknin v non-linrliklrin birlşimindn kaynaklanan komplks matmatiksl modl sahiptirlr. Alan yönlndirm kontrolü saysind, yüksk drcli şitliklrin çözümün grksinim duyulmadan, dinamik, tkin bir kontrolün yapılmasına olanak sağlar. (Bpra043, 1996). Bu çalışmada grkn bu hsaplamalar bir FPGA çipi kullanılarak çözdürülmüştür. Vktör kontrolünün sağladığı avantajlar; Düşük hızda tam motor momnti ürtimi Dinamik davranış ytnği Gniş hız aralığında hr çalışma noktası için yüksk vrim Akı v momntin bağımsız kontrolü Kısa sürli aşırı yük kapasitsi Dört bölgli çalışma kapasitsi şklind sıralanabilir (Bpra043, 1996). Alan yönlndirm kontrolü yöntmi daha kısa kontrol priyot zamanı il yön v dağılım davranışını gliştirbilmsi saysind n iyi dinamik davranışı grçklştirir. Alan yönlndirm kontrolü, hızla dğişn momnt v hız komutlarına duyarlı asnkron motor 0 = v dr = r ( ) ridr pλdr w wrλqr λ qs = λ ds = λ qr = λ dr = s qs + (5.21) L i + L i (5.22) s ds m qr L i + L i (5.23) m qs m dr L i + L i (5.24) m ds r qr L i + L i (5.25) r dr burada p opratörü d/dt difransiyl opratörün karşılık glmktdir. Momnt ifadsi d, q dğişknlri cinsindn yazılacak olursa; 3 P Lm T = ( λ i λ i ) dr qs qr ds (5.26) 2 2 Lr vya komplks vktörl göstriml yazılacak olursa; 3 P Lm T = Imλ ( i ) qdr qds 5.27) 2 2 Lr ifadsi ld dilir ki, burada Im komplks vktör çarpımının sanal kısmını, v; λ qdr = i qds = λ jλ (5.28) qr qs ds dr i ji (5.29) i qds = i qs+ jids (5.30) şitliklrini ifad tmktdir.
Böyl bir kontrol komplks vktörl göstrimd, rotor akısının tamamıyla d - ksnin yatırılmasını grktirmkt, bu da rotor akısının q ksni bilşninin sıfıra şitlnmsini grktirmktdir. Yani; dr qdr λ = λ (5.31) λ qr = 0 (5.32) olacak şkild kontrol yapılması grkmktdir. Eğr Dnklm 5.31 v 5.32 d öngörüln şartlar sağlanırsa, Dnklm 5.20 dn Dnklm 5.25 kadar olan şitliklr Şkil 5.6 daki vktör diyagramında göstrildiği gibi ifad dilbilirlr. Bu diyagram i ds v i qs arasındaki ilişkiyi Şkil 5.5 d I Sϕ v I ST için göstriln aynı ilişkiyi açıklar (Lohrk, 1985). Şkil -2 λ qr sıfıra şit ikn asnkron makina vktör diyagramı Dolayısıyla burada d, q dğişknlri il alan yönlndirm kontrol kavramı göstrilmiştir. Dnklm 5.31 v 5.32 şitliklri kullanılarak d, q dğişknlri il yni bir momnt şitliği tanımlanabilir; 3 P Lm T = ( λ i ) dr qs (5.33) 2 2 Lr Ayrıca Dnklm 5.31 v 5.32 şitliklri il rotor akısı v kayma frkansı arasındaki dinamik ilişki d tanımlanabilir. Dnklm 5.12 il vriln şitlik d, q notasyonu il tkrar yazılabilir. w s = rr L r L λ m dr i qs (5.34) Eğr Dnklm 5.21 v 5.25 yukarıda Dnklm 5.31 v 5.32 il vriln kısıtlamalar kullanılarak birlştirilirs, d, q dğişknlri cinsindn rotor akısı şitliği; λ dr = L m ids (5.35) Lr 1 p + r r ifadsin dönüşür. Dnklm 5.34 v 5.35 şitliklri, alan yönlndirilm kontrolü başarıldığında gçrlidir. w * s kayma açısal frkans rfransı il rotor lktriki açısal frkansı toplamı stator açısal frkansını vrir. Bu şitlik w * = w * s+ w r (5.36) şklind ifad dilir. Bu ld diln stator açısal frkansının intgrali alınarak, Şkil 5.7 d göstriln v iki fazlı d s,q s stator rfrans yapıdan a,b,c üç fazlı stator rfrans yapıya dönüşüm için grkli olan alan açısı hsaplanabilir (Lohrk, 1985). * * w θ = dt (5.37) Alan açısının komut dğrin sahip olmak il grkli dönüşümlr sonucu, üç fazlı * * * asnkron makinanın i as, i bs, i cs stator akım rfranslarına ulaşılabilir. Alan Programlanabilir Kapı Dizilri Alan Programlanabilir Kapı Dizilri nd (Fild Programmabl Gat Arrays: FPGA) CPLD lrdn farklı olarak mantık fonksiyonun çıkışı AND-OR ağları yrin bir başvuru çizlgsi (Look-up Tabl: LUT) il blirlnir. FPGA lrin programlanması bu başvuru çizlgsinin uygun dğrlr il doldurulması il yapılır. Bu fikri ilk dfa 1985 yılında Xilinx firması ortaya koymuş v ürtim başlamıştır. Bu yöntml şdğr kapı sayısı çok büyük olan cihazlar yapmak mümkündür. FPGA lr CPLD lr gör kullanıcıya daha fazla programlanabilirlik sunmaktadır. FPGA lr kapı sayılarının v giriş/çıkış bacak sayılarının çokluğu il büyük tasarımlar için daha uygundurlar.
FPGA lrdki başvuru çizlglri SRAM (Static Random Accss Mmory) tabanlı hafıza birimlridir. Örnğin 4-girişli v 1-çıkışlı bir mantık fonksiyonun grçklnmsi girişlrin 2 4 =16 farklı kombinzonundan hr birin karşılık gln çıkış için 1-bitlik bir hafıza birimi grktirir. Dolayısıyla programlama sırasında fonksiyonun doğruluk tablosu 16x1 lik SRAM bloğuna yazılır. Fonksiyon girişlri artık bu hafıza bloğunun adrslri olmuştur. Kullanıcı bu başvuru çizlglrini RAM olarak da kullanabilir. Güç ksildiğind SRAM dki bilgilr kaybolacağı için FPGA lr sistm hr güç vrildiğind ynidn programlanmalıdır. Bu ndnl tasarımda hr sistm açılışında FPGA in programını otomatik olarak yüklyck bir PROM kullanılır. CPLD lr bu açıdan FPGA lr gör avantajlıdır. CPLD lrd flaş bllk kullanıldığı için program güç ksils bil silinmz. Fakat CPLD lrin tkrar programlama sayıları flaş tknolojisindki kısıtlamalar ndniyl sınırlıdır. FPGA lrd program RAM bllkt saklandığı için programlama sayısında bir sınır yoktur (Karabıyık, A., 2005). Xilinx Sistm Gnratörü Sistm Gnratörü, FPGA tabanlı DSP (Digital Signal Procssor-Sayısal İşart İşlm) sistmlrinin Matlab Simulink t tasarımı v modllmsini sağlayan bir yazılım aracıdır. Bu araç bir DSP sistm yüksk sviyli gnl bir bakış sağlamasının yanında otomatik olarak bu sistmi donanımsal uygulaması yapılabilck şkl dönüştürbilir. Sistm Gnratörünün bu srvislri donanım uygulamasının prformansını vya gnl görüntüsünün kalitsini fazla tkilmdn vya karmaşıklaştırmadan yapması n önmli avantajıdır. Simulink, DSP sistmlr için yüksk sviyli modllm ortamı sağlar v bundan dolayı algoritma gliştirm v doğrulama için çok yaygın bir şkild kullanılır. Sistm Gnratörü klasik Simulink blokları il brabr gnl bir sviy sağlar. Simulink blokları otomatik olarak donamım uygulamasına dönüştürmy son drc uygun v tkili bir araçtır (Xilinx Corp.). Sistm Gnratör il Sistm Modllm Bir DSP tasarımını oluşturmak, işlmlrin matmatiksl tanımlamaları il başlanıp, algoritmanın donanımsal grçklnmsi il son bulur. Donanım grçklmsinin orijinal fonksiyon tanımlarına tam olarak dğil d ytri kadar uygun olması sağlanabilir. Kabul dilbilir sonuç almak hm donanım alanı, hm d hızı grktirir. Sistm Gnratörü il tipik bir tasarım akışı aşağıdaki adımlardan oluşur. 1. Algoritmanın matmatiksl olarak tanımlanması 2. Algoritmanın tasarım ortamında grçklnmsi (doubl prcision) 3. Sabit noktalı sistm dönüştürülmsi (fixd point) 4. Tasarımın tkin donanıma aktarılması Sistm Gnratörü Tasarım Akışı Simulink, dinamik sistmin modllnip oluşturulması için grafiksl bir ortam sağlar. Simulink, Xilinx Sistm Gnratör Blokları olarak adlandırılan bir kütüphany sahiptir. Simulink yazılımı saysind bir simulink modli donanımsal olarak grçklnbilir. Bir donanımın grçklştirilbilmsi için Xilinx Sistm Gnratörü, Simulink tn ld ttiği sistm paramtrlrini başlık, yapılar, portlar, sinyallr v özlliklr bölümlrin haritalar. Bunlara k olarak aynı yazılım grafik ortamda çalışan kullanıcı için otomatik olarak FPGA sntzlmsi, HDL simülasyonu, v uygulama araçları için komut dosyalarının ürtilmsi gibi fonksiyonlarla sistmin donanımsal olarak grçklnmsi için grkli dönüşümlri sağlar (Şkil 11.1).
Bu çalışmada alan yönlndirm kontrolünün tasarımı için hsaplamalar modülr bir hiyrarşid grçklnmiştir. Böyllikl tasarımın hata kontrolü, inşası v gliştirilmsi kolaylaştırılmıştır. Tasarımın gnl görüntüsü Şkil 12.2 d vrilmiş olup, tasarımın alt blokları aşağıdaki başlıklar altında toplanabilir. Hız Hatası PI Kontrol v Momnt Sınırlayıcı Bloğu Momnt Bilşni Akım Rfransı Ürtim Bloğu Rotor Alan Açısı Ürtim Bloğu d -q abc Dönüşüm Bloğu Evirici Anahtarlama Sinyallri Ürtim Bloğu Şkil -3 Sistm gnratöründ tasarım akış diyagramı Simulink Ortamında Modlin Xilinx Fpga Blokları Kullanılarak Grçk Zamanlı Tasarımı Çalışmada grçk zaman uygulamaları için FPGA uygulama kartı (Bkz. Şkil 13.1) baz alınmıştır. Simülasyon il alan yönlndirm kontrolü il kontrol diln asnkron makinanın yüklü v yüksüz durumları için pozitif v ngatif hız rfranslarına vrdiği sistm cvabı tst dilmiştir. Simülasyon çalışmalarında Systm Gnratorü kullanılarak hazırlanan modl MATLAB Simulink ortamında tasarlandıktan sonra HDL programlama dilin otomatik olarak çvrilrk FPGA uygulama kartına yüklnbilir hal gtirilbilir. Bununla brabr hr bir bloğun ilgili VHDL dili il tasarım modli d alt bölümlr il göstrilbilir. Tasarım Aşamaları Şkil -4 Spartan 3 Bloğu Daha önc ACSL programında simülasyonu grçklştiriln dolaylı alan yönlndirm kontrollü asnkron makinanın ilgili kontrolünün MATLAB Simulink ortamında tasarımı için MATLAB programının Simulink bölümü bu çalışmada tml oluşturmaktadır. Burada tasarımdaki fark sadc kontrol diln sistmin doğal davranışı için kullanılan matmatiksl modllrin grçklnmsi dğil, aynı zamanda ilgili kontrolün simülasyonunun FPGA il grçklnmsinddir. Xilinx S3 FPGA Board il yapılacak olan kontrolör tasarımı için Xilinx firmasının sunduğu Xilinx Systm Gnratorü yazılımı saysind tasarımda kullanılan Xilinx blokları Matlab Simulink kütüphansin klnrk kullanılabilmktdir. Xilinx blokları il grkli olan kontrol algoritmaları dijital olarak tasarlanır. Daha sonra Matlab Simulink kütüphansin aktarılarak asnkron motor v virici blokları il brabr Simulink ortamında
çalıştırılarak grkli kontrolörün grçklştirm aşamasına gçilir. Şkil -5 Simulink il yapılan tasarımın gnl görünümü Burada Matlab Simulink ortamındaki Xilinx Blok sti kullanılarak grçklştiriln tasarımının tüm kontrol blokları v bu bloklara ait alt blokları göstrilrk anlatılmaya çalışılmıştır. Ayrıca hr bir blok için yazılan VHDL kodları da brabr vrilrk tasarım tanıtılmıştır. Hr bir bloğun tanıtımından sonra simülasyonda asnkron makina yüksüz ikn ilk 1 sn d 0.7 pu lik hız rfransı, sonraki 1 sn d is -0.7 pu lik hız rfransı vrilrk grçklştiriln 2 sn sürli simülasyonun hr bir bloğa ilişkin çıkış sinyal grafiklri vrilmiştir. Motorun, aynı hız rfransında, 1 pu yüklü durumu için d simülasyon tkrar dilrk, hız v momnt cvaplarının yanı sıra akım dalga şkillri d vrilmiştir. PI kontrol Bloğu Asnkron motorun dolaylı alan yönlndirm kontrolü hız rgülasyonlu olarak grçklnmiştir. Bunun için nkodrdn alınan hız bilgisi il rfrans olarak giriln hız bilgisi arasındaki fark bir çıkarıcı Xilinx bloğu il tspit dilrk, bu bloğun hata girişin uygulanmıştır. Bu hata dğri PI bloğu içrisind yr alan P v I bloklarında işlndiktn sonra, uygun PI çıkışı momnt sınırlayıcısı Torkrf bloğuna uygulanarak Şkil 12.7 d göstrildiği gibi çıkışta momnt rfransı oluşturulmuştur. Buradaki Simulink tasarımına rfrans hız olarak, ilk 1 sn için 0.7 pu sonraki 1 sn için is 0.7 pu giriş rfransı sağlayacak basamak giriş uygulanmıştır. Bu hız rfransına sahip kontrol bloğu için, asnkron makina önclikl yüksüz, daha sonra is 1 pu yük il tst dilmiştir. Bu şartlar için oluşan zamana bağlı v saniyd 2500 örnk alınarak ld diln hata çıkışı Şkil 12.8 d göstrilmiştir. Şkil -7 Asnkron motorun mkanik hız rfransı il grçklşn hızı arasında oluşan hata sinyali Diğr taraftan sistm giriln hız rfransına karşılık ürtiln hata sinyalinin Şkil12.9 da vriln P oransal blokta işlnmsi il ld diln çıkışı Şkil 12.10 da göstrilmiştir. Bnzr şkild, sistm giriln hız rfransına karşılık ürtiln hata sinyalinin Şkil 12.11 d vriln I intgral kontrol bloğunda işlnmsi il ld diln çıkışı Şkil 12.12 d vrilmiştir. Şkil -6 PI kontrol Bloğu
Şkil -8 P bloğu tasarımı Şkil -11 I bloğunun ürttiği intgral kontrol çıkış sinyali Şkil -9 P bloğunun ürttiği oransal kontrol çıkış sinyali Şkil -10 P bloğunun ürttiği oransal kontrol çıkış sinyali Oluşan P v I çıkışları bir Xilinx toplayıcı tarafından toplanarak PI kontrol çıkışı ld dilir. Bu da Şkil 12.13 d göstrilmiştir. 1.1.1 Momnt Sınırlayıcı Bloğu Eld diln PI kontrol çıkışı akımın momnt bilşni rfransının ürtilmsini sağlayacak Torkrf bloğuna uygulanıp +3 il 3 sınırları arasında kalan bir rfrans ürtilir. Bu rfrans ürticinin iç Xilinx blokları Şkil 12.14 d vrilmiştir. Görüldüğü gibi gln PI çıkış dğri Xilinx sabit blokları kullanılarak Xilinx karşılaştırma blokları il karşılaştırılarak uygun rfrans bilşninin Xilinx multiplksr il çıkışa aktarılması sağlanır. Şkil -12 PI bloğunun ürttiği Oransal+İntgral kontrol sinyali Şkil -13 Momnt Rfrans Ürtimi Bloğu
1.1.2 Rotor Alan Açısı Ürtim Bloğu Şkil -14 Ttarf bloğu alt blokları Dolaylı alan yönlndirm için önmli bir paramtr olan rotor alan açısının ürtimi için tasarlanmış Ttarf bloğu Şkil 12.15 t göstrildiği gibi kndi içind sw kayma frkansı il alakalı açı, tta konum, v ttarf isimli üç alt bloktan oluşmuştur. Burada tta konum bloğu Şkil 12.16 da vriln yapıda oluşturulmuş olup, nkodrdan gln mkanik konum bilgisi bu blok tarafından makinanın çift kutup sayısı 2 il çarpılarak lktriksl konum bilgisin çvrilmktdir. Eld diln bu çarpım 2π aralığı dışına çıkabilcğindn, taşma karşılaştırıcılar v çıkarıcı Xilinx blokları yardımı il lktriki konum bilgisi 0 ila 2π L Ks= Lr m r r λ dr (12.1) Akımın i qs momnt bilşni rfransı Dnklm 12.1 il hsaplanan Ks katsayısı il (kullanılan motor için Ks=15.4) çarpılarak w sl =sw kayma frkansı ld dilir. Daha sonra Xilinx blokları kullanılarak bu dğrin intgrali alınıp, lktriksl θs kayma açısı ld dilir. İntgral alma işlmi; kullanılan sayı sistmi için göstrilbiln n küçük sayı olan 0.0078125 dğrini dt katsayısı alıp, v aynı katsayıyı toplayıcı blok için çalışma zamanı olarak blirlyip, gln dğrlrin dt il çarpılıp akümülatörd biriktirilmsi sasına dayanır. Eld diln sonucun (-2π, 2π) aralığı dışına çıkması da ngllnrk θs dğri ld dilir. Şkil -16 θs lktriksl kayma açısı ürtimi Şkil -15 Mkanik Konumun Elktriksl Konuma Dönüşümü aralığında ürtilir. Bir asnkron makinada akımın hr bir akı v momnt bilşni dğrin karşılık gln tk bir kayma frkansı mvcuttur. Hassas momnt kontrolünün grçklnbilmsi için alan açısının tanımlanabilmsi, bunun için d kayma frkansının hassas olarak hsaplanması grkir. Eğr akımın i ds akı bilşni sabit tutulursa, hr bir i qs momnt bilşni rfransı için için tk bir kayma frkans dğri oluşur. Şkil 12.17 d vriln sw kayma frakans bloğunun tasarımı bu işlvi grçklştirir. Şkil -17 Rotor lktriksl açı ürtim alt bloğu θ* = (θs+θr) Bu blok içind ürtiln θs v θr dğrlri son olarak toplayıcı il toplanıp Şkil 12.18 d göstrildiği gibi θ * rotor alan açı rfransı (0,2π) aralığı içind kalması tmin dilrk ürtilir. Burada dikkat dilmsi grkn husus; ld diln θ * dğrin uygun sinüs v cosinüs
dğrlrinin ld dilbilmsi için sonucun sincos bloklarının girişlrin uygun hal gtirilmsi grktiğidir. Bu da ld diln sonucun 255 in 6,28 il bölümündn ld diln 40.59 dönüştürm oranı il çarpılması il ld dilir. Sonuç olarak ilgili (0.7, -0.7) hız rfrans dğrlrin karşılık gln simülasyon için v bu blok tarafından ürtiln sinyallrin grafiklri aşağıda vrilmiştir. olarak, 1 sn sonra rotor konum bilgisinin işart dğiştirdiği görülmktdir. Şkil-20 Ürtiln Rfrans Elktriksl Konum, θ * Şkil -18 Enkodrdn alınan Mkanik Rotor Pozisyon sinyali, θm Koşturulan simülasyon il ilgili nkodrdn gln mkanik konum bilgisi Şkil 12.19 il vrilmiştir. Şkil 12.21 θs v θr dğrlrinin toplamından ld diln θ * dğrinin sincos bloğuna uygulanmak üzr uygun hal gtirilmiş halini göstrmkt olup, bu büyüklük aynı zamanda Ttarf bloğu çıkışıdır. Görüldüğü gibi çıkış dğri (0, 255) dğrlri arasında oluşmaktadır. Sincos bloklarının anlatılan özlliklrin bakılırsa giriş dğri binary dğr olup, bu dğr bağlı ( 1, 1) aralığında sinüs v cosinüs dğrlri ürtmktdir (Dnklm 12.2). (12.2) Dnklm 12.2 d vriln formül bağımlı olarak THETA giriş dğri olarak alınır. Bu dğr giriş bit sayısına bağımlı olarak radyan cinsindn bir açı dğrin karşılık glir (Dnklm 12.3). Şkil -19 Motorun Elktriksl Rotor Pozisyonu, θr Koşturulan simülasyon il ilgili mkanik rotor açı bilgisini lktriksl rotor açı bilgisin dönüştürn tta konum bloğu çıkış grafiği Şkil 12.20 d vrilmiştir. Rfrans hıza bağlı (12.3) Sonuçta Dnklm 12.3 il vriln çıkış aralığına sahip bir dğr ürtilmsini sağlar. Burada thta gnişliği 8-bit olup, gln dğr 256 ya bölünüp 2π il çarpılarak işltilir.
1.1.3 (d,q ) (a,b,c) Dönüşüm Bloğu Spartan 3 bloğu için yrlştiriln alt bloklardan biri olan DQ-ABC bloğunu oluşturan alt bloklar Şkil 12.22 d göstrilmiştir. Bunlar Sincos v Subsystm isimli dq-abc dönüşüm bloklarıdır. Şkil -23 SinCos alt bloğunun ürttiği Cos (θ) sinyali Şkil -21 DQ-ABC bloğuna ait alt bloklar Sincos bloğu, ttarf bloğunda anlatıldığı gibi, (0, 256) aralığında dğr alan tta dğrlrin karşılık SinCosin bloğunun uygun sin(θ) v cos(θ) çıkışlarını ürtir. Burada ürtiln sin v cos çıkışlarının 9_7 formatı, daha sonraki bloklarda kullanıma uygun olacak biçimd, 14_7 sistm formatına çvirbilmk için burada gatway in v gatway out blokları kullanılmıştır. Şkil -24 SinCos alt bloğunun ürttiği Sin (θ) sinyali Şkil -22 Sincos alt bloğu Simulinkt tasarlanan bloğun simülasyonu sırasında ld diln çıkış şkillri Şkil 12.24 v Şkil 12.25 d göstrilmiştir. Bu şkillrin daha yakından görüntülri d alınarak sinüs v kosinüs oluşumları Şkil 12.26 v Şkil 12.27 il daha nt bir biçimd göstrilmiştir. Şkil -25 (d,q ) (a,b,c) dönüşüm bloğu
DQ-ABC bloğunun içind gömülü olan subsystm isimli bir alt blok Şkil 12.28 d vrilmiştir. Burada görüldüğü gibi daha önc anlatılan rfrans yapı dönüşümlri için grkli hsaplamalar Xilinx bloklarına yaptırılmıştır. Şkil -26 Subsystm alt bloğunun işlvi Bu alt sistmd, Şkil 12.29 da vriln dönüşümlr grçklnmiştir. Eld diln rotor lktriksl pozisyonunun sinüs v cosinüs dğrlri il snkron hızda dönn snkron rfrans yapıda sabit I drf v ürtiln I qrf dğrlri bu blok tarafından önc iki ksnli stator (durağan) rfrans yapıya (trs park dönüşümü), daha sonra da üç faz ksnli durağan rfrans yapıya (trs clark dönüşümü) dönüştürülrk bir sonraki virici anahtarlamaları için faz akım rfranslarının ürtimi sağlanmıştır. Bu dönüşümlr sonucunda DQ-ABC bloğunun çıkışları ld dilmiş olur. 1.1.4 Evirici Anahtarlama Sinyallri Ürtim Bloğu Oluşturulan faz akım rfransları il makinadan ölçülrk alınan v gatway-in bloğu il dijitallştiriln grçk akımlar Histrzis Kontrol alt bloğuna giriş olarak uygulanıp işltilirs, virici için anahtarlama sinyallri Şkil 12.30 d göstriln bloklar il ürtilmiş olur. Önclikl bu blokta rfrans akımlar il grçk akımlar birbirindn çıkarılır, daha Şkil -27 Histrzis kontrol bloğu sonra ld diln bu fark histrzis kontrolü yapan alt bloğa girilrk çıkışında lojik 1 v lojik 0 sviyli sinyallr ürtilip anahtarlama yapılır. Histrzis kontrolü yapan alt blok Şkil 12.31 d vrilmiştir. Gln fark akımı sinyali, karşılaştırıcılara girilrk lojiksl sonuç ürtimi grçklştirilir. Burada dikkat dilmsi grkn husus, çıkış anahtarlama sinyallri bu blok için 400 khz olmasına rağmn, Bang bang kontrol bloğunda bu frkans 10 khz dğrin gatway bağlantıları il indirilmiştir. Böylc uygun frkansta anahtarlama sinyallri d ürtilmiştir. Bu dğr istnirs kullanıcı tarafından kolaylıkla dğiştirilbilir. Şkil -28 Bir faz için Histrzis kontrolü oluşturan Subsystm isimli alt blok Sonuç olarak simül dildiğind ld diln rfrans v grçk akım grafiklri Şkil 12.32 ila Şkil 12.39 arasında vrilmiştir. Daha iyi görüntü için bazı grafiklrd yakınlaştırılmış görüntülr d kullanılmıştır. Burada grafiklri vriln kontrol bloklarının oluşturduğu rfranslar v asnkron motordan alınan vrilr pr-unit (birim dğr) dğrlr olduğu unutulmamalıdır. Grçk dğrlrinin ld
dilmsi için, ilgili baz dğrlri il çarpımları grkmktdir. Şkil -31 Asnkron motorun (0.7, -0.7) hız rfranslarına karşılık w m mkanik hız cvabı (pu) Şkil-29 Asnkron motor yüksüz ikn ürtiln a-fazı rfrans akımı il grçklşn akımın karşılaştırılması (i a *, i a ) (pu) Şkil -32 Asnkron motor yüksüz ikn ürttiği T momnti (pu) Şkil -30 Asnkron motor yüksüz ikn grçklşn i a, i b, i c faz akımları (pu) Simülasyon sonucu ld diln diğr grafiklr d aşağıda vrilmiştir. Şkil 12.40 da Vab faz arası grilim dalga şkillrinin yakınlaştırılmış görüntüsü, Şkil 12.41 d yin asnkron motor yüksüz ikn 0.7 il -0.7 hız rfransına karşılık gln hız cvabı, Şkil 12.42 d yin yüksüz durum için motorun ürttiği momnt grafiği vrilmiştir. Simülasyon, asnkron makinanın 1 pu il yüklnmsi il v aynı rfrans komutu il tkrarlanarak Şkil 12.43 d motorun ürttiği momnt, Şkil 12.44 d d motor mkanik hız grafiği, Şkil 12.45 d d motor fazlarında oluşan üç fazlı akımların grafiği ld dilmiştir. Şkil -33 Asnkron motor 1 pu yüklü ikn ürttiği T momnti (pu)
Şkil -34 Asnkron motor 1 pu yüklü ikn w m mkanik hız cvabı (pu) Şkil -36 Kaynak tahmin bloğunun bu sistm için ürttiği rapor Simülasyonda, Xilinx Blok stlri il tasarlanan sistm için harcanan kaynaklar Rsourc Estimatordan ld dilrk, tasarımın kaynak kullanım yüzdlri Şkil 12.48 d vrildiği gibi ld dilmiştir. Şkil -35 Asnkron motor 1 pu yüklü ikn grçklşn i a, i b, i c faz akımları (pu) Simülasyon çalıştırıldıktan sonra, Rsourc Estimator bloğundan Spartan 3 xc3s200 FPGA bordu için hsaplanan v ilgili tasarım için harcanan kaynaklar görülbilir. Bu diyalog kutusu buradaki tasarım için Şkil 12.46 da vrildiği gibi ld dilmiştir. Numbr of Slics: 1736 out of 90.4 1920 % Numbr of Slic Flip 1316 out of 34.2 Flops: 3840 % Numbr of 4 input 3172 out of 82.6 LUTs: 3840 % Numbr of bondd 662 out of 173 382 IOBs: % Numbr of GCLKs: 1 out of 8 12 % Şkil -37 Tasarımın Kaynak Raporu Burada dikkat çkn husus IOB dğrlrinin fazlasıyla aşılmasıdır. Fakat simülasyon snasında bir çok yrd ölçüm cihazı kullanıldığı v Matlabın bunları girişçıkış olarak algıladığı göz önünd bulundurulursa, bu rakamın normal olduğu anlaşılır. Diğr dğrlrin d bu kit için sınır dğrlrin yaklaştığı görülmktdir. Sonuç olarak bu uygulama için sçiln S3 kitinin ytrli olduğu anlaşılmış olur. Sonuç olarak, asnkron makinanın kontrolünd kullanılan alan yönlndirm kontrolü için tasarlanan dijital sistmdn ld diln sonuçların doğruluğu, öncdn Matlab Simulink ortamında doubl prcision
formatında gnl Simulink kütüphansi kullanılarak oluşturulan tasarımdan ld diln sonuçlar il karşılaştırılarak kontrol dilbilir. Şkil 12.51 d hm Simulink doubl prcision tasarım, hm d Simulink Xilinx Systm Gnrator fixd point tasarım için aynı çalışma rfransları (boşta, ilk 1 sn 0.7, sonraki 1 sn d 0.7 hız rfransı) uygulanarak ld diln grçk zamanlı hız grafiği Şkil 12.51 d, ürtiln momnt çıkışları da Şkil 12.52 d üst üst vrilmiştir. Görüldüğü gibi çok küçük bir hata il kontrol nrdys aynı sonuçları vrmktdir. Sadc Xilinx Sytm Gnratörü kullanılarak grçklnn simülasyonun çıkışlarının biraz daha dalgalı olduğu gözlnmktdir. Bu dalgalılığın anahtarlama frkansından v kullanılan sayı formatından kaynaklandığı düşünülmktdir. Şkil -38 Simulink v Xilinx Simulink tasarımların w m mkanik hız çıkışlarının karşılaştırılması (pu) Şkil-39 Simulink v Xilinx Simulink tasarımların, T ürtiln momnt çıkışlarının karşılaştırılması (pu) SONUÇLAR Bu çalışmada asnkron makinanın alan yönlndirm kontrolünd Alan Programlanabilir Kapı Dizilri (FPGA) kullanımının fizibilit çalışması grçklştirilmiştir. Önclikl asnkron makinanın sürkli hal v dinamik şdğr dvrsi kullanılarak alan yönlndirm kontrolü kısaca tanıtılmıştır. Asnkron makinanın stator akımının akı v momnt bilşnlri olmak üzr iki ayrı bilşninin birbirindn bağımsız bir şkild kontrol dilmsini öngörn bu tarz kontrol il asnkron makin srbst uyarmalı doğru akım makinası gibi kontrol dilbilmktdir. Bu çalışmada alan yönlndirm kontrolünün iki çşidindn biri olan dolaylı alan yönlndirm kontrolörü trcih dilmiştir. Dolaylı alan yönlndirm kontrolünün tml işlvlri blok diyagramlar kullanılarak tanıtılmıştır. Bu tml bloklar, Matlab Simulink ortamında Xilinx Systm Gnrator un sağladığı dijital bloklar kullanılarak bütünüyl grçklnmiştir. Bu tasarımın çalışmasında virici v asnkron motor modllri kullanılarak simülasyonlar yapılmış, simulink ölçüm mnülri kullanılarak grçk zaman çalışması sonucu ld diln hr bir bloğun çıkış sinyallri alınarak analiz dilmiştir. Kontrolörün hm gçici hm d kalıcı hald istniln bağımsız stator akım bilşnlrini oluşturarak hız rgülâsyonlu momnt kontrolünü grçkldiği göstrilmiştir. Simulink ortamında ilgili kontrolör tamamn dijital bloklar il tasarlanıp sonuçların doğruluğu da kontrol dildiktn sonra, hrhangi bir dğişiklik yapılmadan Matlab Systm Gnrator yardımıyla, gliştiriln tasarım HDL kodlarına otomatik olarak çvrilbilmktdir. Daha sonraki aşamada is Xilinx ISE programı yardımıyla sistmdki giriş çıkış pinlri blirlnrk hdflnn FPGA donanımına yüklm grçklştirilbilmktdir. Bu durum tasarımcıya güvnilir, hassas v zaman tasarrufu sağlayan bir tasarım yapma imkânı sağlamaktadır. Bu çalışma il sağlanan diğr önmli bir özllik d, tasarlanan sistmin Systm Gnratorün sağladığı Rsourc Estimator bloğu il hdflnn cihazda n kadar kaynak
tüktcğinin görülbilmsidir. Böylc tasarımcı kullanacağı FPGA modlinin gliştirdiği tasarımı grçklştirmy ytrli olup olmadığını öncdn görbilm imkânına sahiptir. Sonuç olarak Simulink Systm Gnratorün sağladığı bütün bu avantajlar il tasarımcı kontrolü grçklştirirkn nasıl bir modllm yapacağını, bu modllmdki hangi paramtrlrin sistmi nasıl tkildiğini (PI katsayıları vb.) istniln hassasiytt kontrol sağlanıp sağlanamayacağını, tasarımda kullandığı sayı sistmi v çözünürlüğün tasarımına tkisini v bunun gibi daha bir çok paramtrnin tasarıma tkisini tst dbilm avantajı yakalayarak, ürtim gçilmdn önc doğrulama v düznlm imkânı ld dr. Ayrıca kaynak tüktim rakamlarına bakarak uygun donanımı sçbilir. Bunlar göz önünd bulundurulursa, grçklm aşamasında gliştirm çalışmaları yapmaya grk kalmadan hatalar öncdn görülrk kontrolör optimum ayarlarına gtirilir, bu da dnm aşamasında oluşabilck aşırı akımların oluşması gibi güç bloğuna zarar vrbilck hataların v maddi kayıpların minimuma indirilmsin yardımcı olur. Matlab Simulink ortamında Xilinx blokları kullanılarak alan yönlndirm kontrolörünün tasarımı grçklştirilirkn kontrol bloklarının hr biri birbirindn bağımsız olarak tasarlandığı için modülr bir tasarım oluşturulmuştur. Dolayısıyla tasarım gliştirilmsi kolaylaştırılmıştır. Bu modülr özllik kullanılarak gliştiriln bang-bang akım kontrollü darb gnişlik modülasyonlu kontrolör yrin, örnğin histrzis akım kontrollü darb gnişlik modülasyonlu vya daha başka bir kontrolör çşidi tasarlanarak bu kontrolörlri prformansları karşılaştırılabilir. Diğr taraftan son zamanlarda kullanımı yaygınlaşan bulanık mantık ya da yapay sinir ağları gibi yapay zka sistmlri d tasarıma dahil dilip sistm grçklnmdn simülasyon bazında sonuçları izlnbilir. Örnğin, PI kontrol bloğundaki PI katsayılarının ayarlanması bu tarz yapay zka uygulamaları il grçklnbilir. Ayrıca FPGA il tasarlanan sistm bir bir grçk zamanlı dğrlrin ld dilmsin imkan tanıdığından, alınan vrilr il ğitm algoritmaları rahatlıkla kullanılabilir. Yapay zkâ uygulamaları bnzr şkild anahtarlama kontrolünd d kullanılabilir v tkilri inclnbilir. Bloklardaki kullanılan binary sayı göstrimi v çalışma frkansları kolaylıkla dğiştirilbildiği için kullanılan bit sayısının, ondalık kısım için ayrılan bit sayısının, işlm priyotlarının dğişiminin alan yönlndirm kontrolün tkilri ayrıca inclnbilir. Kaynaklar Dizini BPRA043, 1996, Digital Signal Procssing Solution for AC Induction Motor Application Not, Txas Instrumnts Inc., www.ti.com, 27p. BPRA073, 1998, Fild Orintatd Control of 3-Phas AC-Motors Litratur, Txas Instrumnts Europ Inc., www.ti.com, 24p. Karabıyık, A., 2005, Dalgacık Sinir Ağı nın Alan Programlanabilir Kapı Dizisi il Donanımsal Grçklnmsi, Yüksk Lisans Tzi, Eg Ünivrsitsi Fn Bilimlri Enstitüsü. Lipo, T. A. and Novotny D. W., 1996, Vctor Control and Dynamics of AC Drivs,1nd Ed., Nw York, Oxford Univrsity Prss. Lohrk, J. M., 1985, A Digital Implmntation of Fdforward Fild- Orintd Control, Mastr of Scinc Thsis, Univrsity of Wisconsin- Madison, Elctrical Enginring Dpartmnt, 164p. Rdpath, S., 2003, Vctor control of AC motors using low-cost MCUs, NEC Elctronics Corp., 3p. Robrts, G. S., 2001, Dsign and Implmntation of a Thr-Phas Induction Motor Control Schm, Thsis Projct, Dpartmnt of Information Tchnology and Elctrical Enginring, th Univrsity of Qunsland, 93p. Xilinx Corp., Xilinx Systm Gnrator v2.1 Rfrnc Guid for Simulink, www.xilinx.com, 148p.