LOJİK DEVRELER LABORATUARI DENEY FÖYLERİ

Transkript

1 İSTANBUL ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ LOJİK DEVRELER LABORATUARI DENEY FÖYLERİ

2 LABORATUARLAR HAKKINDA AÇIKLAMA Genel bilgi ve uyarılar:. Laboratuarlar programda belirtilen giriş ve çıkış saatlerine uygun olarak yapılır.deneylere 5 dakika ve daha fazla süre geç kalan öğrenciler alınmaz. 2. Laboratuara gelmeden önce öğrencilerin o gün yapacakları deneylere ait deney föyünü dikkatle okumaları ve deneyle ilgili teorik bilgileri çeşitli kaynaklardan öğrenmiş olmaları gerekir. 3. Deney föyünde (eğer varsa) istenilen ön çalışma yı yapmadan deneye gelen öğrenci deneye katılamaz ve deneye girmemiş sayılır. 4. Deneyden önce ve deney süresince konu hakkında sorular sorulur, bu sorulara alınan cevaplar ve deney raporları referans alınarak öğrencinin deney notu belirlenir. 5. Geçerli bir sebepten dolayı deneye katılmayan öğrenciler yarıyıl sonunda belirlenecek olan telafi haftasında bu deneyi yapacaklardır. Birden fazla katılmayan öğrenciler ancak bir deneyi telafi edebileceklerinden diğer deneylere girmemiş kabul edileceklerdir. 6. Deneyde kullanılan aletler ve gerekli deney düzeni deney masası üzerinde bulunacaktır.ancak gerekli görüldüğü hallerde diğer malzemeler görevliden istenebilir. 7. Deney montajları mümkün olduğu kadar kısa iletkenlerle ve derli toplu kurulmalıdır.montajı öğretim görevlisi tarafından kontrol edilmeden devreye kesinlikle gerilim uygulanmayacaktır. 8. Deney sırasında ölçü aletlerinin ve devre elemanlarının zarar görmemesi için çok dikkatli olunması gerekir. 9. Deney sırasında ölçüm sonuçları ve gerekli açıklamalar bir kağıda düzgünce yazılarak deney sonunda araştırma görevlisine imzalatılacak ve deney raporu ile birlikte 5 gün sonra teslim edilecektir. 0. Laboratuarda dolaşmak, diğer grupların çalışmalarını engellemek ve yüksek sesle konuşmak kurallara aykırıdır.. Deneyinin her bölümünün bitiminde sorumlu araştırma görevlisine haber verilir ve onayı alındıktan sonra diğer bölüme geçilir.deney bitiminde montajda kullanılan iletkenler ve devre elemanları düzenli bir şekilde görevliye teslim edilir. 2. öğrencilerin elektrik çarpmalarına uğramamaları için deney sırasında kurallara uymaları ve dikkatli olmaları gerekir.

3 LOJİK DEVRELER LABORATUARI DENEYLERİ Deney no : Kombinasyonel Devreler ve Dijital Aritmetik. Deney no 2: Flip-Floplar ve Sayıcılar Deney no 3: Orta Ölçekli Tümleşim ( Kodlayıcılar ve Kodçözücüler) Deney no 4: Ardışıl Devreler (Mealy durum diagramı) Deney no 5: Dijitalden Analoğa ve Analogtan Dijitale çeviriciler (DAC-ADC) Hazırlayanlar: Araş.Gör. Hasan Demir Araş.Gör. Fırat Kaçar Araş.Gör. Neyir Özcan Araş.Gör. Mahmut Öztürk Öğr.Asist. Erkan Yaman Öğr.Asist. Alper Civelek

4 Deney No: Deneyin Adı: Kombinasyonel Devreler ve Dijital Aritmetik. Amaç: Lojik kapılar ve doğruluk tablolarının elde edilmesi, lojik kapılar kullanarak bir fonksiyonun gerçeklenmesi, dijital aritmetik, yarı toplayıcı ve tam toplayıcı devre yapıları ve tasarımı. Ön Bilgi: Fiziksel büyüklüklerin çoğunun özelliği sürekli değer alabilmeleridir. Ölçü amacıyla bu büyüklüğü, bir göstergenin dönme açısı gibi gözleyebileceğimiz başka bir fiziksel büyüklüğe çevirsek bile elde edilen büyüklük genellikle sürekli değişebilen bir büyüklük olur. Ölçülen ve ölçülmek istenenle orantılı olan büyüklüğe, asıl büyüklüğün analoğudur denir. Bu biçimde sürekli değişebilen büyüklüklere analog (örneksel) büyüklükler denir. Dönme sayısı, periyotlu bir olayın titreşim sayısı gibi bazı fiziksel büyüklükler ise kesintili olarak değişirler. Bu cins büyüklüklere dijital (sayısal) büyüklükler adı verilir. Sonuç olarak analog büyüklüklerin belirgin özellikleri sürekli olarak değişebilmeleri, dijital büyüklüklerin belirgin özellikleri ise kesintili olarak değişebilmeleri ve dolayısıyla sayılabilmeleridir. Şekil- Tipik bir analaog işaret Şekil-2 Tipik bir dijital işaret

5 Sayısal (dijital) düzenler ikili sayı sisteminde çalışırlar. Bu sayı sisteminde (0) ve () olmak üzere yalnızca iki durum vardır. Bir anahtarın iletilmesi veya kesilmesi ile aşağıdaki şekilde görüldüğü gibi bu iki durum kolayca elde edilebilir. 2 Şekil-3 ( A ) anahtarı kesimde ise, yani kontakları arasındaki bağlantıyı açmışsa Ry üzerindeki gerilim sıfır olur (V=0). Bu ikili sayı sistemindeki (0) konumuna karşı düşer. Eğer (A) anahtarı iletiyorsa (kontakları arasındaki bağlantıyı gerçekleştirmişse) V=Vcc olur ve () konumuna karşı düşer. ( ) konumundaki gerilim, şekildeki örnekte olduğu gibi toprağa göre pozitifse buna pozitif lojik sistemi, negatifse negatif lojik sistemi denir. ( A ) anahtarı elektromekanik (örneğin röle) veya elektronik olabilir. Röleler en fazla 300 Hz frekansına kadar (reed rölesi) çalışabildiklerinden hızlı sistemlerde elektronik anahtar olarak bipolar transistör, FET veya MOSFET kullanılan devreler tercih edilir. Mikroişlemciler, mikrobilgisayarlar, makrobilgisayarlar, sayısal kontrol düzenleri ve sayısal haberleşme düzenleri gibi sayısal sistemlerde gerçekleştirilmesi gereken az sayıda temel işlem vardır. Ancak bu işlemlerin art arda çok sayıda tekrarlanması gerekir. Bu temel işlemler ve bunları gerçekleştiren elektronik devreler aşağıdaki tabloda verilmiştir. Temel İşlem VE (AND) İşlemi VEYA (OR) İşlemi DEĞİL (NOT) İşlemi İşlemi Gerçekleştiren Devre VE kapısı (AND Gate) VEYA kapısı (OR Gate) EVİRİCİ (İNVERTER) Lojik devreler adı verilen bu devreler Boolean Cebri ne göre çalışırlar. Bir lojik kapı, birden fazla girişi olabilen, buna karşılık sadece bir çıkışa sahip olan bir elemandır. Giriş durumları çıkışı belirler. Her lojik kapı bir sembolle, boolean ifadeleriyle ve doğruluk tablosuyla ifade edilebilir. Doğruluk tabloları ve boolean ifadeleri evrensel olmasına karşın kapı sembollerinde farklılıklar vardır.

6 3 Kapıların İşleyişi: Kapı işlevi, boolean ifadesi ve doğruluk tablosuyla gösterilir. Bu durum aşağıda özetlenmiştir. VE (AND) İşlemi ve Devresi: Y=A. B şeklinde tanımlanan bu işlemin tablosu ve işlemi yapan devrenin sembolü aşağıdadır. A B Y Şekilde iki girişli bir kapı çizilmiştir. Giriş sayısı daha fazla olabilir. Tablodan görüldüğü gibi yalnızca bütün girişlerin () olduğu durum için çıkış () dir. Diyotlarla gerçekleştirilmiş bir (VE) kapısı aşağıda görülmektedir. Şekil-4 Kapının girişleri A ve B, çıkışı ise Y dir. Kapının girişleri yine benzer kapıyla veya bir darbe üreteci ile sürüleceğinden A ve B ye sürücü devrenin çıkış direncini gösteren iki direnç bağlanmıştır. Sürücü devreler A ve B düğümlerini lojik 0 da tutarsa düğüm gerilimleri Va=0 ve Vb=0 olur ve diyotlar iletime geçerek şekilde kesikli çizgilerle gösterilen akımlar akar.

7 Sonuçta Vy=Vcc-R(Ia+Ib) olup lojik 0 a karşı düşen düşük gerilimi verir. A veya B den yalnızca biri dahi lojik 0 a sürülmüş olsa Vy=Vcc-R.Ia veya Vy=Vcc-R.Ib gerilimi yine çıkışta lojik 0 verir ve düşük seviyede kalır. Böylece VE işlemi tablosunun ilk üç satırı gerçeklemiş olur. A ve B birlikte lojik e getirildiğinde (bu düğümlere sürücüler tarafından lojik e karşı düşen +Vcc uygulandığında) Da ve Db diyotlarının katotları anotlarına göre daha yüksek gerilime sürülüp diyotların ikisi birden kesime gideceğinden Ia=0 ve Ib=0 olur. Sonuç olarak lojik e karşı düşen Vy=+Vcc gerilimi elde edilir. Böylece devre, tablodaki 4. satırı da gerçekleştirmiş olur. VEYA (OR) İşlemi ve Devresi: Y=A+B şeklinde tanımlanan bu işlemin tablosu ve işlemi gerçekleştiren devrenin sembolü aşağıda verilmiştir. 4 A B Y Şekilde iki girişli bir kapı çizilmiştir. Giriş sayısı daha fazla olabilir. Tablodan görüldüğü gibi yalnızca bütün girişlerin (0) olması halinde çıkış (0) olur. Diyotlarla gerçekleştirilmiş bir (VEYA) kapısı aşağıda görülmektedir. Şekil-5

8 5 Girişlerde, sürücü devrelerin çıkış dirençleri de çizilmiştir. Burada, girişlerden hangisine +Vcc uygulanıp lojik e sürülürse buna bağlı diyot iletime geçerek Ia veya Ib akımını akıtarak çıkışta lojik e karşı düşen Vy=+Vcc gerilimini verir (Gerçekte Vy=Vcc-Vdiyot=Vcc-0.6 Volt olur). Böylece yukarıda tablonun 2. ve 3. satırları gerçeklenmiş olur. Her iki girişe de lojik uygulanırsa iki diyot da iletime geçer. (Ia+Ib) akımı akar, çıkış yine Vy=+Vcc olur. Durum tablosunun 3. satırıda gerçekleşir. Girişler lojik 0 da ise, A ve B düğümleri sürücü devrelerin çıkış dirençleri üzerinden toprağa bağlanmış olacaklarından Da ve Db diyotları kesimde kalır. Vy=0 V olup lojik 0 a karşı düşer. Durum satırındaki. satırda gerçeklenmiştir. EVİRME (NOT:Değil) İşlemi ve EVİRİCİ : Y=(Y) şeklinde tanımlanan bu işlemin tablosu ve devresinin sembolü aşağıda görülmektedir. Y Y 0 0 Devrenin girişi lojik 0 ise çıkışı lojik, girişi lojik ise çıkışı lojik 0 dır. Çıkış daima giriş işaretinin evriğine eşittir. Bipolar transistorla gerçekleştirilmiş bir evirici aşağıda çizilmiştir. Şekil-6

9 Bu, emetörü topraklı bir devredir. Vy=+Vcc (yani lojik ) iken transistör Rb direnci ve bazı üzerinden iletime sürülerek doymaya gider. Kolektörden maksimum Ic akımı akar. Vy =Vcc-Rc.Ic olup 0. volt civarındaki kolektör doyma (saturation) gerilimine düşer. Bu gerilim seviyesi lojik 0 a karşı düştüğünden tablonun 2. satırı gerçeklenmiş olur. Vy=0 (yani lojik 0) ise transistör kesimde kalacağından Ic=0 veya Vy=+Vcc olur. Bu gerilim seviyesi lojik e karşı düştüğünden tablonun. satırı da gerçeklenir. NOR Kapısı: 6 A B Y Çıkışına evirici bağlanmış bir OR kapısı olarak düşünülebilir. Girişlerinden herhangi biri lojik yapıldığında çıkışı lojik 0 olur. Bu kapının Boolean ifadesi aşağıdaki gibidir. Q=A+B+C+D Üstteki çizgi, OR fonksiyonunun evriğinin alındığını göstermektedir. NAND Kapısı: A B Y Bu kapıda AND kapısının eviriğini verir. Girişlerden herhangi biri lojik 0 yapıldığında çıkışı lojik olur. Dört girişli bir NAND kapısının fonksiyonu aşağıdaki şekilde gösterilmiştir: Q=A.B.C.D

10 7 XOR Kapısı: A B Y Exclusive OR (XOR) kapısı bir OR kapısı olarak düşünülebilir. Tek fark her iki girişi de lojik olduğunda OR kapısı gibi lojik değil lojik 0 üretir. Boolean ifadesi aşağıdaki gibidir. Q=A B Bu kapı aşağıdaki sebeplerden dolayı özel bir kapıdır. ) Sadece iki girişe sahip olabilir. 2) Bu kapının Boolean ifadesi gerçek bir ifade değildir ve Boolean ifadelerini kullanarak gerçekleştirilmesi zordur. Lojik Aileleri ve Lojik Seviyeler: Pek çok entegre çeşidi mevcuttur. Ama günümüz elektronik dünyasında TTL ve CMOS aileleri çok yaygın bir şekilde kullanılmaktadır. Klasik olarak kullanılan lojikte (Pozitif Lojik) lojik 0 düşük gerilimle, lojik ise daha yüksek bir gerilimle ifade edilir. Gerçekteki gerilim seviyeleri devreyi besleyen kaynağa bağlıdır. TTL devrelerde güç kaynağı (+Vcc) +5V, ±5 % dir. Buna karşılık CMOS sistemler 3.0 V ile 8.0 V arasında çalışabilirler. TTL devrelerde lojik 0, 0 V olarak, lojik ise +5V olarak kabul edilir. Buna karşılık uygulamalarda beklenen gerilimin tam olması pek mümkün değildir. Sıfır volt gerçekte 0.2 V civarında bulunurken, +5V gerçekte 4.6 V olarak bulunabilir. Eğer cihazlar tam +5V ve 0 V da çalışacak şekilde dizayn edilirlerse çeşitli problemler ortaya çıkabilir. Gürültü, pek çok sistemde mevcuttur ve Şekil-7 de görüldüğü gibi ani darbelerin oluşmasına neden olabilir. Eğer kullanılan devreler 0 V un üzerindeki her şeyi lojik olarak ve +5V un altındaki her şeyi lojik 0 olarak görürse, devre tek bir darbeyi gürültü yüzünden birden çok darbe olarak algılayabilir. Bu problem Lojik seviyelerini, belirli bandlar arasında kabul etmekle çözülebilir. Örneğin 0 V ile 0.8 V arasındaki gerilimler lojik 0, 2.0 V un üzerindeki gerilimler ise lojik olarak kabul edilebilir. CMOS devreler 3 V ile 8 V arasında uygulanan besleme gerilimiyle çalışırlar. Sonuç olarak lojik eşiği, kullanılan besleme gerilimi tarafından belirlenir. 0V ile Vdd geriliminin /3 ü arasındaki değerler 0 ile Vdd ve Vdd geriliminin 2/3 ü arasındaki değerler ise ile gösterilir.

11 8 AÇIKLAMA: Eğer bir CMOS devrede +9V (Vdd) besleme gerilimi kullanılıyorsa, lojik 0, 0V ile +3V arasında, lojik de +6V ile +9V arasındaki gerilim seviyeleri için kullanılabilir mi? Cevap EVET tir. Ama pratikte lojik 0 ın 0V a, lojik in de +9V a mümkün olduğu kadar yakın olması, güvenli bir çalışma için tercih edilmelidir. Half-adder circuit (yarı toplama devresi): Şekil-7 Dijital aritmetik devreler üzerindeki çalışmalarımız ikili yarı toplayıcı devresi ile başlayacak. Şekil 8 de ikili yarı toplayıcı devresinin logic şeması (a), blok diyagramı (b),doğruluk tablosu (c) gösterilmiştir. A B (a) SUM CARRY A B Half Adder ( Yari toplayici ) SUM CARRY A B S C (c) (b) Şekil-8 Devrenin iki binary girişi ve iki binary çıkışı vardır. EXOR kapısı toplamın sonucunu verirken (SUM çıkışını kontrol ederken ), AND kapısı da her iki girişin logic olduğu durumları kontrol eder ve CARRY çıkışını oluşturur. Bu devrenin bir önceki toplamının sonucunu tutma yeteneği yoktur. SUM ve CARRY çıkışlarını S ve C ile gösterecek olursak çıkışları girişler cinsinden aşağıdaki gibi ifade edebiliriz; S=AB +A B C=AB S =(A+B)(A +B ) C=(A +B ) S =(C+A B )

12 9 Full-Adder circuit ( tam toplama devresi ): Full-Adder (tam toplama ) devrelerinin üç girişi ve iki çıkışı mevcuttur.giriş bitlerinden ilk ikisi toplanacak bitler, üçüncüsü ise bir önceki toplama işleminden kalan elde (CARRY) bitidir.bu bitleri sırasıyla A,B, Cn- olarak tanımlayalım. Çıkışlar ise SUM(toplam) ve CARRY(elde) bitleridir. Şekil 9 de ikili yarı toplayıcı devresinin logic şeması (a), blok diyagramı (b),doğruluk tablosu (c) gösterilmiştir. A B Cn- SUM (S) CARRY (Cn) Cn- B A Full Adder SUM CARRY A B Cn- S Cn (a) (b) (c) Parallel Binary Adder (paralel ikili toplayıcı): Şekil-9 Paralel ikili toplayıcı devresi iki adet ikili (binary) sayının aritmetiksel toplamını veren lojik devredir. Bu devre TTL lojik ailesinden 7483 entegresi ile gerçekleştirilebilir. Bu devrenin üzerinde durulması gereken bazı özellikleri vardır entegresinin blok diyagramı şekil 0 da verilmiştir. Toplanan binary sayi B4 B3 B2 B Eklenen binay sayi A4 A3 A2 A Cout 7483 Cin S4 S3 S2 S Toplam sonucu Şekil-0 Örneğin 4bitlik bir full adder devresini şekil deki gibi paralel bağlanmış 4 adet Full-Adder dan oluşturmak mümkündür.

13 0 B4 A4 B3 A3 B2 A2 B A Full Adder 4 C4 Full C3 Full C2 Full C Adder Adder Adder 3 2 C5 S4 S3 S2 S Şekil- Fakat bu devrede her bir full adder ın toplama yapabilmesi için bir önceki full adder ın CARRY(elde) bitini beklemesi gerekir.bu da çıkışın ancak 4 darbe sonra oluşabilmesi manasına gelir ve bu gecikme istenmeyen bir durumdur. BCD Adder (binary kodda decimal sayı toplama devresi ): BCD Adder iki adet 4bit-binary adder ve bazı basit lojik yapılar kullanılarak elde edilebilir. Şekil 2 de BCD Adder şematik yapısı gösterilmektedir. Cout B4 B3 B2 B A4 A3 A2 A K Z4 Z3 Z2 Z Cin Cout2 B4 B3 B2 B C A4 A3 A2 A S4 S3 S2 S Cin Sekil 5

14 BCD Adder devresi iki decimal sayının toplamını verir. Devrenin C ve K gibi iki elde biti vardır. K elde biti birinci 4 bitlik binary adder ın elde bitidir.yani girilen iki binary sayının toplamı 6 dan küçükse lojik 0, 6 ve daha büyükse Lojik dir. C elde biti ise BCD adder ın çıkış elde bitidir.bu bit decimal sayıların toplam değeri 0 dan küçük iken lojik 0, 0 veya daha büyükse lojik dir. Deney: Malzemeler: - C.A.D.E.T kω direnç - 2 N400 diyot - BC 238 transistor evirici OR kapısı AND kapısı NAND kapısı NOR kapısı XOR kapısı - Bağlantı telleri bitlik full adder (fast carry) -74LS iki girişli EXOR kapı entegresi -74LS27 3girişli NOR entegresi Deney.: Şekil-3 Şekil-3 teki devreyi C.A.D.E.T. in breadboard ına kurun. A yı LS e, B yi LS2 ye bağlayın. Bunlar devrenin girişleridir. Y yi LI e bağlayın. Bu devrenin çıkışıdır. LS ve LS2 yi LOW(0) konumuna getirin. Devreye gerilim verin. LS ve LS2 yi kullanarak devrenin doğruluk tablosunu elde edin.

15 2 A B Y Deney.2: Şekil-4 Şekil-4 teki devreyi C.A.D.E.T. in breadboard una kurun. A yı LS e bağlayın. Bu devrenin girişidir. Y yi LI e bağlayın. Bu devrenin çıkışıdır. LS i LOW(0) konumuna getirin.devreye gerilim verin. LS i kullanarak devrenin doğruluk tablosunu elde edin. A 0 Y Deney.3: Eviricinin Doğruluk Tablosu : 7404 ü C.A.D.E.T. in breadboard una yerleştirin. Entegrenin +5Vcc ve toprak bağlantılarını yapın ün nolu bacağını LS(Lojic Switch ) bağlayın.7404 ün 2 nolu bacağını da LI e bağlayın. Bu devrenin çıkışıdır. LS i LOW(0) konumuna getirin. Devreye gerilim verin. LS, devrenin A girişidir. LS i kullanarak devrenin doğruluk tablosunu bulun.

16 3 OR Kapısının Doğruluk Tablosu : 7432 yi C.A.D.E.T. in breadboard una yerleştirin. Entegrenin +5Vcc ve toprak bağlantılarını yapın nin nolu bacağını LS e bağlayın nin 2 nolu bacağını LS2 ye bağlayın. Bunlar devrenin girişleridir nin 3 nolu bacağını LI e bağlayın. Bu da devrenin çıkışıdır. LS ve LS2 yi LOW konumuna getirip devreye gerilim verin. LS ve LS2 yi kullanarak devrenin doğruluk tablosu elde edin. AND Kapısının Doğruluk Tablosu : 7408 i C.A.D.E.T. in breadboard una yerleştirin. Entegrenin +5Vcc ve toprak bağlantılarını yapın in nolu bacağını LS e bağlayın in 2 nolu bacağını LS2 ye bağlayın. Bunlar devrenin girişleridir in 3 nolu bacağını LI e bağlayın. Bu da devrenin çıkışıdır. LS ve LS2 yi LOW konumuna getirip devreye gerilim verin. LS ve LS2 yi kullanarak devrenin doğruluk tablosunu elde edin. XOR Kapısının Doğruluk Tablosu : 7486 yı C.A.D.E.T. in breadboard una yerleştirin. Entegrenin +5Vcc ve toprak bağlantılarını yapın nın nolu bacağını LS e bağlayın nın 2 nolu bacağını LS2 ye bağlayın. Bunlar devrenin girişleridir nın 3 nolu bacağını LI e bağlayın. Bu da devrenin çıkışıdır. LS ve LS2 yi LOW konumuna getirip devreye gerilim verin. LS ve LS2 yi kullanarak devrenin doğruluk tablosunu elde edin. NAND Kapısının Doğruluk Tablosu : 7400 ı C.A.D.E.T. in breadboard ına yerleştirin. Entegrenin +5Vcc ve toprak bağlantılarını yapın ın nolu bacağını LS e bağlayın ın 2 nolu bacağını LS2 ye bağlayın. Bunlar devrenin girişleridir ın 3 nolu bacağını LI e bağlayın. Bu da devrenin çıkışlarıdır. LS ve LS2 yi LOW konumuna getirip devreye gerilim verin. LS ve LS2 yi kullanarak devrenin doğruluk tablosunu elde edin. NOR Kapısının Doğruluk Tablosu : 7402 yi C.A.D.E.T. in breadboard una yerleştirin. Entegrenin +5Vcc ve toprak bağlantılarını yapın nin 2 nolu bacağını LS e bağlayın nin 3 nolu bacağını LS2 ye bağlayın. Bunlar devrenin girişleridir.

17 nin nolu bacağını LI e bağlayın. Bu da devrenin çıkışıdır. LS ve LS2 yi LOW konumuna getirip devreye gerilim verin. LS ve LS2 yi kullanarak devrenin doğruluk tablosunu elde edin. Deney.4: Entegrelerin besleme ve toprak bağlantılarını yapınız. Şekil 5 teki devreyi kurunuz. A B LS LS2 2 74LS86 3 LI SUM 2 74LS08 3 LI2 CARRY Şekil 5 LS ve LS2 switch lerini lojik 0 konumuna getiriniz.güç kaynağını açınız. A ve B girişleri için sırasıyla LS ve LS2 switch lerini kullanınız.sum çıkışı ve CARRY çıkışları için ise sırasıyla LI ve LI2 LED lerini kullanınız. Devrenin doğruluk tablosunu çiziniz. Güç kaynağını kapatınız. 74LS32 entegresini C.A.D.E.T. e yerleştiriniz ve besleme ile toprak bağlantılarını gerçekleştiriniz. Şekil 6 daki devreyi kurunuz. 74LS86 4 LS3 Cn- A LS SUM 3 6 LI B LS LS LS08 3 Şekil LI2 CARRY 74LS32

18 5 LS,LS2,LS3 Switch lerini Lojik 0 konumuna getiriniz.güç kaynağını açınız. A ve B girişleri için sırasıyla LS ve LS2 switch lerini ve Cn- için LS3 switch ini kullanınız.sum çıkışı ve CARRY çıkışları için ise sırasıyla LI ve LI2 LED lerini kullanınız.devrenin doğruluk tablosunu çiziniz. Deney.5: Entegrelerin besleme ve toprak bağlantılarını yapınız. Şekil 7 deki devreyi kurunuz. LS8 LS7 LS6 LS5 LS4 LS3 LS2 LS LI B4 B3 B2 B A4 A3 A2 A Cout 2 74LS27 K LS08 74LS Z4 Z3 Z2 Z Cin 3 74LS B4 B3 B2 B A4 A3 A2 A Cout2 LI8 4 C S4 S3 S2 S LI4 LI3 LI2 LI Cin Sekil 9 Bütün Switch leri lojik 0 konumuna getiriniz. LS-LS4 Switch lerini A-A4 için, LS5-LS8 Switch lerini B-B4 için kullanınız.li- LI4 LED lerini SUM(toplam) çıkışı için ve LI8 LED ini de CARRY çıkışı için kullanınız.girişlere değişik değerler vererek birkaç sonucu not ediniz. Güç kaynağını kapatın.li-li4 LED lerindeki telleri sökerek bunları şekil 8 de gösterildiği gibi 7447 gösterge (display) sürücü devresinin nolu giriş uçlarına bağlayın. 3

19 Bütün Switch leri lojik 0 konumuna getiriniz.gücü kapatınız. 5. maddeyi tekrarlayın fakat burada çıkışların gösterge ve LED olduğuna dikkat edin. 6 LS8 LS7 LS6 LS5 LS4 LS3 LS2 LS LI B4 B3 B2 B A4 A3 A2 A Cout 2 74LS04 74LS27 K LS08 74LS08 Z4 Z3 Z2 Z B4 B3 B2 B A4 A3 A2 A Cout2 LI8 4 C S4 S3 S2 S Cin 3 Cin 3 8 A B C D GND 7447 Vcc g f e d c b a g f e d c b a e f CA d g a b c VCC =+5V 47ohm Şekil 8

20 7 Deney No: 2. Deneyin Adı: Flip-Floplar. Amaç: Flip-Flopların tanıtılması ve işlevlerinin açıklanması Ön Bilgi: Flip-flop, binary(ikili) datanın saklanmasında kullanılan dijital bir elemandır. Dijital ektronikte statik ve dinamik hafızalar olmak üzere iki çeşit hafıza vardır. Flip-floplar, statik hafızanın basit bir formudur ve ikili lojik kapı çiftlerinden oluşmuştur. Kapı çıkışları diğer kapının girişlerinden birine verilir. Bazı flip-floplar asenkron büyük bir kısmı da senkron bir sistemin kontrolu altında çalıştırılırlar. Şekil- Latch: Basit bir latch bir OR kapısıyla oluşturulabilir. Devre, kapı çıkışının girişlerden birine uygulanmasıyla oluşturulmuştur (Şekil). Devrenin çıkışı ve komut girişi "0" konumundayken çıkış "0" da kalır. Komut girişi "" yapıldığında kapı çıkışı "" olacaktır. Devrenin çıkışından girişlerden birine yapılan geribesleme, Latch komut girişindeki "" kaldırılsa bile latch'ın "" konumunda kalmasını sağlayacaktır ve latch komut girişinin artık bir etkisi yoktur. Latch çıkışını tekrar "0" yapmak için kapıya uygulanan besleme geriliminin yada geribesleme hattının kaldırılması gerektiğinden bu devrenin pek pratik olduğu söylenemez. Set-Reset Flip-Flop: Bir RS flip-flop Şekil-2 de gösterilmiştir. Çıkış konumları girişler tarafından belirlenir, fakat her iki giriş de lojik 0 ise bir önceki çıkış konumu muhafaza edilir. Her iki giriş de lojik ise çıkış belirsiz olur. RS flip-flop Şekil-3 de görüldüğü gibi NAND kapıları kullanılarakta gerçekleştirilebilir. Aşağıdaki flip-flopların doğruluk tabloları da verilmiştir. NAND SR flip-flop, S ve R girişlerini aktive etmek için "0" gerekmesi haricinde NOR SR flip-flop'a benzer. Kullanılmayan durum S ve R girişlerinin her ikisinin birden "0" olması durumudur. Şekil-2

21 8 S R Q(n) Q(n+) ?? Şekil-3 "D" Flip-Flop: Basit NOR SR flip-flop, girişlerin her ikisi de aynı anda "0" olduğunda önceden tahmin edilemeyen çıkışlar verir. Bu durumu önlemenin bir yolu korumayı donanımla yapmaktır. Böylece Set ve Reset girişleri asla aynı konumu alamaz. Bu, Şekil-4'de görüldüğü gibi bir evirici ile gerçekleştirilebilir..tanımsız R S Q L L. L H H H L L H H. Şekil-4 Bu devre "D" flip-flop olarak bilinir. "D" flip-flop, Şekil-5'de görüldüğü gibi NAND kapıları ve evirici ile de gerçekleştirilebilir. msız Şekil-5.Tanı.Tanımsız R S Q L L. L H H H L L H H. Şekil-4 ve 5'de gösterilen devrelerde "D" lojik konumundayken Q çıkışı "" olur.bu flip-floplar RS girişleri evirilerek 0 konumunda aktif olacak şekilde gerçekleştirilebilir.

22 "J-K" Flip-Flop: J-K flip-flop zamanlayıcı darbe uygulanmış S-R flip-flop veya D flip-flop gibi çalışır.diğer özel fonksiyonları gerçekleştirmek için de kullanılabilir. J-K flip-flop J,K veya saat darbesi girişlerinin her konumu için belirli çıkışlar verir, yani girişlerin herhangi bir konumu için belirsizlik söz konusu değildir. J-K flip-flop devresi Şekil-6'da gösterilmiştir. J-K flip-flop'un çalışma karakteristiği şöyle özetlenebilir: ) J ve K girişleri "0" : Saat darbesi "0" ise çıkış değişmez. _ 2) J girişi "", K girişi "0" : Saat darbesi "0" ise Q "" olur veya ""de kalır, Q "0" dır. J girişindeki "" direkt olarak Q çıkışında görülür. _ 3) J girişi "0", K girişi "" : Saat darbesi "0" ise Q "0", Q "" olur. J girişindeki "0" direkt olarak Q çıkışında görülür. 4) J ve K girişleri "" : Devre her saat darbesinde durum değiştirir. 9 CK J K Q(n+) L L Q(n) H L H L H L H H Toggle ALETLER: - C.A.D.E.T Evirici NAND kapısı J - K flip-flop - Bağlantı telleri Şekil-6 DENEY: NAND Kapıları ile R-S Flip-Flop Gerçekleştirilmesi: Şekil-3'deki NAND S-R flip-flop devresini kurun. 7400'ın ilgili bacaklarını +5V ve toprak hattına bağlayın. LS ve LS2'yi "0" konumuna alın. Devreyi kontrol edin ve gerilim uygulayın. LI2 "" olmalıdır. Bu devrenin doğruluk tablosunu çıkartarak sonuçları kaydedin.

23 Devrenin gerilimini kesin ve bir sonraki deneyde kullanılmak üzere devreyi board üzerinde bırakın. NAND Kapılarıyla "D" Flip-Flop Gerçekleştirilmesi: 7400 ve 7404 entegrelerini kullanarak Şekil-5'deki devreyi kurun. Eğer bir önceki deneyde kullandığınız devreyi muhafaza ettiyseniz sadece S girişinden R girişine bir evirici bağlanacaktır. Tüm entegrelere +5V ve toprak uygulayınız. LS'i D girişi, LI2'yi Q çıkışı LI'i de Q çıkışı olarak kullanın. Bu devre için bir doğruluk tablosu oluşturun. J-K Flip-Flop: 20 Yukarıdaki devreyi 7476 entegresini kullanarak kurun. LS ve LS2 'yi "0" konumuna alın. Set ve Reseti +5V a bağlayın. Devreyi kontrol edin. Devreye gerilim uygulayın ve flip-flop'un başlangıç konumunu gözleyin. LS, LS2, PB2 ve LI, LI2'yi kullanarak J-K flip-flop'un doğruluk tablosunu çıkarın. LS ve LS2'yi "" konumuna alın. Gerilimi kesin. PB2'yi fonksiyon jeneratörünün TTL ucuna ve LI7'ye bağlayın. Devreye gerilim uygulayın. LI7'deki saat darbesini ve LI'deki flip-flop çıkışını gözleyin ve gözlemlerinizi kaydedin. Gerilimi kesin ve aşağıdaki şekilde gördüğünüz devreyi kurun. Bu devreye +5V ve toprak hattını bağlayın. LS, LI, ve LI2'yi kullanın.

24 2 İstenenler: ) Deney sonuçlarını ve düşüncelerinizi yazın. 2) NAND'larla yapılan R-S flip-floplarda hangi durumda problem çıkar? 3) NAND R-S flip-flobun giriş durumları ne olmalıdır? 4) J ve K girişlerinin her ikiside "" de tutulursa J-K flip-flop hangi fonksiyonu gerçekleştirir? S R Q(n) Q(n+)

25 22 BÖLÜMÜ LABORATUAR DENEY İSMİ GRUP İSTANBUL ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ ADI SOYADI NO S R Q(n) Q(n+) D 0 Q D 0 Q TARİH: İMZA:

26 23 Deney: 2.2 Deneyin Adı: Sayıcılar Amaç: Senkron ve asenkron sayıcı tasarımı Ön Bilgi: ) Asenkron Sayıcılar: Bu tür sayıcılarda tetiklenen ikililer birbirini Q çıkışlarından T (clock) girişlerine bağlanarak zincirleme tetikler. Aşağıdaki şekilde JK flip-floplarla yapılmış bir asenkron sayıcı görülmektedir. Her flip-flop, J ve K girişleri de tutularak toggle mod çalıştırılmaktadır. Tetiklenen ikili (toggle flip-flop): J K Q(n+) 0 0 Q(n) (saklama) 0 (yazma) 0 0 (silme) Q(n) (tetiklenen ikili) Şekil- Asenkron sayıcıların en önemli özelliği tetikleme (clock) darbesi uygulandığında birinci flip-flopun konum değiştirmesi ve ondan sonra gelen flip-flopların sırasıyla tetiklenmesidir. Diğer tip asenkron sayıcılar ise modül sayıcılardır. Bunlar 2 nin kuvveti olmayan tabanlara göre darbe sayılarını saymak için gerçekleştirilmiş sayıcılardır. Örneğin 0 darbede bir kendisini sıfırlayan ve böylece 0 tabanına göre saymaya elverişli sayıcılara Modül 0 sayıcı denir. Bu tür sayıcıları gerçekleştirmek için çeşitli yöntemler geliştirilmiştir. En önemli üç tanesi geri beslemeli, silmeli ve doğrudan silmeli sayıcılardır. Asenkron sayıcıların en büyük dezavantajı her flip-flopun bir sonrakini tetiklemesinden kaynaklanan propagasyon gecikmesi ve dolayısıyla maksimum çalışma frekansının sınırlı olmasıdır. 2) Senkron Sayıcılar: Senkron sayıcıların bütün ikilileri aynı tetikleme darbeleriyle aynı anda tetiklenirler. Tetiklemenin her ikilide aynı anda olmasının sonucu bunlara senkron sayıcı adı verilmiştir. Bütün ikililer aynı anda durum değiştirdiklerinden bu tür sayıcılarda gecikme yoktur. NOT: Deneye gelmeden önce Modül 8 senkron sayıcı tasarlayınız. Bir senkron sayıcı tasarlanırken aşağıdaki adımlar izlenir. ) Sayma tablosu hazırlanır. 2) Gerekli sayıda JKFF ler yan yana çizilerek T girişleri paralel bağlanıp buraya tetikleme darbeleri uygulanır. 3) JKFF nin uyarılma tablosu kullanılarak sayma tablosundaki her bir tetikleme darbesi için istenen geçişi sağlayacak olan J ve K, karnough diyagramları üzerinde işaretlenir.

27 24 4) Bu diyagramlar basitleştirilerek her bir ikilinin J ve K fonksiyonları bulunur. 5) Bu fonksiyonlar kullanılarak sayıcı devresi tasarlanır. Geniş bilgi için konuyla ilgili kaynaklara bakınız. Aletler: Deney: - C.A.D.E.T. - 74LS76 Dual JK Flip-Flop - 74LS90 Onlu sayıcı bit binary yukarı/aşağı sayıcı - Bağlantı telleri Yukarı/aşağı sayıcılar: ) Şekil-2 deki devreyi kurun. 2) C.A.D.E.T. i açın. PB e basın. Lojik indikatörler 0 olmalı. 3) PB2 yi tetikleme girişi, LI ve LI2 yi ve 2 çıkışları olarak kullanın. Devrenin çalışması hakkında gözlemlerinizi yazın. 4) C.A.D.E.T. i kapatın nın 5 nolu bacağındaki bağlantı tellerini çıkartarak 4 nolu bacağına, nolu bacağındaki teli ise 0 nolu bacağına bağlayın. 5) Devrenin gerilimini verin. PB e basın. LI, LI2 0 olmalı. 6) İlk kısımda yaptığınız işlemleri tekrarlayarak gözlemlerinizi yazın. Senkron sayıcılar: ) Şekil-3 deki devreyi kurun. 2) C.A.D.E.T. i açın ve PB e basın. Şekil-2

28 3) PB2 yi sayma girişi, LI ve LI2 yi sayma çıkışları olarak kullanın. Devrenin çalışması hakkındaki gözlemlerinizi yazın. 4) C.A.D.E.T. i kapatın nın 5 nolu bacağındaki bağlantı tellerini çıkartarak 4 nolu bacağına, nolu bacağındaki teli ise 0 nolu bacağına bağlayın. 5) Devrenin gerilimini verin. PB e basın. LI, LI2 0 olmalı. 6) İlk kısımda yaptığınız işlemleri tekrarlayarak gözlemlerinizi yazın. 25 Sayıcı Entegreler: Şekil-3 ) İlk olarak 74LS90 sayıcı entegresi denenecek. Bu devre iki ve beşe bölen iki ayrı kısımdan oluşur. Onluk sayıcı elde etmek üzere ikiye bölen kısmın çıkışını beşe bölen kısmın girişine bağlayacağız. 2) Şekil-4 deki devreyi kurun. Besleme bağlantılarını yapın ayrıca, LTS 32 nin 4 numaralı bacağını +5V a bağlayın. 3) C.A.D.E.T. i açın ve PB e basın. LTS 32 0 göstermelidir. 4) PB2 yi sayma girişi ve LTS 32 yi çıkış olarak kullanın. Bu sayıcı devrenin çalışması hakkındaki gözlemlerinizi yazın. 5) Sayıcıyı 0 olmayan bazı konumlara set ederek PB e basın. Gözlemlerinizi yazın. 6) C.A.D.E.T. i kapatarak 74LS90 ın bağlantılarını çıkarınız. 7) 7493 sayıcı entegresini kullanarak Şekil-5 deki devreyi kurunuz. 8) LS6 yı LOW, LS5 i HI yapınız. Bunlar sırası ile silme ve yükleme girişleridir. C.A.D.E.T. i açın. LS6 yı LOW dan HI a ve tekrar LOW a getirin. 9) LS LS5 yükleme kontrol hattının komutu (LS5) ile sayıcıyı hazırlayan veri girişleridir. PB ve PB2 yi sırasıyla aşağı ve yukarı saymak için kullanın. Sayıcının işlevini gözlemenin diğer bir yolu da LS LS5 girişlerini HI dan LOW a çekmektir. İki çalışma şekli arasındaki farkı kaydedin. 0) C.A.D.E.T. i kapatarak 7493 ün bağlantılarını çıkarınız. İstenenler: ) Senkron ve asenkron sayıcılar arasındaki farkı yazın. 2) Deneyde kullanılan sayıcıların modüllerini sırasıyla yazın. 3) Silmeli Mod 7 sayıcı devresi çizin.

29 26 BÖLÜMÜ LABORATUAR DENEY İSMİ GRUP İSTANBUL ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ ADI SOYADI NO Tetikleme LI4 LI3 LI2 LI Tetikleme LI4 LI3 LI2 LI Program lanabilir Yukarı Sayıcı Tetikleme LI4 LI3 LI2 LI Tetikleme LI4 LI3 LI2 LI Programla Programlanabilir Yukarı Sayıcı Programlanabilir Aşağı sayıcı TARİH: İMZA:

30 27 BÖLÜMÜ LABORATUAR DENEY İSMİ GRUP İSTANBUL ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ ADI SOYADI NO Tetikleme (PB2) LI2 LI Tetikleme (PB2) LI2 LI Asenkron Yukarı Sayıcı Asenkron Aşağı Sayıcı Tetikleme (PB2) LI2 LI Tetikleme (PB2) LI2 LI Senkron Yukarı Sayıcı Senkron Aşağı Sayıcı Tetikleme Mod 0 Sayıcı TARİH: İMZA:

31 28 Deney No: 2.3 Deneyin Adı: Osilatörler Amaç: Osilatörlerin tanıtılması ve işlevlerinin incelenmesi Ön Bilgi: Kararsız ikili devre: Aşağıda NAND kapıları ile gerçekleştirilmiş bir karasız ikili devre (astable multivibrator) görülmektedir. Şekil- Bu bir darbe üreteci olup sayısal sistemlerde saat osilatörü (clock generator) olarak kullanılır. Devre, C ve C2 kondansatörlerinin dolup boşalmasıyla bir durumdan diğerine geçtiği için kararsız ikili devre adını almıştır. Devreye besleme gerilimi uygulandığında kondansatörler boşsa, R ve R2 dirençleri kapı girişlerini toprağa bağladığından kapı çıkışları lojik yani +5V a gider. Devredeki küçük bir simetri farkı G veya G2 çıkışının daha hızlı yükselmesine neden olur. G çıkışının daha hızlı yükseldiğini kabul edelim. G çıkışındaki bu lojik seviyesi C2 üzerinden G2 nin girişine uygulanır ve bunun çıkışını

32 lojik 0 a çeker. Bu andan itibaren C2, şekilde gösterilen polaritede I akımı ile dolar. C ise G2 ile bir ucu toprağa bağlandığından yüklü ise boşalır. C2 doldukça R2 nin uçlarındaki gerilim düşer. Bu gerilim G2 nin alt eşik seviyesinin altına düşünce G2 nin çıkışı lojik olur. Bu gerilim C üzerinden aynı anda G girişine uygulanır ve G in çıkışını lojik 0 yapar. Şimdi durum değişmiş, C2 boşalmaya C üzerinden dolmaya başlamıştır. Olay böylece periyodik olarak sürer. Görüldüğü gibi kapı çıkışlarının kararlı bir konumu yoktur. R2C2 ve RC zaman sabitlerinin belirlediği süreler içinde kondansatörler dolarken çıkışlar değişmez.. Dolma işlemi sırasında R2 ve R uçlarındaki gerilimlerin kapıların eşik gerilimine ulaşma süreleri hesaplanırsa, t2=0.69r2c2=0.7r2c2 ve t=0.69rc=0.7rc bulunur. Çıkış işaretinin periyodu ise, T=t+t2=0.7(RC+R2C2) ve frekansı f=/(0.7(rc+r2c2)) şeklinde hesaplanabilir. R ve C ler eşit seçilirse f=/(0.7rc) elde edilir ve çıkış işareti kare dalga olur. Tek Kararlı ikili devreler: 29

33 30 Şekil-2 Yukarıda G, G2 kapıları ile gerçekleştirilmiş tek kararlı ikili devre görülmektedir. G2 çıkış kapısının lojik olan tek bir kararlı durumu olduğu ve gelen giriş darbesiyle bu durumdan T gibi belli bir süre ayrılsa da tekrar kararlı duruma döndüğü giriş ve çıkış gerilimlerinin dalga şekillerinden anlaşılmaktadır. G2 nin çıkışı lojik ise Vgiriş =+V olarak G e uygulanıyorsa G in çıkışı lojik 0 da kalır. C kondansatörü boş olsun (değilse bile G üzerinden kısa sürede boşalır). R direnci bu durumda G2 nin çıkışını lojik de tutmaya devam eder. Vgiriş=0 yapıldığı anda (t anı), G in çıkışı lojik olur. Bu basamak fonksiyonu C üzerinden aynen G2 nin girişine uygulanır, G2 nin çıkışı lojik 0 olur ve burada C kondansatörü dolmaya başlar. Dolan kondansatörün uçlarında ki gerilim düşümü nedeniyle t2=t+t=t+0.75rc anında R nin uçlarındaki gerilim G2 nin eşik gerilimine düştüğünde G nin çıkışı durum değiştirirsek lojik olur. Böylece τ genişliğindeki tetikleme darbesi ile tetiklenen devre T=0.75RC uzunluğunda bir darbe verir. Bu tür devreler tetikleme suretiyle belli uzunluktaki darbelerin elde edilmesinde kullanılabilir. Şekilde görülen geribesleme τ > T olması halinde G i t=t2 den sonra tetiklemeye yarar. τ<t için kullanılmayabilir. Bu durumda G in bu girişi lojik seviyesinde tutulmalıdır. TTL kapı devreleri kullanıldığında R=kΩ civarında seçilmelidir. CMOS devrelerde 00 kω lar mertebesinde seçilebilir. Darbelerin pozitif olması istendiğinde devre NOR kapılarıyla gerçekleştirilebilir. Aletler: - C.A.D.E.T. - Osiloskop NAND Kapısı - 2 0kΩ luk direnç

34 nF lık kondansatör - Bağlantı telleri Deney: Karasız İkili Devre: 7400 entegresini kullanarak Şekil- deki devreyi kurun. Kapıların giriş ve çıkışlarındaki dalga şekillerini çizerek t ve t2 sürelerini kaydedin. Tek Kararlı İkili Devre: 7400 entegresini kullanarak Şekil-2 deki devreyi kurun. Kapıların giriş ve çıkışlarındaki dalga şekillerini çizerek t ve t2 sürelerini kaydedin. İstenenler: Deneylerde elde ettiğiniz şekilleri milimetrik kağıda çiziniz. T değerlerini hesaplayarak deney sonuçlarıyla karşılaştırınız. Aralarındaki farkın (varsa) nedenini açıklayın. Kararsız ikilide bahsedilen simetri farkı neden kaynaklanmaktadır?

35 32 DENEY NO: 3 DENEYİN ADI: ORTA ÖLÇEKLİ ENTEGRASYON(TÜMLEŞİM) Amaç: Orta ölçekli entegrasyon devrelerinin incelenmesi MSI (orta ölçekli entegrasyon) aletleri bir silikon parçası üzerine yerleştirilmiş 2 İle 00 arası transistor dan oluşmuştur. Bunların çoğu lojik devreler olarak kullanılırlar. Küçük ölçekli entegrasyon devreleri (SSI) basit devrelerde kullanmak için iyidir. Fakat orta ölçekli entegrasyon devreleri daha kompleks lojik devrelerde kullanılırlar. DECODER( kod çözücüler): Sayısal sistemlerde ayrık bilgi nicelikleri ikili kodla temsil edilebilir. N bitli ikili bir kod,kodlanan bilginin 2 n ayrık elemanını gösterme (temsil etme) kapasitesine sahiptir. Kod çözücü, n giriş hattından gelen ikili bilgileri, maksimum 2 n sayıda benzersiz çıkış hattına dönüştüren birleşik bir devredir.kodu çözülen n bitli bilginin kullanılmayan veya dikkate alınmaz birleşimleri varsa, kod çözücü çıkışındaki çıkış sayısı 2 n den az olacaktır. Kod çözücü tiplerinin bir çeşidi TTL devresi olarak kullanılabilir.bu kod çözücülerin iki tipi takip eden paragraflarda çalışılacaktır.ttl kod çözücülerin tamamı aşağıdaki yapı ile aynı paralelde çalışırlar. Şekil de 3x8 kod çözücü devresi görülmektedir. D0=x y z x D=x y z D2=x yz y z D3=x yz D4=xy z D5=xy z D6=xyz D7=xyz Sekil BCD to Decimal Decoder: BCD to Decimal Decoder 0 adet AND kapısı ve bazı ilave kapı bağlantılarıyla oluşturulabilir. Şekil 2 de BCD to Decimal Decoder in lojik diyagramı görülmektedir. BCD to Decimal Decoder fonksiyonları 7442 entegresi ile sağlanır.bu devre aynı zamanda 4 den 0 a hat dönüştürücü olarak da bilinir.belirli bir çıkış için sadece bir giriş örneğinin doğru sonuç verdiğini gösteriniz. 4 Girişli bir devre için her girişin çıkış vermediğine dikkat ediniz.(4 bitlik ikili bir sayı ile 6 adet farklı sayı yazılabilmesine rağmen burada sadece 0 adet farklı sayı kullanılmıştır.) Bütün bu kombinasyonların denenmesi durumunda 9 dan sonrakiler için ne olduğuna dikkat ediniz.

36 33 Input A Input B Input C Input D A A B B C C D D A B C D A B C D A B C D A B C D A B C D A B C D A B C D A B C D A B C D A B C D Sekil 2: BCD to Decimal Decoder Lojik Diyagram Output 0 Output Output 2 Output 3 Output 4 Output 5 Output 6 Output 7 Output 8 Output 9

37 34 BCD to Seven Segment Display: Decoder lerin en yaygın kullanılan tiplerinden biride ikili koddaki decimal sayının decimal karşılığını 7 parçalı bir göstergede görmemizi sağlayan BCD to Seven Segment Display tipidir.bu devre 7447 TTL entegresi ile gerçekleştirilmiştir.(deney de bu devreyi gösterge sürücü olarak kullanmıştık.) Bu devre şekil 3 den de görülebileceği gibi 7 adet LED den oluşmuştur.bu LED ler a-g arasındaki harflerle saat yönünde isimlendirilirler.merkezdeki LED ise g segmentidir. a f g b e c d Şekil 3-Seven segment display Bu devre bir göstergeyi sürmek için herhangi bir ilave devreye ihtiyaç duymayan open collector çıkış sürücülerini destekler.bu devrenin 4 bitli ikili bir sayının tüm kombinasyonlarını kullanamayacağına dikkat ediniz.gerçekte bu devre BCD to Decimal Decoder ile aynı kombinasyonları kullanabilir. Encoders:(kodlayıcı) Kodlayıcılar bir veya daha fazla girişten çok bitli ikili(multi-bit binary) çıkışlar üreten devrelerdir. Kodlayıcı fonksiyonları kod çözücü fonksiyonlarının tersine spesifik ikili kodlar oluştururlar.kodlayıcılar NAND kapıları ile gerçekleştirilirler.yaygın bir kodlayıcı decimal bir girişi BCD çıkışa çevirir.şekil 4 de kodlayıcının lojik diyagramı gösterilmektedir.

38 D 8 C 4 B 2 A LSB Şekil 4-Decimal to BCD encoder Bu tip kodlayıcılar 0 tuştan BCD çıkış elde etmek için kullanılır. Priority Encoder (öncelik kodlayıcı): Kodlayıcıların diğer bir tipide 8 hattan 3 hatta öncelik kodlayıcıdır.bu devrenin lojik diyagramı şekil 5 de verilmiştir.

39 36 E E E E E3 7 8 Şekil 5-8 hattan 3 hatta öncelik kodlayıcı Yukarıdaki devre 7448 MSI entegresi şeklinde kullanılmaktadır.bu devre yalnızca bir girişi aktif olduğu sürece basit bir kod çözücü gibi çalışır.eğer birden fazla giriş aktif ise devre içlerinden en yüksek dereceli girişi kullanır.bunun sebebi devrenin öncelik kodlayıcı olmasıdır.bu devre basitçe kaskad bağlanabildiği için sıkça binary (ikili) kod üretmekte kullanılır. Multiplexers (Çoğullayıcılar ): Çoğullayıcılar (multiplexers) birkaç girişten herhangi birini çıkışa yönlendiren devrelerdir. Çoğullayıcılar analog ve dijital olarak iki tip halinde kullanılabilirler.dijital bir multiplexerin basit lojik diyagramı şekil 6 da görülmektedir. Aşağıdaki şekilde AND kapıları çıkış elde etmek üzere hangi Data kaynağının OR kapısına yönlendirileceğini belirlemek için kullanılır.and kapıları bir S-R Filp-Flop ile kontrol edilir.eğer Filp-Flopun Q çıkışı lojik seviyesinde ise numaralı AND kapısı aktif hale gelir ve Data source girişini çıkış için OR kapısına yönlendirir.

40 37 Data Source # S Inputs SET Q 3 Output R CLR Q 2 Data Source #2 Şekil 6 Multiplexerler birkaç giriş, bir çıkış ve birkaç tane de kontrol girişine sahip olabilirler. Multiplexerler şekil 7 de olduğu gibi belli uzunluktaki bir giriş ve buna bağlı kontrol girişleri ile bir adet çıkışa sahiptirler.bu devrede kontrol girişlerinin belirlediği adresteki giriş çıkışa direk olarak verilir. w w x x y y z z step 4 girisli Multiplexer A B M 0 W X Y Z Kontrol Çikislar Girisleri A B M W X Y Z Şekil 7-4x MUX blok diyagramı Yukarıdaki devrede kontrol devresinin girişleri için gerekli stepler 2-bitlik sayıcı çıkışının step girişine bağlanması ile olur.şekil 8 de 8x multiplexerinin ın doğruluk tablosu, Şekil 9 da ise 8x multiplexerinin lojik diyagramı görülmektedir. GİRİŞLER ÇIKIŞ A B C Y D0 0 0 D 0 0 D2 0 D3 0 0 D4 0 D5 0 D6 D7 Şekil 8

41 38 D0 D D2 D3 DATA INPUT D4 D5 Y D6 D7 A SELECT INPUT B C Şekil 9 Multiplexerlerde indirgeme özelliği mevcuttur.yani 8x Multiplexer ile tasarlayacağımız bir devreyi aynı zamanda 4x multiplexer ile de tasarlayabiliriz.bunun için yapmamız gereken tek şey seçme uçlarından birini giriş olarak seçmek ve gereken sadeleştirmeleri yapmaktır. De-multiplexers(tekilleyici): De-multiplexerler multiplexerlerin yaptığı işin tersini yapar.yani girişindeki bilgiyi seçme uçlarının gösterdiği adresten çıktı olarak verir.kısaca de-multiplexerleri aldığı bilgiyi çıkışlara dağıtan bir devre olarak düşünmek yanlış olmaz. De-multiplexerler bir giriş,n adet seçme girişi ve 2 n adet çıkışa sahiptir.şekil 0 da iki çıkışlı basit bir De-multiplexer görülmektedir. Şekil de iki adet seçme ucu bulunan bir x4 de-multiplexerin

42 39 lojik şeması görülmektedir.şekil 2 ve Şekil 3 de sırasıyla aynı de-multiplexerin blok şeması ve doğruluk tablosu yer almaktadır. Q Outputs Q Inputs Şekil 0-iki çıkışlı basit DE-MUX yapısı 2 2 Aşağıdaki şekilde enable (yetkilendirici) girişinin lojik olması durumunda çıkışların hepsinin de lojik seviyesinde kalacağına dikkat ediniz. A B E D0 D0 D E x4 Demultiplexer D D2 D3 D2 D3 A B Seçme uçlari Sekil Sekil 2 E A B D0 D D2 D3 X X Şekil 3

43 DENEYLER: DECODER(Kod çözücü): Araçlar: C.A.D.E.T. 74LS42 74LS 38 4 Hattan 0 Hatta Kod Çözücü Entegresi 3 Hattan 8 Hatta Kod Çözücü Entegresi Deneyin yapılışı:. Şekil 4 deki devreyi kurunuz.bu devre BCD to Decimal Decoder için kullanılır. 2. LS-LS4 Switch lerini lojik 0 konumuna getiriniz.güç kaynağını açınız.led lerin yanmasına dikkat ediniz. LI0 LI LI2 LI3 LI4 LI5 LI6 Baglanti Noktasi PINLERIN KULLANIM SEKLI L 3 5 S A B C D Vcc Baglanti Noktasi LED LED2 PINLERIN KULLANIM SEKLI Şekil 4 3. LS-LS4 Switch lerini binary(ikili sayı)girişleri olarak kullanınız.li-li8 LED leri kod çözücünün Decimal(onluk) çıkışlarıdır ve sırası ile entegrenin -7 ve 9 numaralı uçlarına bağlanmalıdırlar. LED2 9 numaralı çıkıştır ve entegrenin 0 numaralı bacağına bağlanmalıdır.led ise numaraya bağlı olmalıdır.işlemleri gerçekleştiriniz ve sonuçları not ediniz. 4. Daha sonra LS-LS3 Switch lerini giriş LI-LI8 LED lerini kodu çözülmüş çıkışlar olarak kullanınız.bu devre ise 3 hattan 8 hatta kod çözücü olarak kullanılacaktır. 5. Aşağıdaki soruları cevapladıktan sonra devrenizin bağlantılarını sökebilirsiniz. LS0 LS LS2 LS3 LI7 330 ohm 330 ohm 40

44 4 SORULAR:. İlk kurduğumuz devrede 4 bitli binary girişin decimal değeri 9 ve daha üstü olduğunda çıkışta ne gözlediniz? Neden? 2. Hangi tip devrelerde LS-LS4 girişlerinin oluşturduğu kombinasyonların hepsi çıkışta doğru olarak görülmez? 3. 74LS42 entegresinin çıkışları lojik 0 konumundayken mi yoksa lojik konumundayken mi doğrudur? DECODER/DRİVERS: Araçlar: C.A.D.E.T 7447 BCD den 7 parçalı kod çözücü /sürücü LTS 32 ortak anotlu 7 parçalı gösterge Bağlantı telleri Deneyin yapılışı. LTS 32 nin 4 numaralı bacağına +5 VDC bağlayınız. 2. Şekil 5 deki devreyi kurunuz. Vcc=+5V LS LS2 LS3 LS4 A 6 B L 3 5 S 2 C D ohm 330 ohm 330 ohm 330 ohm 330 ohm L T 2 4 S Vcc 330 ohm 330 ohm Şekil 5 3. LS-LS4 Switch lerini lojik 0 konumuna getiriniz.güç kaynağını açınız.7 parçalı göstergede 0 görmelisiniz.ls-ls4 Switch lerini A-D girişleri için, göstergeyi de çıkış olarak kullanınız. Devrenin çıkışlarını kaydediniz.bu göstergeyi bir kez de C.A.D.E.T üzerinde gerçekleştirip farkları not ediniz.

45 42 4. aşağıdaki soruları cevapladıktan sonra devrenin bağlantılarını sökebilirsiniz. SORULAR:. 330 Ω luk dirençlerin kullanılma nedenlerini belirtiniz. 2. LTS 32 de maksimum güç tüketimi olduğunda göstergede hangi sayı görünür. ENCODERS: Araçlar: C.A.D.E.T 74LS48 8 hattan 3 hatta öncelik kodlayıcı Bağlantı telleri Deneyin yapılışı:. 74LS 48 i C.A.D.E.T. e yerleştiriniz.entegrenin besleme toprak bağlantılarını yapınız. 2. Şekil 6 deki devrenin bağlantılarını yapınız.bu devre 8 hattan 3 hatta kodlayıcı devresidir. PINLERIN KULLANIM SEKLI Vcc=+5V Baglanti LS4 4 Noktasi 6 LS LS6 LS7 LI2 LI Baglanti Noktasi L 3 E S 5 2 A A 7 0 GND 8 9 PINLERIN KULLANIM SEKLI Şekil 6 3. LS-LS8 Switch lerini lojik konumuna getiriniz.li-li3 LED lerinin lojik göstermesine dikkat ediniz. GS A0 LI7 LS3 LS2 LS LS0 LI0

46 4. LS-LS8 Switch lerini giriş olarak ve LI-LI4 ile LI8 LED lerini çıkış olarak kullanınız. Bu devrenin çalışmasını not ediniz.bir girişten fazlasının lojik olması durumunda ne olduğuna dikkat ediniz. 5. Aşağıdaki soruları cevaplayınız.ve devrenin bağlantılarını sökünüz. SORULAR:. Öncelik kodlayıcının ne olduğunu izah ediniz. 2. lojik 0 giriş ile giriş olmaması durumları arasındaki fark nedir?açıklayınız. 43 DİGİTAL MULTİPLEXER:(sayısal çoğullayıcı): Araçlar: C.A.D.E.T. 74LS53 4x bilgi seçici/çoğullayıcı entegresi bağlantı telleri. Deneyin yapılışı:. 74LS53 entegresini C.A.D.E.T. üzerine yerleştiriniz.devrenin toprak ve besleme bağlantılarını yapınız. 2. Şekil 7 deki bağlantıları kurunuz.bu devre basit bir multiplexer devresidir. PINLERIN KULLANIM SEKLI Vcc=+5V Baglanti G Noktasi 6 LS8 B 2 5 LS4 LS3 LS2 LS LI8 Baglanti Noktasi C C2 4 4 L 3 C S 5 2 C Y 7 0 GND 8 9 Şekil 7 A PINLERIN KULLANIM SEKLI LS7

47 3. LS-LS4 ile LS7-LS8 Switch lerini lojik 0 konumuna getirin ve güç kaynağını açın. 4. LS-LS4 Switch lerini bilgi girişi(data input) olarak kullanın.ls7 ve LS8 Switch lerini ise seçme girişleri olarak kullanın.li8 LED ini de çıkış olarak kullanın.devreyi çalıştırın ve gözlemlerinizi not edin. 5. Deneyin bundan sonraki kısmında 7453 entegresini lojik AND kapısını tamamlamak için kullanacağız.bunu gerçekleştirebilmek için LS4 Switch ini lojik LS-LS3 Switch lerini de lojik 0 konumunda tutmalıyız. 6. LS7-LS8 girişlerini sırasıyla A ve B olarak adlandırarak LI8 LED ini gözlemleyiniz ve sonuçları not ediniz. SORULAR:. 4X multiplexerlerin çalışmasını anlatınız entegresi kullanılarak lojik EXNOR kapısı nasıl tamamlanır? DE-MULTİPLEXER:(TEKİLLEYİCİLER): Araçlar: C.A.D.E.T. 74LS38 3X8 decoder /de-multiplexer entegresi bağlantı telleri. Deneyin yapılışı: entegresini C.A.D.E.T. üzerine yerleştiriniz.besleme ve toprak bağlantılarını gerçekleyiniz. 2. şekil 8 de görülen devre basit bir decoder devresidir.herhangi bir decoder devresi birden fazla enable(yetkilendirme) girişine sahip ise bu devre aynı zamanda bir de-multiplexer olarak da kullanılabilir.ls-ls3 girişlerini seçme uçları ve LS8 i de bilgi girişi olarak kullanıp LI-LI8 LED lerini de çıkış olarak kullanın.gözlemlerinizi yapın ve not edin.seçilmemiş çıkışların durumlarına dikkat edin. 44

48 45 S E I L N E P C U T T LS LS2 LS3 LS8 DATA INPUT LI8 Baglanti Noktasi PINLERIN KULLANIM SEKLI A B C G2A 4 4 L 3 G2B S 5 2 G Y7 7 0 GND 8 9 Şekil 8 Vcc=+5V Y0 Y Y2 Y3 Y4 Y5 Y6 PINLERIN KULLANIM SEKLI Baglanti Noktasi LI LI2 LI3 LI4 LI5 LI6 LI7 SORULAR:. Eğer de-multiplexer bir multiplexerin yaptığı işlemin tersini yapıyor ise 74LS38 ile seriden paralele dönüştürme yapılabilir mi? 2. De-multiplexerler hangi tip devrelerden yapılabilirler?

49 DENEY NO: 4 DENEYİN ADI: ARDIŞIL DEVRELER Konu: Bu deneyde MEALY ardışıl devrelerinin çalışma yapısını inceleyeceğiz. MEALY SEQUENTİAL CİRCUİTS (MEALY ardışıl devreleri): Mealy ardışıl devrelerinin çalışma yapısını aşağıdaki örneği gerçekleştirerek anlamaya çalışacağız. Örnek: X gibi bir giriş ve Z gibi bir çıkışa sahip bir MEALY ardışıl devresi, girişinde 00 veya 00 bilgi katarları görüldüğünde çıkışını lojik yapmaktadır ve devre her 4 girişte bir kendini resetlemektedir.bu devreyi MULTİPLEXER ler ve D flip-flop lar ile gerçekleştiriniz. Devrenin mealy durum(state) diyagramını çiziniz. Geçiş tablosunu oluşturunuz. Q A +, Q B +,Q C + değerlerini multiplexer ile indirgeme tablosunda yerlerine koyun ve multiplekserin girişlerine verilmesi gereken değerleri belirleyin. Devrenizi kurun. 46 Şekil -Devrenin MEALY durum diyagramı

50 47 Deney: Araçlar: 3 x 7474 D tipi Flip-Flop Entegresi 4 x 745 Multiplexer Entegresi x 7404 Tersleyici(inverter) Entegresi 4 x LED 4 X 330 Ω Resistor C.A.D.E.T Bağlantı telleri Deneyin yapılışı:. Multiplexerlerle dizayn ettiğiniz ardışık devreyi kurunuz.d Flip-Floplarının çıkışlarını resetleyin. 2. X girişine gelen her 4 değişkende bir Z çıkışını not ediniz.eğer Z çıkışında herhangi bir şey görülmüyorsa ya da bir düzensizlik varsa devrenizi kontrol ediniz. 3. D flip-flopların çıkışları olan Q A, Q B, Q C değerlerini bir tablo şeklinde kaydediniz. Açıklama: Uygun durum (state) sadeleştirmeleri yaparak en az eleman kullanarak devreyi kurunuz. Şekil 2-Devrenin blok şeması

51 48 DENEY NO: 5 DENEYİN ADI: Analogdan Dijitale ve Dijitalden Analoğa Çeviriciler Konu: Bu deneyde iki yönlü rampa(dual Ramp) tipi ve sayıcı (Counter) tipi Analogdan Dijitale çeviricilerin çalışmasını ve Genişletilmiş Direnç Ağları metodu ile Dijital- Analog Çeviricilerin (DAC) çalışma yapısını inceleyeceğiz. ANALOGDAN DİJİTALE ÇEVİRİCİLER (Analog to dijital Converter): ADC ler bir sistemin analog ve dijital kısımları arasındaki başlıca bağlantı sağlayıcılardır.başta sensörlerden ve transducerlerden olmak üzere pek çok giriş ilk olarak analog sinyaller olarak ortaya çıkarlar ve bu bilgilerin dijital bir sistemde işlenmeden, analiz edilmeden veya saklanmadan evvel dijital bilgi haline getirilmeleri gerekir.adc ler giriş sinyalini alır, onları örnekler ve sonra örneği alınacak analog sinyal parçasının seviyesine göre kodlanmış dijital bir kelime (word) üretir.dijital çıkış ya seri (bir bite bir zaman ayrılmış) yada paralel (bütün bitlerin kodları aynı anda tanımlanmış) olabilir. Gerekli çevrim hızını ve doğruluğunu koruyarak analogdan dijitale çevrim yapmanın bir çok yolu vardır.bu yollardan ucuz ve çok yavaş sistemlerden,çok hızlı ve elbette bir o kadar pahalı sistemlerde mevcuttur.çok yaygın kullanılan bazı ADC tipleri aşağıdakilerdir. Open loop system( Açık çevrim sistemler) Voltage to frequency (Voltajdan frekansa) Voltage to pulse width (Voltajdan darbe genişliğine) Simultaneous conversation(aynı zamanlı çevrim) Closed loop system (kapalı çevrim sistemler) Single ramp and counter(iki yönlü rampa ve sayıcı) Dual ramp (iki yönlü rampa) Successive approximation (Arka arkaya yakınsama) Bazı durumlarda çevirme işlemi sırasında analog girişin hazır tutulması gerektiğine dikkat ediniz. Dual Ramp And Counter ADC: Bu teknik Single ramp tekniği ile aynıdır fakat daha üstün performans sağlar.entegral alıcının lineer olmayışı kendi kendini doğrultabilmesini sağlar ve herhangi bir saat darbesi üretecine(clock generator) gerek kalmaz.bu sistem genellikle dijital voltmetrelerde kullanılır.işleyişi aşağıda basitçe anlatılmıştır. Yapısı Şekil de görüldüğü gibidir. Başlangıçta S ve S2 switch leri off durumunda ve sayıcı da resetlenmiştir. Bunu takiben integratör girişine analog sinyalin (Vin) uygulanabilmesi için lojik switch kontrolörü S switch ini çalıştırır.integratör çıkışı -V in /RC eğimi ile azalan bir rampa fonksiyonu olur.bu anda rampa fonksiyonu 0 dan negatife doğru gider.bu süreçte 0 kontrol devresinin (zero control ) çıkışında lojik görülür.buda AND kapısının aktif olmasını yani saat darbe üretecinden(clock pulse generator) aldığı bilgiyi aynen sayıcıya(counter) aktarmasını sağlar.sayıcı 2 bit için 4096 (yani 2 n )sayısına ulaşıncaya kadar saymaya devam eder.bu sayıdan sonra sayıcı çıkışında bir artan (overflow) oluşur ve sayıcı tekrar sıfırdan saymaya başlar.artanın Lojik Anahtar Kontrol Devresinin girişine gelmesi ile birlikte daha önce diğer girişe gelen 0 Kontrol Devresi çıktısı olan lojik ile Lojik anahtar Kontrol Devresi durum değiştirir.bu kez S anahtarı OFF konumuna,s2

52 anahtarı da ON konumuna getirilir.böylece İntegratör girişine Vref uygulanmış olur.bu kez integratör çıkışı son aldığı negatif değerden başlayarak +Vref/RC eğimi ile Vin değerine kadar artmaya başlayacak.artış bir rampa fonksiyonu şeklinde olacak.bu arada Sayıcı, İntegratör çıkışı 0 ı geçinceye kadar saymaya devam eder.bu değer 0 ı geçince 0 kontrol devresinin çıkışı lojik 0 konumuna geçer.böylece AND kapısı kapanır. +Vref/RC eğimi ile artan referans rampasının negatif değerden 0 değerine ulaşması sırasında geçen zaman giriş gerilimi ile orantılıdır.halbuki bu süre boyunca sayıcının saydığı toplam sayı miktarı ise analog giriş ile orantılıdır. 49 Vin Vref S S2 R C - integrator kotrol + Lojik Anahtar Kontrol Devresi AND Sayici Artan Saat Darbe Üreteci Dijital çikislar S kapali Baslangiç darbesi Sayiciya uygulanan darbeler -Vin RC -Vref RC Bu süre boyunca sayilan darbeler analog giris ile orantili Sayicidan artan çikar S OFF S2 ON Şekil -Dual ramp ADC

53 ADC lerde kullanılan bazı terimlerin tanımları: ÇEVRİM ZAMANI(conversion time):çevrimin başlangıcı ile analog sinyalin eşdeğeri olan dijital sinyalin tamamlanarak çıkışta görüldüğü an arasındaki süreye çevrim zamanı denir. ÇEVRİM ORANI(conversion rate): Çevrimin yapıldığı frekanstır.bu özellik hesaplanırken hem çevrim zamanı hem de recovery zamanı hesaba katılır. QUANTUM LEVEL:(Quantum seviyesi): Dijital çıkış n bit içerirken Analog 2 n ayrık seviye içerir.quantum seviyesi dijital tasarımın bit ine karşılık gelen analog girişin ayrık kısmıdır. ÇÖZÜNÜRLÜK(resolution): Çeviricinin (ADC), analog girişin bitişik değerleri arasında farklılık oluşturma yeteneğidir.çözünürlük aynı zamanda dijital çıkışın bit sayısı, gürültü ve sistemin nonlineerliği ile de sınırlandırılır. Dijital-analog dönüştürücü:(dijital to Analogue Converter(DAC)): Eğer analog bir devreyi dijital bir devre ile sürmek istersek öncelikle çıkış sinyalini uygun bir akım veya gerilime çevirmeliyiz.dac(dijital-analog Dönüştürücü) devreleri dijital sistemler ile analog tipteki cihazlar arasında bir arayüz görevi görürler. Örnek olarak 3-bitlik dijital bir bilginin analog bir gerilime dönüştürülmesi gerektiğini düşünelim.3 bitlik dijital sinyalin bütün bitleri lojik konumunda ise buna karşılık gelen maksimum analog çıkış değerinin 3.5V olduğunu düşünelim ve şekil 2 deki gibi gösterelim.ve tablo de ise analog sinyalin 3 bitlik dijital sayının değişimi ile nasıl değiştiğini gösterelim. Vref MSB Bit Bit2 Bit3 LSB DAC Analog Çikis V 3V 2V V 0V Analog Çikis Şekil 2

54 5 Bit (MSB) Bit 2 Bit 3(LSB) ANALOG ÇIKIŞ V V 0 0 V 0.5V 0 0 2V 0 2.5V 0 3V 3.5V Tablo Burada analog çıkış 0.5V luk aralıklar ile değişmekte ve çıkış için 8 farklı analog değer mümkün. Dönüştürülen bitlerin sayısının DAC ın çözünürlüğünü (resolution) belirlediği apaçık görülmektedir. Eğer 8 bitlik bir DAC düzenlersek mümkün olan çözünürlük analog çıkış sinyaline çok daha fazla değer verilerek 256 da e kadar getirilebilir.8 bitlik bir çevirimin 3.5V luk çıkış tam skalası için her aralık yaklaşık 3.72mV olur.bu da gösteriyor ki çeşitli dirençlerin doğruluğu ve anahtarlama devreleri ve yükselteçlerdeki offset gerilimlerindeki faktörlerin sınırlanması, çevrilen bit sayısının artmasıyla daha önemli bir hal alır.dac ın her uygun giriş koduna bir çıkış verme yeteneği MONOTONİCİTY olarak adlandırılır. DAC oluşturmakta kullanılan en basit yöntem ağırlıklı direnç ağı (Weighted-Resistor Networks) ve toplayıcı OP-AMP (şekil 3 de gösterilmiştir) kullanılmasıdır.dirençlerin her biri bir ikili sayı değerinde ağırlıklandırılmalıdır (R,2R,4R,8R gibi).çevrilmiş olan dijital kelime dirençleri +5V luk gerilime bağlayan elektronik anahtarların sürülmesini sağlar. Dijital girişin bitlik ikili sayısı olması,,2,4,8 no lu anahtarların +5V referans gerilimine bağlandığını gösterir.bu durumda toplayıcı OP-AMP ın çıkışında ; V o =R f V ref (+/2+/8+/28)=4.08V değeri görülür. R

55 52 Vref=+ 5V Rf 5K MSB S R 0K S2 20K OP-AMP A nalog çikis Vo S3 40K S4 80K 2.5K S5 60K S6 320K S7 640K S8.28M LSB Şekil 3 Benzer olarak giriş işareti olursa çıkışta görülecek olan değer aşağıdaki gibi hesaplanır. V o =R f V ref (+/4+/8)=3.4375V R Dijital-Analog Çeviricilerde (DAC) aşağıdaki parametreler önem kazanır; Çözünürlük(resollution):Çözünürlük çevrilen bit sayısının bir fonksiyonu ve bitişik giriş değerleri arasında seçim yapabilme yeteneğidir Doğrusallık(linearity):Girişin bitişik değerleri arasında oluşan analog çıkıştaki hata miktarıdır ve genelde LSB için ±0.5 olmalıdır.

56 53 7/8Vr Analog Çikis 7/8Vr Analog Çikis 6/8Vr 6/8Vr 5/8Vr 5/8Vr 4/8Vr 4/8Vr 3/8Vr 3/8Vr 2/8Vr 2/8Vr /8Vr Dijital Giris /8Vr Dijital Giris Şekil 4- İdeal DAC Karakteristiği Şekil 5- Deneysel DAC Karakteristiği Dijital giriş sinyalinin minimum değişimi LSB in olduğu durum ve ise analog çıkış sinyalindeki minimum değişim miktarıdır. Deneylerdeki DAC çıkışı ile ideal çıkış arasındaki fark no-lineerlik hatası olarak adlandırılır. Eğer є < (/2) ise no-lineerlik hatası ±(/2)LSB den ufaktır. Eğer є > (/2) ise no-lineerlik hatası ±(/2)LSB den büyüktür. Sabitleme Zamanı (Settling time): Dijital bir girişin kendisinin analog karşılığına çevrilmesi sırasında DAC ın hız ölçüsüdür.başka bir deyişle giriş değerinden sabit bir hale gelmesine ±(/2)LSB lik bir yakınlık kalıncaya kadar geçen süredir.deneysel olarak sabitleme zamanının ölçülmesi Şekil 6 deki gibidir. Vo Sonuç Degeri + ½ LSB Baslangiç Degeri Sabitleme Zamani Şekil 6

57 54 Deney:5. Araçlar: 74LS 90 BCD sayıcı 4066 Analog anahtarlama entegresi LM74 OP.-AMP. 74LS08 AND kapı entegresi 5 adet LED 5 adet 330Ω direnç 3 adet 00KΩ direnç adet KΩ direnç adet 22KΩ direnç adet 50KΩ direnç adet KΩ değişken direnç. Deneyin Yapılışı:. Şekil 7 deki devreyi kurunuz. 2. Clock Generator( saat darbe üreteci) ün frekansını KHz olarak ayarlayın. 3. Ölçümler için: Girişe pozitif sabit bir voltaj uygulayınız. Start girişine Saat darbelerini uygulayınız. ADC çevrim işlemini gösteren meşgul LED inin ışığının sönmesini bekleyin ve sonra çıkış,led lerini okuyunuz. 4. Giriş gerilimini 0 Volttan 0. Volt arttıra arttıra 2Volta kadar çıkarınız ve sonuçları Tablo 2 e kaydediniz Sorular:. Devrenin minimum gerilim değeri nedir? 2. Bu ölçme işlemindeki maksimum hata miktarı nedir? 3. Diğer ADC tipleri nelerdir? Her birini kısaca açıklayınız.

58 55 +5V Vref=+5V K +5V K 2 3 Saat darbeleri - 7 LM V +5V 0.33K 6 2K Mesgul LED i 22K 50K 00K 00K T 00K R R S V 5 Vcc 4 S GND K 0.33K K 0.33K 4 8 Baslangiç darbesi K Şekil 7

59 56 BÖLÜM İSİM NUMARA LABARATUVAR DENEY GRUP Giriş gerilimi(vin) (V) D C B A HATA Tablo 2

60 57 Deney:5.2 Deneyin yapılışı:. Şekil 8 da gösterilen DAC devresini kurunuz. MSB R/8 VD R VC R/4 +Vcc=+2V VB VA LSB R/2 R LM Vcc=-2V 6 Vo Şekil 8 2. Referans gerilimini olarak +2Volt olarak ayarlayınız. 3. Dijital voltmetre ile çıkış gerilimini ölçün ve Tablo 3 yi doldurun. 4. Şekil 9 de gösterilen DAC devresini kurunuz.

61 58 Saat darbesi V +5V D C B A K 50K 00K 200K 2 3 2K +2V V 6 Vo Şekil 9 5. Çıkış dalga şeklini çiziniz.sabitleme zamanını ölçünüz. 6. DAC a ait ideal ve deneysel karakteristiklerini çiziniz. 7. ve є değerlerini bulunuz. Sorular:. Deneyde kullandığımız DAC ın doğruluğu nedir? Açıklayınız. 2. Diğer DAC tipleri nelerdir?her birini kısaca açıklayınız. 3. Çıkış şekillerini çiziniz ve sabitleme (Settling) zamanını bulunuz. BÖLÜM İSİM NUMARA LABARATUVAR DENEY GRUP D C B A Voutput

62 Tablo 3 59

63

64

65

66

67

68

69

70

71

72

73

74

75

76

77

78

79

80

81

82

83

84

85

86

87

88

89

90

91

92

93

94

95

96

97