SAYISAL VLSI SİSTEM TASARIM AKIŞI

Transkript

1 SAYISAL VLSI SİSTEM TASARIM AKIŞI 1 Tasarım Öncesi: Ürünle ilgili bilgilerin olgunlaştırılması: kullanım yeri/amacı? yıllık gereksinim (sayı)? teknik gereksinimler/özellikler (spec.)? Fizibilite çalışması: time-to-market? tasarımda kaç kişi çalışacak? tasarım/test araçları + maliyetleri? hangi teknoloji / hangi üretimevi?

2 Tasarım Aşaması: 2 sistemin genel özellikleri? (f CLK, RESET işareti,...) fonksiyonel alt bloklara ayrıştırma ( High Perf. / Ordinary Perf.) tasarım yöntemi? yüksek performanslı sıradan performanslı alt bloklar alt bloklar tranzistor kapı HDL (kod) sentezleme ve düzeyi düzeyi düzeyi + kapı düzeyi tasarım tasarım tasarım simülasyon (şema, serim, (kapı düzeyi şema, (kod yazma, analog sim., sayısal simülasyon) sayısal sim.) sayısal karakt.) alt blokların şema düzeyinde birleştirilmesi (Sistem oluşturma) sistem düzeyi sayısal (ve/veya gerekirse mixed-mode) simülasyon

3 yerleşim + arabağlantılar (Place & Route: parazitikler katılmış olur) serim sonrası simülasyon (post-layout simulation) prototip üretimi sağlam prototipler üzerinde testler seri üretim öncesi rötuş seri üretim Tasarım Sınama Yöntemleri: - DRC (Design Rule Checking) - LVS (Layout vs. Schematic) - Extraction (Çıkarım) - Post-layout simulation (Serim sonrası simülasyon) Sistem Sınama Yöntemleri: - Boundary scan - JTAG - IDDQ - BIST (Built-in test) 3

4 CMOS Devrenin giriş ve çıkışlarını tanımla (devre spec.leri) TÜMDEVRE TASARIM El hesabı ve devre şemaları SÜRECİ AKIŞI Devre simülasyonu Devre spec.leri sağlıyor mu? Hayır 4 Evet Serim Parazitikleri katarak tekrar simülasyon Devre spec.leri sağlıyor mu? Hayır Evet Prototip üretimi Test ve değerlendirme Devre spec.leri Hayır sağlıyor mu? Hayır (fab. sorunu) (spec. sorunu) Evet ÜRETİM

5 HDL : Donanım Tanımlama Dili 5 programlama dili... devre uç ve tanım bağıntıları kodlanır, yani sözle tanımlanır VHDL ile tasarım: düzgün kolay, hızlı güvenli teknolojiden bağımsız (tabii daha çok sayısal tasarımda kullanılıyor) Analog tasarımda ancak kaba modellemede (sistemin modelini kurma) yararlanılan HDL türleri vardır. Sayısal: VHDL, Verilog HDL (sayısal simülatörde çalışırlar) Analog: AVHDL, AVerilog, AHDL (analog simülatörde çalışırlar)

6 Sayısal tasarımda HDL kullanılıyorsa akış şöyle olur: davranışsal kod yazma simülasyon sentezleme (standart hücre kitaplığı kullanır) otomatik P&R ile sistemin seriminin oluşturulması (parazitikler görünür) serim sonrası simülasyon Sayısal simülatörler / sentezleyiciler: Sayısal sistemler analog simülasyon için fazla büyük!.. Sayısal simülatör lojik işlevi sınar (kapı ve yük temelli gecikmeler dahil) Sayısal sentezleyici HDL kodunu lojik işleve (Register transfer logic: RTL) ve sonra - beklenen performans koşullarını sağlayacak biçimde sayısal hücrelerden oluşan fiziksel sisteme dönüştürür. Standart hücreler: Sınanmış, garantili fonksiyonel bloklar... ( Evirici, AND, OR, NAND, NOR, XOR, XNOR, D-FF, JK-FF, SR-FF, MUX, DEMUX, yarı toplayıcı, tam toplayıcı, tampon, I/O padleri,... ) tasarımı güvenli kılar! 6

7 7 Üretici firma herbir teknolojisi için, herbir bloktan birkaç versiyon sağlar (standart hücre kütüphanesi). Tasarımda, performans beklentisine uygun bloklar seçilir (yüksek hız, düşük güç tüketimi, küçük alan, vd.). (Analog standart hücreler de oldukça yaygındır) Hücrenin hiyerarşi aşamaları: sembol abstract serim serim aşamasında: standart boy V DD üstte, GND altta (yatay hatlara bağlı) kuanta katı boy giriş, çıkış, kontrol, vb. uçları dikey hatlara bağlı Performans kritikse, sayısal standart hücrelerden oluşmuş devrenin tranzistor düzeyi analog simülasyonu da öngörülebilir.

8 8 EVİRİCİ STANDART HÜCRELERİNİN BİR VERİ KATARINA BAĞLANTI ŞEKLİ EVİRİCİ STANDART HÜCRE SERİMİ ÖRNEĞİ ve FARKLI HİYERARŞİLERİN GÖSTERİMİ STANDART HÜCRELERİN V DD ve GND BAĞLANTI BİÇİMİ STANDART HÜCRE YAKLAŞIMLI SAYISAL BİR KIRMIK