Deney 2: Lojik Devre Analizi
|
|
- Ufuk Doğu
- 6 yıl önce
- İzleme sayısı:
Transkript
1 eney : Lojik evre nalizi Genel ilgiler: u deneyde, SSI (Small Scale Integration: Küçük Ölçekte Tümleştirme, - kapı) devreler kullanılarak, lojik kapıların, oole fonksiyonlarının, oole ebri aksiyom ve teoremlerinin fiziksel gerçeklemeleri incelenecektir. yrıca oole fonksiyonlarının ve kombinezonsal lojik devrelerin normal ve indirgermiş yalın halinin analizi yapılacaktır. Lojik devrenin analizi yapmak için açık devre şeması yoksa devrenin girişlerine bütün giriş olasılıkları uygulanarak doğruluk tablosu elde edilir. undan sonra doğruluk tablosundan oole fonksiyonu elde edilerek analize cebirsel işlemler ile devam edilir. Lojik devrelerin analiz, indirgeme yöntemleri genel olarak iki ana grupta toplanabilir. irincisinde, oole fonksiyonu verildiğinde görüşe dayalı olarak, lojik devre verildiğinde ise önce lojik devrenin doğruluk tablosu elde edilerek oole fonksiyonu bulunarak gerçekleştirilir. Eğer lojik devrenin açık devre şeması varsa oole fonksiyonu elde edilerek cebirsel işlemler ile analizi yapılır. iğerinde ise - değişkenli fonksiyonlarda Karnaugh diyagramıyla daha fazla değişken sayısında ise Quine-Mcluskey gibi bir tablo yöntemiyle analiz yapılır. Son olarak oole fonksiyonları temel lojik kapılar veya tek tip eşdeğer NN ve NOR lojik kapılarıyla gerçekleştirilir. eney Öncesi Yapılacak İşlemler: - Genel ilgiler kısmını ve ders notlarından ilgili kısımları çalışınız. - Kullanılan tümleşik devrelerin katalog bilgilerini inceleyiniz. - eneyde yapılacak işlemler kısmın yer alan cebirsel işlemleri yapmaya çalışınız. - eneyin sonunda yer alan soruları yanıtlamaya çalışınız. eneyde Yapılacak İşlemler: Tümleşik devrelerin besleme ve toprak bağlantılarını yapınız. (,,,, E vs.) girişlerine, istediğiniz değerleri verebilmek için, birer lojik anahtara bağlayınız. Lojik anahtarın yanındaki +V ve V seçeneğini sağlayan anahtarı V konumuna getiriniz. izim deneylerimizde TTL tümleşik devreleri kullanıldığından bu seçim yapılmıştır. MOS tümleşik devreler kullanılsaydı +V seçeneği seçilirdi. çıkışını gözleyebilmek için LE lere (Light Emitting iode) bağlayınız. u ışık veren diyotlardan kırmızısı yandığında çıkışın lojik olduğunu, yeşili yandığında ise çıkışın lojik 0 olduğunu gösterir. LE lerin bulunduğu yerde siyah renkli iki anahtar vardır. (TTL-MOS) seçenekli anahtarı TTL konumuna, (+V-V) seçenekli anahtarı ise V konumuna getiriniz.. EĞİL kapısının girişteki ve çıkıştaki etkisini, VE işlemi VEY işlemine göre önceliğini, EĞİL işlemi ve parantez içindeki işlem önceliğini gösteren, sırasıyla Şekil., Şekil., Şekil. ve Şekil. deki devreleri deney düzeneğiniz üzerine kurunuz. Lojik devreleri çalıştırarak doğruluk tablosunu elde ediniz ve cebirsel olarak elde ettiğiniz doğruluk tablosu ile karşılaştırınız. çıkışının oole fonksiyonunu elde ediniz.
2 U U 7LS Şekil. EĞİL kapısının girişteki etkisi U 7LS U Şekil. EĞİL kapısının çıkıştaki etkisi U U 7LS U 7LS0 U 7LS U Şekil. VE işlemi VEY işlemine göre önceliği 0 U 7LS U 7LS0 0 UE E U 7LS 0 U 7LS0 Şekil. EĞİL işlemi ve parantez içindeki işlem önceliği. şağıda verilen oole fonksiyonlarının devrelerini gerçekleyiniz ve lojik devreleri çalıştırarak doğruluk tablolarını elde ediniz. u doğruluk tablosunu fonksiyondan cebirsel olarak elde ettiğiniz doğruluk tablosu ile karşılaştırarak yapılan işlemlerin doğru olduğunu belirleyiniz. a) (,, ) = + + (.) b) (,, ) = ( + ) ( + ) (.). Şekil. ve Şekil. daki devreleri deney düzeneğiniz üzerine kurunuz. Lojik devreleri çalıştırarak doğruluk tablosunu elde ediniz ve cebirsel olarak elde ettiğiniz doğruluk tablosu ile karşılaştırınız. çıkışının oole fonksiyonunu elde ediniz.
3 U U U U 7LS00 U 7LS U 7LS U 7LS Şekil. oğruluk tablosundan elde edilmiş bir lojik devre U U 7LS U 7LS0 Şekil. Şekil - deki lojik devrenin indirgenmiş şekli. Temel Lojik kapıların, VE-VEY, VEY-VE eşdeğer kapılarına dönüştürülmesini göstermek üzere Şekil.7 ve Şekil. de verilen lojik devreleri inceleyerek emorgan teoremini sağladığını gösteriniz. U U U 7LS U 7LS00 Şekil.7 VEEĞİL kapısının emorgan eşdeğeri U U U 7LS0 U 7LS0 U 7LS0 Şekil. VEYEĞİL kapısının emorgan eşdeğeri U 7LS00
4 . Temel lojik kapıların yalnız VEEĞİL kapılarıyla gerçeklemesini Şekil. da verilen lojik devreleri inceleyerek gösteriniz. 0 U 7LS00 U 7LS00 U 7LS00 0 U 7LS00 U 7LS00 U 7LS00 Şekil. Temel kapıların yalnız VEEĞİL kapısı ile gerçeklemesi. Temel lojik kapıların yalnız VEYEĞİL kapılarıyla gerçeklemesini Şekil.0 da verilen lojik devreleri inceleyerek gösteriniz. U 7LS0 U 7LS0 U7 7LS0 0 U 7LS0 U7 7LS0 0 U7 7LS0 Şekil.0 Temel kapıların yalnız VEYEĞİL kapısı ile gerçeklemesi
5 7 7. Çarpımların Toplamı devresinin tek tip kapılarla, yalnız VEEĞİL kapılarıyla gerçeklemesini Şekil. de verilen lojik devreleri inceleyerek gösteriniz. U 7LS0 U 7LS0 U 7LS U 7LS00 0 U 7LS00 U 7LS00 Şekil. Çarpımların Toplamı devresi ve VEEĞİL kapısı ile gerçeklemesi. Toplamların Çarpımı devresinin tek tip kapılarla, yalnız VEYEĞİL kapılarıyla gerçeklemesini Şekil. de verilen lojik devreleri inceleyerek gösteriniz. 0 U 7LS U 7LS 0 U 7LS0 U 7LS0 U 7LS0 0 U 7LS0 Şekil. Toplamların Çarpımı devresi ve VEYEĞİL kapısı ile gerçeklemesi Sorular: - Şekil., Şekil., Şekil. ve Şekil. de verilen devrelerin çıkışının oole fonksiyonu elde edilirken kullanılan yöntemleri belirtiniz. - eneyde yapılacak işlemlerin. kısmında (.) ve (.) de verilen oole fonksiyonlarından, gerçeklediğiniz lojik devreye nasıl geçildiğini kullandığınız oole ebri aksiyom ve teoremlerini belirterek gösteriniz. - eneyde yapılacak işlemlerin. kısmında Şekil. de verilen devrenin çıkışının oole fonksiyonu elde edilirken kullanılan yöntemleri belirtiniz.
6 - eneyde yapılacak işlemlerin. kısmında Şekil.7 ve Şekil. de gerçeklenen lojik devrelere nasıl geçildiğini kullanılan oole ebri aksiyom ve teoremlerini belirterek gösteriniz. - eneyde yapılacak işlemlerin. kısmında Şekil. da gerçeklenen lojik devrelere nasıl geçildiğini kullanılan oole ebri aksiyom ve teoremlerini belirterek gösteriniz. - eneyde yapılacak işlemlerin. kısmında Şekil.0 da gerçeklenen lojik devrelere nasıl geçildiğini kullanılan oole ebri aksiyom ve teoremlerini belirterek gösteriniz. 7- eneyde yapılacak işlemlerin 7. kısmında Şekil. de verilen çarpımların toplamı devresinden yalnız VEEĞİL kapılarıyla gerçeklenen lojik devreye nasıl geçildiğini kullanılan oole ebri aksiyom ve teoremlerini belirterek gösteriniz. - eneyde yapılacak işlemlerin. kısmında Şekil. de verilen toplamların çarpımı devresinden yalnız VEYEĞİL kapılarıyla gerçeklenen lojik devreye nasıl geçildiğini kullanılan oole ebri aksiyom ve teoremlerini belirterek gösteriniz. - Şekil. ve Şekil. de verilen lojik devrelerin analizini yaparak çıkışının oole fonksiyonunu elde ediniz. Karnaugh diyagramı ile indirgeyerek temel lojik kapılar kullanarak gerçekleyiniz. eneydeki devre ile bulduğunuz bu devreyi eleman sayısı, tüm devre sayısı, giriş yelpazeleri ve gecikmeler açısından karşılaştırınız. 0- Şekil. ve Şekil. de verilen lojik devrelerin analizini yaparak çıkışının oole fonksiyonunu elde ediniz. Quine-Mcluskey tablo yöntemiyle indirgeyerek temel lojik kapılar kullanarak gerçekleyiniz. eneydeki devre ile bulduğunuz bu devreyi eleman sayısı, tüm devre sayısı, giriş yelpazeleri ve gecikmeler açısından karşılaştırınız. - Yukarıda. ve 0. soruların yanıtlarında bulduğunuz indirgenmiş sonuç oole fonksiyonlarını yalnız VEEĞİL ve VEYEĞİL kapıları kullanarak gerçekleyiniz. eneydeki devre ile bulduğunuz bu devreyi eleman sayısı, tüm devre sayısı, giriş yelpazeleri ve gecikmeler açısından karşılaştırınız. - Şekil. de verilen çarpımların toplamı devresi ve yalnız VEEĞİL kapılarıyla gerçeklenen lojik devrenin en yalın devre olduğunu gösteriniz. - Şekil. de verilen toplamların çarpımı devresi ve yalnız VEYEĞİL kapılarıyla gerçeklenen lojik devrenin en yalın devre olduğunu gösteriniz. - Yukarıda. ve. soruların yanıtlarında bulduğunuz indirgenmiş devreleri eleman sayısı, tüm devre sayısı, giriş yelpazeleri ve gecikmeler açısından karşılaştırınız. Malzeme Listesi: adet 7LS00 VEEĞİL tümleşik devresi adet 7LS0 VEYEĞİL tümleşik devresi adet EĞİL tümleşik devresi adet 7LS0 VE tümleşik devresi adet 7LS VE tümleşik devresi adet 7LS VEY tümleşik devresi
Deney 1: Lojik Kapıların Lojik Gerilim Seviyeleri
eney : Lojik Kapıların Lojik Gerilim Seviyeleri eneyin macı: Lojik kapıların giriş ve çıkış lojik gerilim seviyelerinin ölçülmesi Genel ilgiler: ir giriş ve bir çıkışlı en basit lojik kapı olan EĞİL (NOT)
DetaylıELK2016 SAYISAL TASARIM DERSİ LABORATUVARI DENEY NO: 2
ELK2016 SAYISAL TASARIM DERSİ LABORATUVARI DENEY NO: 2 DENEYİN ADI: LOJİK FONKSİYONLARIN SADECE TEK TİP KAPILARLA (SADECE NAND (VEDEĞİL), SADECE NOR (VEYADEĞİL)) GERÇEKLENMESİ VE ARİTMETİK İŞLEM DEVRELERİ
DetaylıDeney 6: Ardışıl Devre Analizi
Deney 6: Ardışıl Devre Analizi Genel Bilgiler: Lojik devre derslerinde de görüldüğü gibi bir ardışıl devrenin analizi matematiksel model, durum tablosu veya durum diyagramı yardımıyla üç farklı biçimde
DetaylıElektrik Elektronik Mühendisliği Bölümü Lojik Devre Laboratuarı DENEY-2 TEMEL KAPI DEVRELERİ KULLANILARAK LOJİK FONKSİYONLARIN GERÇEKLEŞTİRİLMESİ
2.1 Ön Çalışma Deney çalışmasında yapılacak uygulamaların benzetimlerini yaparak, sonuçlarını ön çalışma raporu olarak hazırlayınız. 2.2 Deneyin Amacı Tümleşik devre olarak üretilmiş kapı devreleri kullanarak;
Detaylı1. Temel lojik kapıların sembollerini ve karakteristiklerini anlamak. 2. Temel lojik kapıların karakteristiklerini ölçmek.
DENEY Temel Lojik Kapıların Karakteristikleri DENEYİN AMACI. Temel lojik kapıların sembollerini ve karakteristiklerini anlamak.. Temel lojik kapıların karakteristiklerini ölçmek. GENEL İLGİLER Temel lojik
DetaylıVE DEVRELER LOJİK KAPILAR
ÖLÜM 3 VE DEVELEI LOJIK KPIL VE DEVELE LOJİK KPIL Sayısal devrelerin tasarımında kullanılan temel devre elemanlarına Lojik kapılar adı verilir. ir lojik kapı bir çıkış, bir veya birden fazla giriş hattına
DetaylıENTEGRELER (Integrated Circuits, IC) Entegre nedir, nerelerde kullanılır?...
ENTEGRELER (Integrated Circuits, IC) Entegre nedir, nerelerde kullanılır?... İçerik Düzeni Entegre Tanımı Entegre Seviyeleri Lojik Aileler Datasheet Okuma ENTEGRE TANIMI Entegreler(IC) chip adı da verilen,
Detaylı5. LOJİK KAPILAR (LOGIC GATES)
5. LOJİK KPILR (LOGIC GTES) Dijital (Sayısal) devrelerin tasarımında kullanılan temel devre elemanlarına Lojik kapılar adı verilmektedir. Her lojik kapının bir çıkışı, bir veya birden fazla girişi vardır.
DetaylıBOOLE CEBRİ. BOOLE cebri. B={0,1} kümesi üzerinde tanımlı İkili işlemler: VEYA, VE { +,. } Birli işlem: tümleme { } AKSİYOMLAR
OOLE ERİ 54 YILINDA GEORGE OOLE, LOJİĞİ SİSTEMATİK OLARARAK ELE ALIP OOLE ERİNİ GELİŞTİRDİ. 93 DE.E. SHANNON ANAHTARLAMA ERİNİ GELİŞTİREREK OOLE ERİNİN ELEKTRİKLİ ANAHTARLAMA DEVRELERİNİN ÖZELLİKLERİNİ
DetaylıBölüm 2 Kombinasyonel Lojik Devreleri
Bölüm 2 Kombinasyonel Lojik Devreleri DENEY 2-1 VEYA DEĞİL Kapı Devresi DENEYİN AMACI 1. VEYA DEĞİL kapıları ile diğer lojik kapıların nasıl gerçekleştirildiğini anlamak. 2. VEYA DEĞİL kapıları ile DEĞİL
DetaylıLojik Fonksiyonların Yalınlaştırılması (İndirgenmesi) F(A, B, C)= Σm(1,3,5,6,7) : 1. kanonik açılım = A'B'C + A'BC + AB'C + ABC' + ABC A B C F F= AB+C
Lojik Fonksiyonların Yalınlaştırılması (İndirgenmesi) ir lojik fonksiyonun birçok cebirsel ifadesi vardır. (kz. kanonik açılımlar ve yalınlaştırılmış ifadeleri) Yalınlaştırmada amaç, belli bir maliyet
DetaylıDOĞRULUK TABLOLARI (TRUTH TABLE)
LOJİK KAPILAR DOĞRULUK TABLOLARI (TRUTH TABLE) Doğruluk tabloları sayısal devrelerin tasarımında ve analizinde kullanılan en basit ve faydalı yöntemdir. Doğruluk tablosu giriş değişkenlerini alabileceği
DetaylıBölüm 3 Toplama ve Çıkarma Devreleri
Bölüm 3 Toplama ve Çıkarma Devreleri DENEY 3- Yarım ve Tam Toplayıcı Devreler DENEYİN AMACI. Aritmetik birimdeki yarım ve tam toplayıcıların karakteristiklerini anlamak. 2. Temel kapılar ve IC kullanarak
DetaylıBoole Cebri. Muhammet Baykara
Boole Cebri Boolean Cebri, Mantıksal Bağlaçlar, Lojik Kapılar ve Çalışma Mantıkları, Doğruluk Tabloları, Boole Cebri Teoremleri, Lojik İfadelerin Sadeleştirilmeleri Muhammet Baykara mbaykara@firat.edu.tr
DetaylıDENEY FÖYÜ8: Lojik Kapıların Elektriksel Gerçeklenmesi
DENEY FÖYÜ8: Lojik Kapıların Elektriksel Gerçeklenmesi Deneyin Amacı: Temel kapı devrelerinin incelenmesi, deneysel olarak kapıların gerçeklenmesi ve doğruluk tablolarının elde edilmesidir. Deney Malzemeleri:
DetaylıLojik Fonksiyonların Yalınlaştırılması (İndirgenmesi)
Lojik Fonksiyonların Yalınlaştırılması (İndirgenmesi) ir lojik fonksiyonun birçok cebirsel ifadesi vardır. (kz. kanonik açılımlar ve yalınlaştırılmış ifadeleri) Yalınlaştırmada amaç, belli bir maliyet
DetaylıMantık fonksiyonlarından devre çizimi 6 Çizilmiş bir devrenin mantık fonksiyonunun bulunması
DERSİN ADI BÖLÜM PROGRAM DÖNEMİ DERSİN DİLİ DERS KATEGORİSİ ÖN ŞARTLAR SÜRE VE DAĞILIMI KREDİ DERSİN AMACI ÖĞRENME ÇIKTILARI VE YETERLİKLER DERSİN İÇERİĞİ VE DAĞILIMI (MODÜLLER VE HAFTALARA GÖRE DAĞILIMI)
DetaylıT.C. İstanbul Medeniyet Üniversitesi Mühendislik ve Doğa Bilimleri Fakültesi Elektrik-Elektronik Mühendisliği Bölümü
T.C. İstanbul Medeniyet Üniversitesi Mühendislik ve Doğa Bilimleri Fakültesi Elektrik-Elektronik Mühendisliği Bölümü MANTIK DEVRELERİ TASARIMI LABORATUVARI DENEY FÖYLERİ 2018 Deney 1: MANTIK KAPILARI VE
DetaylıT.C. KOCAELİ ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLİŞİM SİSTEMLERİ MÜHENDİSLİĞİ
T.C. KOCAELİ ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLİŞİM SİSTEMLERİ MÜHENDİSLİĞİ Yrd. Doç. Dr. Mustafa H.B. UÇAR 1 2. HAFTA Yrd. Doç. Dr. Mustafa Hikmet Bilgehan UÇAR Entegre Yapıları Lojik Kapılar Lojik
DetaylıDeney 7: Aritmetik ve Lojik İşlem Birimi(ALU)
Deney 7: Aritmetik ve Lojik İşlem Birimi(ALU) 4 bitlik bir ALU yu incelemek (74LS181) Kullanılan Elemanlar 1x74LS181 ALU Entegresi, 4 x switch, 4 x 4.7 kohm 4 x 330 ohm, 4 x Led Giriş Tipik olarak, bir
DetaylıBÖLÜM 2 SAYI SİSTEMLERİ
İÇİNDEKİLER BÖLÜM 1 GİRİŞ 1.1. Lojik devre içeriği... (1) 1.1.1. Kodlama, Kod tabloları... (2) 1.1.2. Kombinezonsal Devre / Ardışıl Devre... (4) 1.1.3. Kanonik Model / Algiritmik Model... (4) 1.1.4. Tasarım
DetaylıBölüm 1 Temel Lojik Kapılar
Bölüm 1 Temel Lojik Kapılar DENEY 1-1 Lojik Kapı Devreleri DENEYİN AMACI 1. Çeşitli lojik kapıların çalışma prensiplerini ve karakteristiklerini anlamak. 2. TTL ve CMOS kapıların girişi ve çıkış gerilimlerini
DetaylıŞekil Listesi Şekil 1.1 Şekil 1.2 Şekil 1.3 Şekil 2.1 Şekil 2.2 Şekil 4.1 Şekil 4.2 Şekil 4.3 Şekil 5-1 Şekil 5-2 Şekil 5-3 Şekil 6.1 Şekil 6.
İçindekiler Deneylerle Ġlgili Genel Bilgiler ve Uyarılar... 1 Deneyler Ġçin Malzeme Listesi... 1 Deneylerde Dikkat Edilmesi Gereken Konular... 3 Analog ve Dijital Elektronik Eğitim Sisteminin Tanıtımı...
DetaylıELK2016 SAYISAL TASARIM DERSİ LABORATUVARI DENEY NO: 4 DENEYİN ADI: JK, RS, T VE D TİPİ FLİP-FLOPLARIN İNCELENMESİ
ELK2016 SAYISAL TASARIM DERSİ LABORATUVARI DENEY NO: 4 DENEYİN ADI: JK, RS, T VE D TİPİ FLİP-FLOPLARIN İNCELENMESİ Açıklamalar: Bu deneyde JK, RS, T ve D tipi flip-flop (FF) lar incelenecektir. Deney içerisinde
Detaylı74xx serisi tümdevrelere örnekler
74xx serisi tümdevrelere örnekler Tümdevreler halinde gerçekleştirilen lojik kapılara örnekler. ir tümdevrede lojik kapı ve giriş sayısına göre belirlenmiş birden fazla kapı bulunur. TÜMLEŞİK KOMİNSYONEL
DetaylıBoole Cebiri ve Temel Geçitler
oole ebiri ve Temel Geçitler İL 2 Geçit düzeyinde yalınlaştırma (Gate-Level Minimization) Hacettepe Üniversitesi ilgisayar Müh. ölümü oole cebiri (oolean algebra ) oole işlevleri (oolean functions) Temel
DetaylıSAYISAL UYGULAMALARI DEVRE. Prof. Dr. Hüseyin EKİZ Doç. Dr. Özdemir ÇETİN Arş. Gör. Ziya EKŞİ
SAYISAL DEVRE UYGULAMALARI Prof. Dr. Hüseyin EKİZ Doç. Dr. Özdemir ÇETİN Arş. Gör. Ziya EKŞİ İÇİNDEKİLER ŞEKİLLER TABLOSU... vi MALZEME LİSTESİ... viii ENTEGRELER... ix 1. Direnç ve Diyotlarla Yapılan
DetaylıBİL 201 Boole Cebiri ve Temel Geçitler (Boolean Algebra & Logic Gates) Bilgisayar Mühendisligi Bölümü Hacettepe Üniversitesi
BİL 201 Boole Cebiri ve Temel Geçitler (Boolean Algebra & Logic Gates) Bilgisayar Mühendisligi Bölümü Hacettepe Üniversitesi Temel Tanımlar Kapalılık (closure) Birleşme özelliği (associative law) Yer değiştirme
DetaylıTeorik Bilgi DENEY 7: ASENKRON VE SENKRON SAYICILAR
DENEY 7: ASENKRON VE SENKRON SAYICILAR Deneyin Amaçları Asenkron ve senkron sayıcı devre yapılarının öğrenilmesi ve deneysel olarak yapılması Deney Malzemeleri 74LS08 Ve Kapı Entegresi (1 Adet) 74LS76
Detaylı6. Fiziksel gerçeklemede elde edilen sonuç fonksiyonlara ilişkin lojik devre şeması çizilir.
5. KOMBİNEZONSAL LOJİK DEVRE TASARIMI 5.1. Kombinezonsal Devre Tasarımı 1. Problem sözle tanıtılır, 2. Giriş ve çıkış değişkenlerinin sayısı belirlenir ve adlandırılır, 3. Probleme ilişkin doğruluk tablosu
DetaylıDERS NOTLARI. Yard. Doç. Dr. Namık AKÇAY İstanbul Üniversitesi Fen Fakültesi
DERS NOTLARI Yard. Doç. Dr. Namık AKÇAY İstanbul Üniversitesi Fen Fakültesi DERS-6 28.03.2016 Lojik Kapılar (Gates) Lojik devrelerin en temel elemanı, lojik kapılardır. Kapılar, lojik değişkenlerin değerlerini
DetaylıDENEY 3-1 Kodlayıcı Devreler
DENEY 3-1 Kodlayıcı Devreler DENEYİN AMACI 1. Kodlayıcı devrelerin çalışma prensibini anlamak. GENEL BİLGİLER Kodlayıcı, bir ya da daha fazla girişi alıp, belirli bir çıkış kodu üreten kombinasyonel bir
DetaylıDENEY 1a- Kod Çözücü Devreler
DENEY 1a- Kod Çözücü Devreler DENEYİN AMACI 1. Kod çözücü devrelerin çalışma prensibini anlamak. GENEL BİLGİLER Kod çözücü, belirli bir ikili sayı yada kelimenin varlığını belirlemek için kullanılan lojik
DetaylıSAYISAL DEVRE TASARIMI LABORATUVARI DENEY 1: TEMEL LOJİK KAPI KARAKTERİSTİKLERİNİN ÖLÇÜMÜ
SAYISAL DEVRE TASARIMI LABORATUVARI DENEY 1: TEMEL LOJİK KAPI KARAKTERİSTİKLERİNİN ÖLÇÜMÜ DENEYİN AMACI 1. Temel lojik kapı sembollerini ve karakteristiklerini anlamak. GENEL BİLGİLER TTL kapıların karakteristikleri,
Detaylı25. Aşağıdaki çıkarma işlemlerini doğrudan çıkarma yöntemi ile yapınız.
BÖLÜM. Büyüklüklerin genel özellikleri nelerdir? 2. Analog büyüklük, analog işaret, analog sistem ve analog gösterge terimlerini açıklayınız. 3. Analog sisteme etrafınızdaki veya günlük hayatta kullandığınız
DetaylıDeney 8: ALU da Aritmetik Fonksiyonlar
Deney 8: ALU da Aritmetik Fonksiyonlar ALU da Aritmetik Fonksiyonlar Kullanılan Elemanlar 1x74LS181 ALU Entegresi, 4 x switch, 4 x 4.7 kohm 4 x 330 ohm, 4 x Led Giriş (Deney-7) Tipik olarak, bir ALU, birkaç
Detaylıaçık olduğu bir anahtar gibi davranır. Kesim durumu genellikle baz ile emetör arasına VBE uygulanması ile sağlanır, ancak 0.
Karadeniz Teknik Üniversitesi Mühendislik Fakültesi Bilgisayar Mühendisliği Bölümü Sayısal Elektronik Laboratuarı LOJİK KAPILAR. Genel Tanıtım Sayısal bilgileri işleyecek şekilde tasarlanmış tümleşik devrelere
Detaylı1. Sayıcıların çalışma prensiplerini ve JK flip-floplarla nasıl gerçekleştirileceğini anlamak. 2. Asenkron ve senkron sayıcıları incelemek.
DENEY 7-2 Sayıcılar DENEYİN AMACI 1. Sayıcıların çalışma prensiplerini ve JK flip-floplarla nasıl gerçekleştirileceğini anlamak. 2. Asenkron ve senkron sayıcıları incelemek. GENEL BİLGİLER Sayıcılar, flip-floplar
DetaylıBölüm 6 Multiplexer ve Demultiplexer
Bölüm 6 Multiplexer ve Demultiplexer DENEY 6- Multiplexer Devreleri DENEYİN AMACI. Multiplexer ın çalışma prensiplerini anlamak. 2. Lojik kapıları ve TTL tümdevre kullanarak multiplexer gerçekleştirmek.
DetaylıBSE 207 Mantık Devreleri Lojik Kapılar ve Lojik Devreler (Logic Gates And Logic Circuits)
SE 207 Mantık Devreleri Lojik Kapılar ve Lojik Devreler (Logic Gates nd Logic Circuits) Sakarya Üniversitesi Lojik Kapılar - maçlar Lojik kapıları ve lojik devreleri tanıtmak Temel işlemler olarak VE,
DetaylıLABORATUVAR DENEYLERİ
LORTUVR DENEYLERİ. Mantıksal Tasarım ve Uygulamaları dersinde aşağıdaki takvime göre laboratuvar yapılacaktır. Deney No Öğretim Üyesi I. Öğretim II. Öğretim Deney,,, 4, 5 Prof.Dr. Nevcihan DURU ralık 5
DetaylıDENEY 2-5 Karşılaştırıcı Devre
DENEY 2-5 Karşılaştırıcı Devre DENEYİN AMACI 1. Dijital karşılaştırıcıların çalışma prensiplerini ve yapısını anlamak. GENEL BİLGİLER Bir karşılaştırma yapabilmek için en az iki sayı gereklidir. En basit
DetaylıDENEY 3a- Yarım Toplayıcı ve Tam Toplayıcı Devresi
DENEY 3a- Yarım Toplayıcı ve Tam Toplayıcı Devresi DENEYİN AMACI 1. Aritmetik birimdeki yarım ve tam toplayıcıların karakteristiklerini anlamak. GENEL BİLGİLER Toplama devreleri, Yarım Toplayıcı (YT) ve
DetaylıDENEY 1-3 ÖZEL VEYA KAPI DEVRESİ
DENEY 1-3 ÖZEL VEYA KAPI DEVRESİ DENEYİN AMACI 1. ÖZEL VEYA kapısının karakteristiklerini anlamak. GENEL BİLGİLER ÖZEL VEYA kapısının sembolü Şekil 1-8 de gösterilmiştir. F çıkışı, A B + AB ifadesine eşittir.
DetaylıDENEY 4-1 Kodlayıcı Devreler
DENEY 4-1 Kodlayıcı Devreler DENEYİN AMACI 1. Kodlayıcı devrelerin çalışma prensibini anlamak. GENEL BİLGİLER Kodlayıcı, bir ya da daha fazla girişi alıp, belirli bir çıkış kodu üreten kombinasyonel bir
DetaylıTek kararlı(monostable) multivibratör devresi
Tek kararlı(monostable) multivibratör devresi Malzeme listesi: Güç kaynağı: 12V dc Transistör: 2xBC237 LED: 2x5 mm standart led Direnç: 2x330 Ω, 10 K, 100 K Kondansatör: 100μF, 1000μF Şekildeki tek kararlı
DetaylıİKİLİ SAYILAR VE ARİTMETİK İŞLEMLER
İKİLİ SAYILAR VE ARİTMETİK İŞLEMLER DENEY 3 GİRİŞ Bu deneyde kurulacak devreler ile işaretsiz ve işaretli ikili sayılar üzerinde aritmetik işlemler yapılacak; işaret, elde, borç, taşma kavramları incelenecektir.
DetaylıBölüm 4 Aritmetik Devreler
Bölüm 4 Aritmetik Devreler DENEY 4- Aritmetik Lojik Ünite Devresi DENEYİN AMACI. Aritmetik lojik birimin (ALU) işlevlerini ve uygulamalarını anlamak. 2. 748 ALU tümdevresi ile aritmetik ve lojik işlemler
DetaylıDENEY-6 LOJİK KAPILAR VE İKİLİ DEVRELER
DENEY-6 LOJİK KAPILAR VE İKİLİ DEVRELER DENEYİN AMACI: Bu deneyde temel lojik kapılar incelenecek; çift kararlı ve tek kararlı ikili devrelerin çalışma prensipleri gözlemlenecektir. ÖN HAZIRLIK Temel lojik
Detaylı1 İ.T.Ü. Elektrik Elektronik Fakültesi Elektronik Mühendisliği Programı Devreler ve Sistemler Anabilim Dalı
DENEY 1 : TTL ve CMOS KAPI KARAKTERİSTİKLERİ Genel Açıklamalar : Bir lojik kapının temel karakteristikleri, tümdevrelere ait giriş/çıkış seviye0/seviye1 gerilim ve akım değerleri, propagasyon gecikme süreleri,
Detaylıİnönü Üniversitesi Mühendislik Fakültesi Bilgisayar Mühendisliği Bölümü
İnönü Üniversitesi Mühendislik Fakültesi Bilgisayar Mühendisliği Bölümü 00223 - Mantık Devreleri Tasarımı Laboratuar Föyleri Numara: Ad Soyad: Arş. Grv. Bilal ŞENOL Devre Kurma Alanı Arş. Grv. Bilal ŞENOL
DetaylıBölüm 4 Ardışıl Lojik Devre Deneyleri
Bölüm 4 Ardışıl Lojik Devre Deneyleri DENEY 4-1 Flip-Floplar DENEYİN AMACI 1. Kombinasyonel ve ardışıl lojik devreler arasındaki farkları ve çeşitli bellek birimi uygulamalarını anlamak. 2. Çeşitli flip-flop
DetaylıBölüm 7 Ardışıl Lojik Devreler
Bölüm 7 Ardışıl Lojik Devreler DENEY 7- Flip-Floplar DENEYİN AMACI. Kombinasyonel ve ardışıl lojik devreler arasındaki farkları ve çeşitli bellek birimi uygulamalarını anlamak. 2. Çeşitli flip-flop türlerinin
DetaylıLOJİK İFADENİN VE-DEĞİL VEYA VEYA-DEĞİL LOJİK DİYAGRAMLARINA DÖNÜŞTÜRÜLMESİ
LOJİK İFADENİN VE-DEĞİL VEYA VEYA-DEĞİL LOJİK DİYAGRAMLARINA DÖNÜŞTÜRÜLMESİ Sayısal tasarımcılar tasarladıkları devrelerde çoğu zaman VE-Değil yada VEYA-Değil kapılarını, VE yada VEYA kapılarından daha
DetaylıDENEY 2-1 VEYA DEĞİL Kapı Devresi
DENEY 2-1 VEYA DEĞİL Kapı Devresi DENEYİN AMACI 1. VEYA DEĞİL kapıları ile diğer lojik kapıların nasıl gerçekleştirildiğini anlamak. GENEL BİLGİLER VEYA DEĞİL kapısının sembolü, Şekil 2-1 de gösterilmiştir.
DetaylıT.C. DÜZCE ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLGİSAYAR MÜHENDİSLİĞİ BÖLÜMÜ BMT103 ELEKTRİK DEVRE TEMELLERİ DERSİ LABORATUVARI DENEY NO: 5
T.C. DÜZCE ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLGİSAYAR MÜHENDİSLİĞİ BÖLÜMÜ BMT13 ELEKTRİK DEVRE TEMELLERİ DERSİ LABORATUVARI DENEY NO: 5 THEVENIN VE NORTON TEOREMİ Arş.Gör. M.Enes BAYRAKDAR Arş.Gör. Sümeyye
DetaylıSüperpozisyon/Thevenin-Norton Deney 5-6
Süperpozisyon/Thevenin-Norton Deney 5-6 DENEY 2-3 Süperpozisyon, Thevenin ve Norton Teoremleri DENEYİN AMACI 1. Süperpozisyon teoremini doğrulamak. 2. Thevenin teoremini doğrulamak. 3. Norton teoremini
DetaylıT.C. ERCİYES ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ MEKATRONİK MÜHENDİSLİĞİ BÖLÜMÜ ELEKTRONİK SİSTEMLER LABORATUVARI 1
T.C. ERCİYES ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ MEKATRONİK MÜHENDİSLİĞİ BÖLÜMÜ ELEKTRONİK SİSTEMLER LABORATUVARI 1 TEMEL LOJİK ELEMANLAR VE UYGULAMALARI DENEY SORUMLUSU Arş. Gör. Erdem ARSLAN Arş. Gör.
DetaylıBM217 SAYISAL TASARIM DERSİ LABORATUVAR DENEYLERİ
BİLECİK ŞEYH EDEBALİ ÜNİVERSİTESİ BİLGİSAYAR MÜHENDİSLİĞİ BM217 SAYISAL TASARIM DERSİ LABORATUVAR DENEYLERİ Yrd. Doç. Dr. Emre DANDIL İÇİNDEKİLER ŞEKİLLER TABLOSU... vi MALZEME LİSTESİ... viii ENTEGRELER...
DetaylıLABORATUVAR DENEYLERİ
LORTUVR DENEYLERİ. Mantıksal Tasarım ve Uygulamaları dersinde aşağıdaki takvime göre laboratuvar yapılacaktır. Deney No Öğretim Üyesi I. Öğretim II. Öğretim Deney,, Prof.Dr. Nevcihan DURU 5 Ekim 6 6:-6:5
DetaylıT.C. KOCAELİ ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLİŞİM SİSTEMLERİ MÜHENDİSLİĞİ
T.C. KOCAELİ ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLİŞİM SİSTEMLERİ MÜHENDİSLİĞİ Yrd. Doç. Dr. Mustafa Hikmet Bilgehan UÇAR 1 5. HAFTA BİLEŞİK MANTIK DEVRELERİ (COMBINATIONAL LOGIC) Veri Seçiciler (Multiplexer)
DetaylıDENEY 1 : TTL ve CMOS KAPI KARAKTERİSTİKLERİ
DENEY 1 : TTL ve CMOS KAPI KARAKTERİSTİKLERİ Genel Açıklamalar : Bir lojik kapının temel karakteristikleri, tümdevrelere ait olan giriş/çıkış seviye0/seviye1 gerilim ve akım değerlerinin yanı sıra propagasyon
DetaylıTemel Mantık Kapıları
Temel Mantık Kapıları Tüm okurlara mutlu ve sağlıklı bir yeni yıl diliyorum. Bu ay, bu güne kadar oynadığımız lojik değerleri, mantık kapıları ile kontrol etmeyi öğreneceğiz. Konuya girmeden önce, henüz
DetaylıKatlı Giriş Geçitleri
Katlı Giriş Geçitleri Eviriciler ve tamponlar tek-girişli geçit devresi için olasılıkları çıkartır. Tamponlamak yada evirmekten başka tek mantık sinyali ile daha fazla ne yapılabilir? Daha fazla mantık
DetaylıMantık Devreleri Laboratuarı
2013 2014 Mantık Devreleri Laboratuarı Ders Sorumlusu: Prof. Dr. Mehmet AKBABA Laboratuar Sorumlusu: Emrullah SONUÇ İÇİNDEKİLER Deney 1: 'DEĞİL', 'VE', 'VEYA', 'VE DEĞİL', 'VEYA DEĞİL' KAPILARI... 3 1.0.
DetaylıOP-AMP UYGULAMA ÖRNEKLERİ
OP-AMP UYGULAMA ÖRNEKLERİ TOPLAR OP-AMP ÖRNEĞİ GERİLİM İZLEYİCİ Eşdeğer devresinden görüldüğü gibi Vo = Vi 'dir. Emiter izleyici devreye çok benzer. Bu devrenin giriş empedansı yüksek, çıkış empedansı
DetaylıDENEY 5 RS FLİP-FLOP DENEYLERİ
Adı Soyadı: No: Grup: DENEY 5 RS FLİP-FLOP DENEYLERİ ÖN BİLGİ : Sayısal bilgiyi ( "0" veya "1" ) depolamada ve işlemede kullanılan temel devrelerden biri de F-F lardır. Genel olarak dört tipi vardır: 1-
DetaylıELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ SAYISAL TASARIM LABORATUVARI DENEY RAPORU. Deney No: 3 TTL Entegre Karakteristiği
TEKNOLOJİ FAKÜLTESİ ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ SAYISAL TASARIM LABORATUVARI DENEY RAPORU Deney No: 3 TTL Entegre Karakteristiği Yrd.Doç. Dr. Ünal KURT Arş. Gör. Ayşe AYDIN YURDUSEV Öğrenci: Adı Soyadı
DetaylıİÇİNDEKİLER. 1-1 Lojik ve Anahtara Giriş Lojik Kapı Devreleri... 9
İÇİNDEKİLER BÖLÜM 1 TEMEL LOJİK KAPI DENEYLERİ 1-1 Lojik ve Anahtara Giriş 1 1-2 Lojik Kapı Devreleri... 9 a. Diyot Lojiği (DL) devresi b. Direnç-Transistor Lojiği (RTL) devresi c. Diyot-Transistor Lojiği
DetaylıBÖLÜM - 5 KARNOUGH HARITALARI
ÖLÜM - 5 KRNOUGH HRITLRI KRNOUGH HRITLRI oolean fonksiyonlarını teoremler,kurallar ve özdeşlikler yardımı ile indirgeyebileceğimizi bir önceki bölümde gördük. ncak yapılan bu sadeleştirme işleminde birbirini
DetaylıYarım toplayıcı devrelerini kurunuz.
Yarım toplayıcı devrelerini kurunuz. 1. Kurulacak toplayıcı devresinin kapı entegrelerini katalogdan seçiniz. 3. Devre elemanlarının (direnç, diyot, anahtar vb.) avometre ile sağlamlık 9. Devrenin girişlerine
DetaylıSAYISAL İŞARET VE GEÇİŞ SÜRELERİNİN ÖLÇÜLMESİ
DENEY 1 SAYISAL İŞARET VE GEÇİŞ SÜRELERİNİN ÖLÇÜLMESİ KAYNAKLAR Analysis and Design of Digital Integrated Circuits, Hodges and Jackson, sayfa 6-7 Experiments in Microprocessors and Digital Systems, Douglas
DetaylıELK 204 Mantık Devreleri Laboratuvarı Deney Kitapçığı
T.C. Maltepe Üniversitesi Mühendislik ve Doğa Bilimleri Fakültesi Elektrik-Elektronik Mühendisliği Bölümü ELK 204 Mantık Devreleri Laboratuvarı Deney Kitapçığı Dersin Sorumlusu Yrd. Doç. Dr. Zehra Çekmen
DetaylıSAYISAL DEVRE TASARIMI DERSİ LABORATUVARI DENEY 4: Yarım Toplayıcı ve Tam Toplayıcı Devresi
SAYISAL DEVRE TASARIMI DERSİ LABORATUVARI DENEY 4: Yarım Toplayıcı ve Tam Toplayıcı Devresi DENEYİN AMACI 1. Aritmetik birimdeki yarım ve tam toplayıcıların karakteristiklerini anlamak. GENEL BİLGİLER
Detaylı(VEYA-DEĞİL kapısı) (Exlusive OR kapısı) (Exlusive NOR kapısı)
1.1 Ön Çalışma Deney çalışmasında yapılacak uygulamaların benzetimlerini yaparak, sonuçlarını ön çalışma raporu olarak hazırlayınız. 1.2 Deneyin Amacı Temel kapı işlemlerinin ve gerçekleştirilmesi. bu
DetaylıBölüm 8 Ardışıl Lojik Devre Uygulamaları
Bölüm 8 Ardışıl Lojik Devre Uygulamaları DENEY 8-1 Kayan LED Kontrolü DENEYİN AMACI 1. Kayan LED kontrol devresinin çalışma prensibini anlamak. 2. Bir kayan LED kontrol devresi gerçekleştirmek ve çalıştırmak.
DetaylıEEM309 SAYISAL ELEKTRONİK LABORATUARI. AND (VE) Kapısı VE kapısı, mantıksal çarpma işlemi yapmaktadır.
Deney No : 1 Deneyin dı : ojik Kapılar GİRİŞ: EEM309 SIS EEKTRONİK ORTURI ND (VE) Kapısı VE kapısı, mantıksal çarpma işlemi yapmaktadır. amba Şekil 1: VE kapısının sembolü, elektriksel ve transistör eşdeğeri
DetaylıT.C. ULUDAĞ ÜNĠVERSĠTESĠ MÜHENDĠSLĠK MĠMARLIK FAKÜLTESĠ ELEKTRONĠK MÜHENDĠSLĠĞĠ BÖLÜMÜ ELEKTRONĠK DEVRELERĠ LABORATUVARI I
T.C. ULUDĞ ÜNĠVERSĠTESĠ MÜHENDĠSLĠK MĠMRLIK FKÜLTESĠ ELEKTRONĠK MÜHENDĠSLĠĞĠ BÖLÜMÜ ELEKTRONĠK DEVRELERĠ LBORTUVRI I DENEY 6: ve KPI KRKTERĠSTĠKLERĠ Boşta çalışma karakteristiği Yüklü çalışma karakteristiği
DetaylıDENEY #1 LOJİK KAPILAR. Lojik kapılarının doğruluk tablosunu oluşturmak
DENEY #1 LOJİK KAPILAR Deneyin Amacı : Lojik kapılarının doğruluk tablosunu oluşturmak Kullanılan Alet ve Malzemeler: 1) DC Güç Kaynağı 2) Switch ve LED 3) Çeşitli Değerlerde Dirençler ve bağlantı kabloları
DetaylıT.C. DÜZCE ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLGİSAYAR MÜHENDİSLİĞİ BÖLÜMÜ BMT103 ELEKTRİK DEVRE TEMELLERİ DERSİ LABORATUVARI DENEY NO: 4
T.C. DÜZCE ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLGİSAYAR MÜHENDİSLİĞİ BÖLÜMÜ BMT103 ELEKTRİK DEVRE TEMELLERİ DERSİ LABORATUVARI DENEY NO: 4 SÜPERPOZİSYON (TOPLAMSALLIK) TEOREMİ Arş. Gör. Sümeyye BAYRAKDAR
DetaylıSAYISAL ELEKTRONİK. Ege Üniversitesi Ege MYO Mekatronik Programı
SYISL ELEKTRONİK Ege Üniversitesi Ege MYO Mekatronik Programı ÖLÜM 4 OOLEN RİTMETİĞİ VE DEMORGN TEOREMLERİ OOLEN TOPLM oolean toplama VEY işlemine eşittir. Toplamanın kuralı: 0+0=0 0+= +0= += oolean aritmetiğinde
DetaylıSAYI SİSTEMLERİ ve BOOLE CEBİRİ 1+1=1 ÖĞR.GÖR. GÜNAY TEMÜR - TEKNOLOJİ F. / BİLGİSAYAR MÜH.
SAYI SİSTEMLERİ ve BOOLE CEBİRİ 1+1=1 Ders Konusu 1854 yılında George Boole tarafından özellikle lojik devrelerde kullanılmak üzere ortaya konulmuş bir matematiksel sistemdir. İkilik Sayı Sistemi Çoğu
DetaylıBÖLÜM 8 MANDAL(LATCH) VE FLİP-FLOPLAR SAYISAL ELEKTRONİK. Bu bölümde aşağıdaki konular anlatılacaktır
AYIAL ELETONİ BÖLÜM 8 MANAL(LATCH) VE FLİP-FLOPLA Bu bölümde aşağıdaki konular anlatılacaktır Mandallar(Latches),- Mandalı, Mandalı ontak sıçramasının mandallar yardımı ile engellenmesi Flip-Floplar,-
DetaylıSEVİYE MODLU ARDIŞIL DEVRELER 1- GENEL TANITIM. KTÜ Mühendislik Fakültesi Bilgisayar Mühendisliği Bölümü Sayısal Tasarım Laboratuarı
KTÜ Mühendislik Fakültesi Bilgisayar Mühendisliği Bölümü Sayısal Tasarım Laboratuarı SEVİYE MODLU ARDIŞIL DEVRELER - GENEL TANITIM Seviye modlu ardışıl devreler, kombinasyonal devrelere geri besleme özelliği
DetaylıDENEY 2-5 Karşılaştırıcı Devre
DENEY 2-5 Karşılaştırıcı Devre DENEYİN AMACI 1. Dijital karşılaştırıcıların çalışma prensiplerini ve yapısını anlamak. GENEL BİLGİLER Bir karşılaştırma yapabilmek için en az iki sayı gereklidir. En basit
DetaylıT.C. DÜZCE ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLGİSAYAR MÜHENDİSLİĞİ BÖLÜMÜ BMT103 ELEKTRİK DEVRE TEMELLERİ DERSİ LABORATUVARI DENEY NO: 3
T.C. DÜZCE ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLGİSAYAR MÜHENDİSLİĞİ BÖLÜMÜ BMT103 ELEKTRİK DEVRE TEMELLERİ DERSİ LABORATUVARI DENEY NO: 3 ÇEVRE (GÖZ) AKIMLARI YÖNTEMİ Arş. Gör. Sümeyye BAYRAKDAR Arş. Gör.
DetaylıLOJİK DEVRELER-I I. HAFTA DENEY FÖYÜ
LOJİK DEVRELER-I I. HAFTA DENEY FÖYÜ Ve, Veya, Değil Kapılarının Çalışma Prensiplerinin Kavranması Deneyin Amacı: Ve, Veya, Değil kapı entegrelerinin iç yapılarının incelenmesi, gelen durumlara göre çıkış
DetaylıDİJİTAL ELEKTRONİK LABORATUVARI DENEY FÖYÜ
DİJİTAL ELEKTRONİK LABORATUVARI DENEY FÖYÜ OSMANİYE KORKUT ATA ÜNİVERSİTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ 2012 1 LABORATUVAR KURALLARI 1. Laboratuvarlar programda belirtilen giriş ve çıkış saatlerine
DetaylıFatih University- Faculty of Engineering- Electric and Electronic Dept.
Dijital Devre Tasarımı EEE122 A Ref. Morris MANO & Michael D. CILETTI DIGITAL DESIGN 4 th edition Fatih University- Faculty of Engineering- Electric and Electronic Dept. Chapter 3 Boole Fonksiyon Sadeleştirmesi
DetaylıBoole Cebri. (Boolean Algebra)
Boole Cebri (Boolean Algebra) 3 temel işlem bulunmaktadır: Boole Cebri İşlemleri İşlem: VE (AND) VEYA (OR) TÜMLEME (NOT) İfadesi: xy, x y x + y x Doğruluk tablosu: x y xy 0 0 0 x y x+y 0 0 0 x x 0 1 0
DetaylıDers Notlarının Creative Commons lisansı Feza BUZLUCA ya aittir. Lisans: http://creativecommons.org/licenses/by-nc-nd/3.0/
Eşzamanlı (Senkron) Ardışıl Devrelerin Tasarlanması (Design) Bir ardışıl devrenin tasarlanması, çözülecek olan problemin sözle anlatımıyla (senaryo) başlar. Bundan sonra aşağıda açıklanan aşamalardan geçilerek
DetaylıARDIŞIL DEVRELER SENKRON ARDIŞIL DEVRELER
ARDIŞIL DEVRELER TANIM: ÇIKIŞLARIN BELİRLİ BİR ANDAKİ DEĞERİ, GİRİŞLERİN YANLIZA O ANKİ DEĞERİNE BAĞLI OLAN DEVRELER KOMBİNASYONEL DEVRELER OLARAK İSİMLENDİRİLİR. ÇIKIŞLARIN BELİRLİ BİR ANDAKİ DEĞERİ,
DetaylıKontrol Sistemlerinin Analizi
Sistemlerin analizi Kontrol Sistemlerinin Analizi Otomatik kontrol mühendisinin görevi sisteme uygun kontrolör tasarlamaktır. Bunun için öncelikle sistemin analiz edilmesi gerekir. Bunun için test sinyalleri
DetaylıDENEY 4: TOPLAYICILAR, ÇIKARICILAR VE KARŞILAŞTIRICILAR
DENEY 4: TOPLAYICILAR, ÇIKARICILAR VE KARŞILAŞTIRICILAR 1 Amaç Toplayıcı ve çıkarıcı devreleri kurmak ve denemek. Büyüklük karşılaştırıcı devreleri kurmak ve denemek. 2 Kullanılan Malzemeler 7404 Altılı
DetaylıBu deney çalışmasında kombinasyonel lojik devrelerden decoder incelenecektir.
4.1 Ön Çalışması Deney çalışmasında yapılacak uygulamaların benzetimlerini yaparak, sonuçlarını ön çalışma raporu olarak hazırlayınız. 4.2 Deneyin Amacı MSI lojik elemanları yardımıyla kombinasyonel lojik
DetaylıKTÜ, Mühendislik Fakültesi Elektrik Elektronik Müh. Böl. Temel Elektrik Laboratuarı I. I kd = r. Şekil 1.
KTÜ, Mühendislik Fakültesi Elektrik Elektronik Müh. Böl. Temel Elektrik Laboratuarı I THEENİN ve NORTON TEOREMLERİ Bir veya daha fazla sayıda Elektro Motor Kuvvet kaynağı bulunduran lineer bir devre tek
DetaylıDERS NOTLARI. Yard. Doç. Dr. Namık AKÇAY İstanbul Üniversitesi Fen Fakültesi
DERS NOTLARI Yard. Doç. Dr. Namık AKÇAY İstanbul Üniversitesi Fen Fakültesi DERS-3 29.02.2016 Boolean Algebra George Boole (1815-1864) 1854 yılında George Boole tarafından özellikle lojik devrelerde kullanılmak
DetaylıYAPILACAK DENEYLERİN LİSTESİ
YPILCK DENEYLERİN LİSTESİ 1. Ohm ve Kirşof Yasalarının Doğrulaması 2. Düğüm Noktası Gerilimleri ve Çevre kımları Yöntemlerinin Doğrulanması 3. Tevenin ve Norton Teoremlerinin Doğrulaması 4. Süperpozisyon
DetaylıDENEY 4a- Schmitt Kapı Devresi
DENEY 4a- Schmitt Kapı Devresi DENEYİN AMACI 1. Schmitt kapılarının yapı ve karakteristiklerinin anlaşılması. GENEL BİLGİLER Schmitt kapısı aşağıdaki karakteristiklere sahip olan tek lojik kapıdır: 1.
Detaylı