Deney 1: Lojik Kapıların Lojik Gerilim Seviyeleri

Transkript

1 eney : Lojik Kapıların Lojik Gerilim Seviyeleri eneyin macı: Lojik kapıların giriş ve çıkış lojik gerilim seviyelerinin ölçülmesi Genel ilgiler: ir giriş ve bir çıkışlı en basit lojik kapı olan EĞİL (NOT) kapısı çıkışında girişinin tümleyenini verir. Şekil..a da EĞİL kapısının lojik sembolü ve..b de ise, doğruluk tablosu görülmektedir. 0 0 (a) lojik sembolü (b) doğruluk tablosu Şekil. EĞİL lojik kapısı Şekil..a da görüldüğü gibi teorik olarak EĞİL kapısının girişine lojik 0() a karşı düşen gerilim uygulandığında, çıkışında lojik (0) e karşı düşen bir gerilim gözlenir. akat pratikte, girişte ve çıkışta görülecek gerilim seviyeleri kapı yapımında kullanılan teknolojiye bağlı olarak değişir. Örnek olarak TTL (Transistor Transistor Lojik) teknolojisi ile yapılmış bir EĞİL kapısı için gerilim seviyeleri Şekil..b de gösterilmiştir. V Çıkış Çıkış Lojik V Giriş V=+V V Çıkış V Giriş V Çıkış V Çıkış V =+V Çıkış Lojik elirsiz. ölge Çıkış Lojik 0 0V Giriş Lojik 0 V/=.V Giriş Lojik V =+V V Giriş V OH =.V V OL =0.V Çıkış Lojik 0 0V Giriş Lojik 0 V IL =0.V V IH =V Giriş Lojik V =+V V Giriş (a) İdeal lojik gerilim seviyeleri (b) Pratikteki lojik gerilim seviyeleri Şekil. EĞİL kapısının lojik gerilim seviyeleri una göre kritik gerilim seviyeleri ; VIH : Girişin lojik olarak algılanabilmesi için uygulanması gereken en küçük gerilim seviyesi, VIL : Girişin lojik 0 olarak algılanabilmesi için uygulanması gereken en büyük gerilim seviyesi, VOH : Çıkışın lojik olarak değerlendirilebilmesi için gözlenmesi gereken en küçük gerilim seviyesi, VOL : Çıkışın lojik 0 olarak değerlendirilebilmesi için gözlenmesi gereken en büyük gerilim seviyesidir. (VIH-VIL), (VOH-VOL) gerilim aralıkları sırasıyla girişler ve çıkışlar için belirsiz olan aralıklardır.

2 0 Şekil..a da görüldüğü gibi ideal halde girişin lojik 0 ve lojik değerine belli bir gerilim aralığı karşı gelmesine rağmen, çıkışın lojik 0 ve lojik değerini sabit gerilim değerleri oluşturmaktadır. MOS teknolojisiyle üretilmiş bir EĞİL kapısında da giriş ile çıkış arasında, TTL teknolojisiyle üretilmiş EĞİL kapısına benzer bir ilişki vardır. ncak en önemli farklılık MOS teknolojisiyle üretilmiş tümleşik devrenin besleme geriliminin -V arasında değişebilmesidir. u deneyde MOS tümleşik devreler için besleme gerilimi V alınacaktır. eney Öncesi Yapılacak İşlemler: - TTL EĞİL (NOT kapısı, ) ve MOS EĞİL (NOT kapısı, 0) tümleşik devreleri için katalogda verilen parametrelerin tanımlarını ve bu parametrelere ilişkin tablolardaki sınır değerleri inceleyiniz. - eneyin sonunda yer alan soruları yanıtlamaya çalışınız. eneyde Yapılacak İşlemler: EĞİL KPISI V U Y GN X N R 0Ω V 0Hz R 0Ω Şekil. Lojik gerilim seviyelerini ölçmek için kurulacak devre. - Yukarıda açıklanan parametreleri EĞİL tümleşik devresi için gözlemek amacıyla Şekil. deki devreyi deney düzeneğiniz üzerinde kurunuz. EĞİL tümleşik devresinin V besleme ve toprak bağlantılarını yapınız. lojik tümleşik devresine negatif gerilim uygulanmasını önlemek için osilatörden alınan ve tepe değeri V olan sinüs işareti bir diyottan geçirilir. öylece işaretin yalnız pozitif yarım alternansı elde edilir. R ve R dirençleri EĞİL kapısının girişinde 0- V gerilim değişimini elde etmek için gerilim bölücü olarak kullanılırlar. Netice olarak Şekil. de kesikli çizgilerle belirtilen devre, Şekil..b de verilen grafiğin yatay eksenindeki, 0 ile +V değerleri arasında değişen gerilim değerlerinin, EĞİL kapısının girişine uygulanmasını sağlar. EĞİL elemanının giriş gerilimi aynı zamanda osiloskop ekranında görülmesi için osiloskobun X girişine uygulanır. (Osiloskop bağlantılarını N ile yapınız) EĞİL elemanının girişine uygulanan gerilim ile değişen çıkış işareti ise, osiloskobun Y girişine uygulanır. (Osiloskop bağlantılarını N ile yapınız) öylece osiloskop X-Y modunda çalıştırıldığında ekranda EĞİL kapısının girişi ile çıkışı arasında Şekil..b ye benzer bir karakteristik gözlenir.

3 - Osiloskop ekranındaki eğri üzerinden lojik gerilim seviyelerini ayrı ayrı belirleyiniz. (VIL, VIH, VOL, VOH) Osiloskobun gerilim seviyesine ilişkin "variable" düğmesi kapalı tutulmalıdır. ksi takdirde yanlış gerilimler gözlenir. - Şekil. deki devreyi 0 MOS EĞİL tümleşik devresi için kurup. adımı tekrarlayınız. (esleme gerilimi V alınacaktır.) - TTL VE (N) lojik kapısının girişlerine, kritik gerilim seviyelerine uygun değerler (Lojik 0 girişi için V VIL, lojik girişi için V VIH) uygulayarak çıkışlarını gözleyiniz ve gerilim değerleri ile lojik kapının doğruluk tablosunu elde ediniz. - VEY (OR) lojik kapısının girişlerine, kritik gerilim seviyelerine uygun değerler (Lojik 0 girişi için V VIL, lojik girişi için V VIH) uygulayarak çıkışlarını gözleyiniz ve gerilim değerleri ile lojik kapının doğruluk tablosunu elde ediniz. - ÖZEL VEY (XOR) lojik kapısının girişlerine, kritik gerilim seviyelerine uygun değerler (Lojik 0 girişi için V VIL, lojik girişi için V VIH) uygulayarak çıkışlarını gözleyiniz ve gerilim değerleri ile lojik kapının doğruluk tablosunu elde ediniz. Sorular: - eneyde kullanılan TTL ve MOS teknolojisi ile üretilen lojik tümleşik devrelerde besleme gerilimi sınırları nelerdir? (Katalog bilgisine başvurunuz.) - TTL teknolojisiyle üretilmiş EĞİL kapısının gecikme süresi değerini katalogdan bulunuz. u kapının bulunduğu bir devrenin hızının en fazla ne olabileceğini belirtiniz. u hız, pratikte çalışma frekansı olarak adlandırılır. (İpucu: Gecikme süresi kadar olan zaman aralığında girişin değişmemesi gerekir ki kapı o giriş değerine ilişkin çıkışı verebilsin. ksi takdirde uygulanan girişe ilişkin oluşması gereken çıkış daha çıkışa ulaşmadan değişen yeni girişe göre çıkış oluşmaya başlar ve esas girişin çıkış kaybolabilir.) - MOS EĞİL tümleşik devresi (0) için kapı gecikmesi değerlerini farklı besleme değerleri için saptayınız. una göre böyle bir elemanın bulunduğu devrenin çalışma frekansı besleme gerilimine bağlı olarak en fazla ne olabilir? -. ve.soruların yanıtları ışığında TTL ve MOS teknolojilerini çalışma frekansı açısından karşılaştırınız. - ynı devrede farklı teknolojiyle üretilmiş lojik kapıların kullanılması çalışma frekansını nasıl etkiler? çıklayınız. - tümleşik devresi için elde ettiğiniz değerleri ekte verilen katalog bilgilerinden yararlanıp, TTL teknolojisiyle üretilmiş farklı ürünlerle karşılaştırınız. (, 7S0 (S:Schottky, LS:Low Power Schottky),... gibi) 7-0 MOS tümleşik devresi için benzer işlemi tekrarlayınız. - TTL iki girişli VE, VEY ve Özel-VEY kapılarının gecikme sürelerini karşılaştırınız. - MOS iki girişli VE, VEY ve Özel-VEY kapılarının gecikme sürelerini karşılaştırınız. 0- ijital lojik tümleşik devrelerde Yelpaze (an-out) kavramını açıklayınız. evre tasarımında dikkate alınmaması durumunda karşılaşılabilecek sorunları yazınız.

4 - Çıkış yelpazesi olan bir kapının çıkışı 0 kapıya bağlanmak istenmektedir. unu gerçekleştirebilmek için çıkış yelpazesi 0 olan tampon (buffer) kapıları ne şekilde bağlanmalıdır? Malzeme Listesi: adet N diyot adet TTL EĞİL tümleşik devresi adet 7LS0 TTL VE tümleşik devresi adet 7LS TTL VEY tümleşik devresi adet 7LS TTL ÖZELVEY tümleşik devresi adet 0 MOS EĞİL tümleşik devresi adet 0Ω direnç adet 0Ω direnç

5 eney : Lojik evre nalizi Genel ilgiler: u deneyde, SSI (Small Scale Integration: Küçük Ölçekte Tümleştirme, - kapı) devreler kullanılarak, lojik kapıların, oole fonksiyonlarının, oole ebri aksiyom ve teoremlerinin fiziksel gerçeklemeleri incelenecektir. yrıca oole fonksiyonlarının ve kombinezonsal lojik devrelerin normal ve indirgermiş yalın halinin analizi yapılacaktır. Lojik devrenin analizi yapmak için açık devre şeması yoksa devrenin girişlerine bütün giriş olasılıkları uygulanarak doğruluk tablosu elde edilir. undan sonra doğruluk tablosundan oole fonksiyonu elde edilerek analize cebirsel işlemler ile devam edilir. Lojik devrelerin analiz, indirgeme yöntemleri genel olarak iki ana grupta toplanabilir. irincisinde, oole fonksiyonu verildiğinde görüşe dayalı olarak, lojik devre verildiğinde ise önce lojik devrenin doğruluk tablosu elde edilerek oole fonksiyonu bulunarak gerçekleştirilir. Eğer lojik devrenin açık devre şeması varsa oole fonksiyonu elde edilerek cebirsel işlemler ile analizi yapılır. iğerinde ise - değişkenli fonksiyonlarda Karnaugh diyagramıyla daha fazla değişken sayısında ise Quine-Mcluskey gibi bir tablo yöntemiyle analiz yapılır. Son olarak oole fonksiyonları temel lojik kapılar veya tek tip eşdeğer NN ve NOR lojik kapılarıyla gerçekleştirilir. eney Öncesi Yapılacak İşlemler: - Genel ilgiler kısmını ve ders notlarından ilgili kısımları çalışınız. - Kullanılan tümleşik devrelerin katalog bilgilerini inceleyiniz. - eneyde yapılacak işlemler kısmın yer alan cebirsel işlemleri yapmaya çalışınız. - eneyin sonunda yer alan soruları yanıtlamaya çalışınız. eneyde Yapılacak İşlemler: Tümleşik devrelerin besleme ve toprak bağlantılarını yapınız. (,,,, E vs.) girişlerine, istediğiniz değerleri verebilmek için, birer lojik anahtara bağlayınız. Lojik anahtarın yanındaki +V ve V seçeneğini sağlayan anahtarı V konumuna getiriniz. izim deneylerimizde TTL tümleşik devreleri kullanıldığından bu seçim yapılmıştır. MOS tümleşik devreler kullanılsaydı +V seçeneği seçilirdi. çıkışını gözleyebilmek için LE lere (Light Emitting iode) bağlayınız. u ışık veren diyotlardan kırmızısı yandığında çıkışın lojik olduğunu, yeşili yandığında ise çıkışın lojik 0 olduğunu gösterir. LE lerin bulunduğu yerde siyah renkli iki anahtar vardır. (TTL-MOS) seçenekli anahtarı TTL konumuna, (+V-V) seçenekli anahtarı ise V konumuna getiriniz.. EĞİL kapısının girişteki ve çıkıştaki etkisini, VE işlemi VEY işlemine göre önceliğini, EĞİL işlemi ve parantez içindeki işlem önceliğini gösteren, sırasıyla Şekil., Şekil., Şekil. ve Şekil. deki devreleri deney düzeneğiniz üzerine kurunuz. Lojik devreleri çalıştırarak doğruluk tablosunu elde ediniz ve cebirsel olarak elde ettiğiniz doğruluk tablosu ile karşılaştırınız. çıkışının oole fonksiyonunu elde ediniz.

6 U U 7LS Şekil. EĞİL kapısının girişteki etkisi U 7LS U Şekil. EĞİL kapısının çıkıştaki etkisi U U 7LS U 7LS0 U 7LS U Şekil. VE işlemi VEY işlemine göre önceliği 0 U 7LS U 7LS0 0 UE E U 7LS 0 U 7LS0 Şekil. EĞİL işlemi ve parantez içindeki işlem önceliği. şağıda verilen oole fonksiyonlarının devrelerini gerçekleyiniz ve lojik devreleri çalıştırarak doğruluk tablolarını elde ediniz. u doğruluk tablosunu fonksiyondan cebirsel olarak elde ettiğiniz doğruluk tablosu ile karşılaştırarak yapılan işlemlerin doğru olduğunu belirleyiniz. a) (,, ) = + + (.) b) (,, ) = ( + ) ( + ) (.). Şekil. ve Şekil. daki devreleri deney düzeneğiniz üzerine kurunuz. Lojik devreleri çalıştırarak doğruluk tablosunu elde ediniz ve cebirsel olarak elde ettiğiniz doğruluk tablosu ile karşılaştırınız. çıkışının oole fonksiyonunu elde ediniz.

7 U U U U 7LS00 U 7LS U 7LS U 7LS Şekil. oğruluk tablosundan elde edilmiş bir lojik devre U U 7LS U 7LS0 Şekil. Şekil - deki lojik devrenin indirgenmiş şekli. Temel Lojik kapıların, VE-VEY, VEY-VE eşdeğer kapılarına dönüştürülmesini göstermek üzere Şekil.7 ve Şekil. de verilen lojik devreleri inceleyerek emorgan teoremini sağladığını gösteriniz. U U U 7LS U 7LS00 Şekil.7 VEEĞİL kapısının emorgan eşdeğeri U U U 7LS0 U 7LS0 U 7LS0 Şekil. VEYEĞİL kapısının emorgan eşdeğeri U 7LS00

8 . Temel lojik kapıların yalnız VEEĞİL kapılarıyla gerçeklemesini Şekil. da verilen lojik devreleri inceleyerek gösteriniz. 0 U 7LS00 U 7LS00 U 7LS00 0 U 7LS00 U 7LS00 U 7LS00 Şekil. Temel kapıların yalnız VEEĞİL kapısı ile gerçeklemesi. Temel lojik kapıların yalnız VEYEĞİL kapılarıyla gerçeklemesini Şekil.0 da verilen lojik devreleri inceleyerek gösteriniz. U 7LS0 U 7LS0 U7 7LS0 0 U 7LS0 U7 7LS0 0 U7 7LS0 Şekil.0 Temel kapıların yalnız VEYEĞİL kapısı ile gerçeklemesi

9 7 7. Çarpımların Toplamı devresinin tek tip kapılarla, yalnız VEEĞİL kapılarıyla gerçeklemesini Şekil. de verilen lojik devreleri inceleyerek gösteriniz. U 7LS0 U 7LS0 U 7LS U 7LS00 0 U 7LS00 U 7LS00 Şekil. Çarpımların Toplamı devresi ve VEEĞİL kapısı ile gerçeklemesi. Toplamların Çarpımı devresinin tek tip kapılarla, yalnız VEYEĞİL kapılarıyla gerçeklemesini Şekil. de verilen lojik devreleri inceleyerek gösteriniz. 0 U 7LS U 7LS 0 U 7LS0 U 7LS0 U 7LS0 0 U 7LS0 Şekil. Toplamların Çarpımı devresi ve VEYEĞİL kapısı ile gerçeklemesi Sorular: - Şekil., Şekil., Şekil. ve Şekil. de verilen devrelerin çıkışının oole fonksiyonu elde edilirken kullanılan yöntemleri belirtiniz. - eneyde yapılacak işlemlerin. kısmında (.) ve (.) de verilen oole fonksiyonlarından, gerçeklediğiniz lojik devreye nasıl geçildiğini kullandığınız oole ebri aksiyom ve teoremlerini belirterek gösteriniz. - eneyde yapılacak işlemlerin. kısmında Şekil. de verilen devrenin çıkışının oole fonksiyonu elde edilirken kullanılan yöntemleri belirtiniz.

10 - eneyde yapılacak işlemlerin. kısmında Şekil.7 ve Şekil. de gerçeklenen lojik devrelere nasıl geçildiğini kullanılan oole ebri aksiyom ve teoremlerini belirterek gösteriniz. - eneyde yapılacak işlemlerin. kısmında Şekil. da gerçeklenen lojik devrelere nasıl geçildiğini kullanılan oole ebri aksiyom ve teoremlerini belirterek gösteriniz. - eneyde yapılacak işlemlerin. kısmında Şekil.0 da gerçeklenen lojik devrelere nasıl geçildiğini kullanılan oole ebri aksiyom ve teoremlerini belirterek gösteriniz. 7- eneyde yapılacak işlemlerin 7. kısmında Şekil. de verilen çarpımların toplamı devresinden yalnız VEEĞİL kapılarıyla gerçeklenen lojik devreye nasıl geçildiğini kullanılan oole ebri aksiyom ve teoremlerini belirterek gösteriniz. - eneyde yapılacak işlemlerin. kısmında Şekil. de verilen toplamların çarpımı devresinden yalnız VEYEĞİL kapılarıyla gerçeklenen lojik devreye nasıl geçildiğini kullanılan oole ebri aksiyom ve teoremlerini belirterek gösteriniz. - Şekil. ve Şekil. de verilen lojik devrelerin analizini yaparak çıkışının oole fonksiyonunu elde ediniz. Karnaugh diyagramı ile indirgeyerek temel lojik kapılar kullanarak gerçekleyiniz. eneydeki devre ile bulduğunuz bu devreyi eleman sayısı, tüm devre sayısı, giriş yelpazeleri ve gecikmeler açısından karşılaştırınız. 0- Şekil. ve Şekil. de verilen lojik devrelerin analizini yaparak çıkışının oole fonksiyonunu elde ediniz. Quine-Mcluskey tablo yöntemiyle indirgeyerek temel lojik kapılar kullanarak gerçekleyiniz. eneydeki devre ile bulduğunuz bu devreyi eleman sayısı, tüm devre sayısı, giriş yelpazeleri ve gecikmeler açısından karşılaştırınız. - Yukarıda. ve 0. soruların yanıtlarında bulduğunuz indirgenmiş sonuç oole fonksiyonlarını yalnız VEEĞİL ve VEYEĞİL kapıları kullanarak gerçekleyiniz. eneydeki devre ile bulduğunuz bu devreyi eleman sayısı, tüm devre sayısı, giriş yelpazeleri ve gecikmeler açısından karşılaştırınız. - Şekil. de verilen çarpımların toplamı devresi ve yalnız VEEĞİL kapılarıyla gerçeklenen lojik devrenin en yalın devre olduğunu gösteriniz. - Şekil. de verilen toplamların çarpımı devresi ve yalnız VEYEĞİL kapılarıyla gerçeklenen lojik devrenin en yalın devre olduğunu gösteriniz. - Yukarıda. ve. soruların yanıtlarında bulduğunuz indirgenmiş devreleri eleman sayısı, tüm devre sayısı, giriş yelpazeleri ve gecikmeler açısından karşılaştırınız. Malzeme Listesi: adet 7LS00 VEEĞİL tümleşik devresi adet 7LS0 VEYEĞİL tümleşik devresi adet EĞİL tümleşik devresi adet 7LS0 VE tümleşik devresi adet 7LS VE tümleşik devresi adet 7LS VEY tümleşik devresi