LOJİK DEVRELER LABORATUARI DENEY FÖYLERİ

İSTANBUL ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ LOJİK DEVRELER LABORATUARI DENEY FÖYLERİ

LABORATUARLAR HAKKINDA AÇIKLAMA Genel bilgi ve uyarılar:. Laboratuarlar programda belirtilen giriş ve çıkış saatlerine uygun olarak yapılır.deneylere 5 dakika ve daha fazla süre geç kalan öğrenciler alınmaz. 2. Laboratuara gelmeden önce öğrencilerin o gün yapacakları deneylere ait deney föyünü dikkatle okumaları ve deneyle ilgili teorik bilgileri çeşitli kaynaklardan öğrenmiş olmaları gerekir. 3. Deney föyünde (eğer varsa) istenilen ön çalışma yı yapmadan deneye gelen öğrenci deneye katılamaz ve deneye girmemiş sayılır. 4. Deneyden önce ve deney süresince konu hakkında sorular sorulur, bu sorulara alınan cevaplar ve deney raporları referans alınarak öğrencinin deney notu belirlenir. 5. Geçerli bir sebepten dolayı deneye katılmayan öğrenciler yarıyıl sonunda belirlenecek olan telafi haftasında bu deneyi yapacaklardır. Birden fazla katılmayan öğrenciler ancak bir deneyi telafi edebileceklerinden diğer deneylere girmemiş kabul edileceklerdir. 6. Deneyde kullanılan aletler ve gerekli deney düzeni deney masası üzerinde bulunacaktır.ancak gerekli görüldüğü hallerde diğer malzemeler görevliden istenebilir. 7. Deney montajları mümkün olduğu kadar kısa iletkenlerle ve derli toplu kurulmalıdır.montajı öğretim görevlisi tarafından kontrol edilmeden devreye kesinlikle gerilim uygulanmayacaktır. 8. Deney sırasında ölçü aletlerinin ve devre elemanlarının zarar görmemesi için çok dikkatli olunması gerekir. 9. Deney sırasında ölçüm sonuçları ve gerekli açıklamalar bir kağıda düzgünce yazılarak deney sonunda araştırma görevlisine imzalatılacak ve deney raporu ile birlikte 5 gün sonra teslim edilecektir. 0. Laboratuarda dolaşmak, diğer grupların çalışmalarını engellemek ve yüksek sesle konuşmak kurallara aykırıdır.. Deneyinin her bölümünün bitiminde sorumlu araştırma görevlisine haber verilir ve onayı alındıktan sonra diğer bölüme geçilir.deney bitiminde montajda kullanılan iletkenler ve devre elemanları düzenli bir şekilde görevliye teslim edilir. 2. öğrencilerin elektrik çarpmalarına uğramamaları için deney sırasında kurallara uymaları ve dikkatli olmaları gerekir.

LOJİK DEVRELER LABORATUARI DENEYLERİ Deney no : Kombinasyonel Devreler ve Dijital Aritmetik. Deney no 2: Flip-Floplar ve Sayıcılar Deney no 3: Orta Ölçekli Tümleşim ( Kodlayıcılar ve Kodçözücüler) Deney no 4: Ardışıl Devreler (Mealy durum diagramı) Deney no 5: Dijitalden Analoğa ve Analogtan Dijitale çeviriciler (DAC-ADC) Hazırlayanlar: Araş.Gör. Hasan Demir Araş.Gör. Fırat Kaçar Araş.Gör. Neyir Özcan Araş.Gör. Mahmut Öztürk Öğr.Asist. Erkan Yaman Öğr.Asist. Alper Civelek

Deney No: Deneyin Adı: Kombinasyonel Devreler ve Dijital Aritmetik. Amaç: Lojik kapılar ve doğruluk tablolarının elde edilmesi, lojik kapılar kullanarak bir fonksiyonun gerçeklenmesi, dijital aritmetik, yarı toplayıcı ve tam toplayıcı devre yapıları ve tasarımı. Ön Bilgi: Fiziksel büyüklüklerin çoğunun özelliği sürekli değer alabilmeleridir. Ölçü amacıyla bu büyüklüğü, bir göstergenin dönme açısı gibi gözleyebileceğimiz başka bir fiziksel büyüklüğe çevirsek bile elde edilen büyüklük genellikle sürekli değişebilen bir büyüklük olur. Ölçülen ve ölçülmek istenenle orantılı olan büyüklüğe, asıl büyüklüğün analoğudur denir. Bu biçimde sürekli değişebilen büyüklüklere analog (örneksel) büyüklükler denir. Dönme sayısı, periyotlu bir olayın titreşim sayısı gibi bazı fiziksel büyüklükler ise kesintili olarak değişirler. Bu cins büyüklüklere dijital (sayısal) büyüklükler adı verilir. Sonuç olarak analog büyüklüklerin belirgin özellikleri sürekli olarak değişebilmeleri, dijital büyüklüklerin belirgin özellikleri ise kesintili olarak değişebilmeleri ve dolayısıyla sayılabilmeleridir. Şekil- Tipik bir analaog işaret Şekil-2 Tipik bir dijital işaret

Sayısal (dijital) düzenler ikili sayı sisteminde çalışırlar. Bu sayı sisteminde (0) ve () olmak üzere yalnızca iki durum vardır. Bir anahtarın iletilmesi veya kesilmesi ile aşağıdaki şekilde görüldüğü gibi bu iki durum kolayca elde edilebilir. 2 Şekil-3 ( A ) anahtarı kesimde ise, yani kontakları arasındaki bağlantıyı açmışsa Ry üzerindeki gerilim sıfır olur (V=0). Bu ikili sayı sistemindeki (0) konumuna karşı düşer. Eğer (A) anahtarı iletiyorsa (kontakları arasındaki bağlantıyı gerçekleştirmişse) V=Vcc olur ve () konumuna karşı düşer. ( ) konumundaki gerilim, şekildeki örnekte olduğu gibi toprağa göre pozitifse buna pozitif lojik sistemi, negatifse negatif lojik sistemi denir. ( A ) anahtarı elektromekanik (örneğin röle) veya elektronik olabilir. Röleler en fazla 300 Hz frekansına kadar (reed rölesi) çalışabildiklerinden hızlı sistemlerde elektronik anahtar olarak bipolar transistör, FET veya MOSFET kullanılan devreler tercih edilir. Mikroişlemciler, mikrobilgisayarlar, makrobilgisayarlar, sayısal kontrol düzenleri ve sayısal haberleşme düzenleri gibi sayısal sistemlerde gerçekleştirilmesi gereken az sayıda temel işlem vardır. Ancak bu işlemlerin art arda çok sayıda tekrarlanması gerekir. Bu temel işlemler ve bunları gerçekleştiren elektronik devreler aşağıdaki tabloda verilmiştir. Temel İşlem VE (AND) İşlemi VEYA (OR) İşlemi DEĞİL (NOT) İşlemi İşlemi Gerçekleştiren Devre VE kapısı (AND Gate) VEYA kapısı (OR Gate) EVİRİCİ (İNVERTER) Lojik devreler adı verilen bu devreler Boolean Cebri ne göre çalışırlar. Bir lojik kapı, birden fazla girişi olabilen, buna karşılık sadece bir çıkışa sahip olan bir elemandır. Giriş durumları çıkışı belirler. Her lojik kapı bir sembolle, boolean ifadeleriyle ve doğruluk tablosuyla ifade edilebilir. Doğruluk tabloları ve boolean ifadeleri evrensel olmasına karşın kapı sembollerinde farklılıklar vardır.

3 Kapıların İşleyişi: Kapı işlevi, boolean ifadesi ve doğruluk tablosuyla gösterilir. Bu durum aşağıda özetlenmiştir. VE (AND) İşlemi ve Devresi: Y=A. B şeklinde tanımlanan bu işlemin tablosu ve işlemi yapan devrenin sembolü aşağıdadır. A B Y 0 0 0 0 0 0 Şekilde iki girişli bir kapı çizilmiştir. Giriş sayısı daha fazla olabilir. Tablodan görüldüğü gibi yalnızca bütün girişlerin () olduğu durum için çıkış () dir. Diyotlarla gerçekleştirilmiş bir (VE) kapısı aşağıda görülmektedir. Şekil-4 Kapının girişleri A ve B, çıkışı ise Y dir. Kapının girişleri yine benzer kapıyla veya bir darbe üreteci ile sürüleceğinden A ve B ye sürücü devrenin çıkış direncini gösteren iki direnç bağlanmıştır. Sürücü devreler A ve B düğümlerini lojik 0 da tutarsa düğüm gerilimleri Va=0 ve Vb=0 olur ve diyotlar iletime geçerek şekilde kesikli çizgilerle gösterilen akımlar akar.

Sonuçta Vy=Vcc-R(Ia+Ib) olup lojik 0 a karşı düşen düşük gerilimi verir. A veya B den yalnızca biri dahi lojik 0 a sürülmüş olsa Vy=Vcc-R.Ia veya Vy=Vcc-R.Ib gerilimi yine çıkışta lojik 0 verir ve düşük seviyede kalır. Böylece VE işlemi tablosunun ilk üç satırı gerçeklemiş olur. A ve B birlikte lojik e getirildiğinde (bu düğümlere sürücüler tarafından lojik e karşı düşen +Vcc uygulandığında) Da ve Db diyotlarının katotları anotlarına göre daha yüksek gerilime sürülüp diyotların ikisi birden kesime gideceğinden Ia=0 ve Ib=0 olur. Sonuç olarak lojik e karşı düşen Vy=+Vcc gerilimi elde edilir. Böylece devre, tablodaki 4. satırı da gerçekleştirmiş olur. VEYA (OR) İşlemi ve Devresi: Y=A+B şeklinde tanımlanan bu işlemin tablosu ve işlemi gerçekleştiren devrenin sembolü aşağıda verilmiştir. 4 A B Y 0 0 0 0 0 Şekilde iki girişli bir kapı çizilmiştir. Giriş sayısı daha fazla olabilir. Tablodan görüldüğü gibi yalnızca bütün girişlerin (0) olması halinde çıkış (0) olur. Diyotlarla gerçekleştirilmiş bir (VEYA) kapısı aşağıda görülmektedir. Şekil-5

5 Girişlerde, sürücü devrelerin çıkış dirençleri de çizilmiştir. Burada, girişlerden hangisine +Vcc uygulanıp lojik e sürülürse buna bağlı diyot iletime geçerek Ia veya Ib akımını akıtarak çıkışta lojik e karşı düşen Vy=+Vcc gerilimini verir (Gerçekte Vy=Vcc-Vdiyot=Vcc-0.6 Volt olur). Böylece yukarıda tablonun 2. ve 3. satırları gerçeklenmiş olur. Her iki girişe de lojik uygulanırsa iki diyot da iletime geçer. (Ia+Ib) akımı akar, çıkış yine Vy=+Vcc olur. Durum tablosunun 3. satırıda gerçekleşir. Girişler lojik 0 da ise, A ve B düğümleri sürücü devrelerin çıkış dirençleri üzerinden toprağa bağlanmış olacaklarından Da ve Db diyotları kesimde kalır. Vy=0 V olup lojik 0 a karşı düşer. Durum satırındaki. satırda gerçeklenmiştir. EVİRME (NOT:Değil) İşlemi ve EVİRİCİ : Y=(Y) şeklinde tanımlanan bu işlemin tablosu ve devresinin sembolü aşağıda görülmektedir. Y Y 0 0 Devrenin girişi lojik 0 ise çıkışı lojik, girişi lojik ise çıkışı lojik 0 dır. Çıkış daima giriş işaretinin evriğine eşittir. Bipolar transistorla gerçekleştirilmiş bir evirici aşağıda çizilmiştir. Şekil-6

Bu, emetörü topraklı bir devredir. Vy=+Vcc (yani lojik ) iken transistör Rb direnci ve bazı üzerinden iletime sürülerek doymaya gider. Kolektörden maksimum Ic akımı akar. Vy =Vcc-Rc.Ic olup 0. volt civarındaki kolektör doyma (saturation) gerilimine düşer. Bu gerilim seviyesi lojik 0 a karşı düştüğünden tablonun 2. satırı gerçeklenmiş olur. Vy=0 (yani lojik 0) ise transistör kesimde kalacağından Ic=0 veya Vy=+Vcc olur. Bu gerilim seviyesi lojik e karşı düştüğünden tablonun. satırı da gerçeklenir. NOR Kapısı: 6 A B Y 0 0 0 0 0 0 0 Çıkışına evirici bağlanmış bir OR kapısı olarak düşünülebilir. Girişlerinden herhangi biri lojik yapıldığında çıkışı lojik 0 olur. Bu kapının Boolean ifadesi aşağıdaki gibidir. Q=A+B+C+D Üstteki çizgi, OR fonksiyonunun evriğinin alındığını göstermektedir. NAND Kapısı: A B Y 0 0 0 0 0 Bu kapıda AND kapısının eviriğini verir. Girişlerden herhangi biri lojik 0 yapıldığında çıkışı lojik olur. Dört girişli bir NAND kapısının fonksiyonu aşağıdaki şekilde gösterilmiştir: Q=A.B.C.D

7 XOR Kapısı: A B Y 0 0 0 0 0 0 Exclusive OR (XOR) kapısı bir OR kapısı olarak düşünülebilir. Tek fark her iki girişi de lojik olduğunda OR kapısı gibi lojik değil lojik 0 üretir. Boolean ifadesi aşağıdaki gibidir. Q=A B Bu kapı aşağıdaki sebeplerden dolayı özel bir kapıdır. ) Sadece iki girişe sahip olabilir. 2) Bu kapının Boolean ifadesi gerçek bir ifade değildir ve Boolean ifadelerini kullanarak gerçekleştirilmesi zordur. Lojik Aileleri ve Lojik Seviyeler: Pek çok entegre çeşidi mevcuttur. Ama günümüz elektronik dünyasında TTL ve CMOS aileleri çok yaygın bir şekilde kullanılmaktadır. Klasik olarak kullanılan lojikte (Pozitif Lojik) lojik 0 düşük gerilimle, lojik ise daha yüksek bir gerilimle ifade edilir. Gerçekteki gerilim seviyeleri devreyi besleyen kaynağa bağlıdır. TTL devrelerde güç kaynağı (+Vcc) +5V, ±5 % dir. Buna karşılık CMOS sistemler 3.0 V ile 8.0 V arasında çalışabilirler. TTL devrelerde lojik 0, 0 V olarak, lojik ise +5V olarak kabul edilir. Buna karşılık uygulamalarda beklenen gerilimin tam olması pek mümkün değildir. Sıfır volt gerçekte 0.2 V civarında bulunurken, +5V gerçekte 4.6 V olarak bulunabilir. Eğer cihazlar tam +5V ve 0 V da çalışacak şekilde dizayn edilirlerse çeşitli problemler ortaya çıkabilir. Gürültü, pek çok sistemde mevcuttur ve Şekil-7 de görüldüğü gibi ani darbelerin oluşmasına neden olabilir. Eğer kullanılan devreler 0 V un üzerindeki her şeyi lojik olarak ve +5V un altındaki her şeyi lojik 0 olarak görürse, devre tek bir darbeyi gürültü yüzünden birden çok darbe olarak algılayabilir. Bu problem Lojik seviyelerini, belirli bandlar arasında kabul etmekle çözülebilir. Örneğin 0 V ile 0.8 V arasındaki gerilimler lojik 0, 2.0 V un üzerindeki gerilimler ise lojik olarak kabul edilebilir. CMOS devreler 3 V ile 8 V arasında uygulanan besleme gerilimiyle çalışırlar. Sonuç olarak lojik eşiği, kullanılan besleme gerilimi tarafından belirlenir. 0V ile Vdd geriliminin /3 ü arasındaki değerler 0 ile Vdd ve Vdd geriliminin 2/3 ü arasındaki değerler ise ile gösterilir.

8 AÇIKLAMA: Eğer bir CMOS devrede +9V (Vdd) besleme gerilimi kullanılıyorsa, lojik 0, 0V ile +3V arasında, lojik de +6V ile +9V arasındaki gerilim seviyeleri için kullanılabilir mi? Cevap EVET tir. Ama pratikte lojik 0 ın 0V a, lojik in de +9V a mümkün olduğu kadar yakın olması, güvenli bir çalışma için tercih edilmelidir. Half-adder circuit (yarı toplama devresi): Şekil-7 Dijital aritmetik devreler üzerindeki çalışmalarımız ikili yarı toplayıcı devresi ile başlayacak. Şekil 8 de ikili yarı toplayıcı devresinin logic şeması (a), blok diyagramı (b),doğruluk tablosu (c) gösterilmiştir. A B (a) SUM CARRY A B Half Adder ( Yari toplayici ) SUM CARRY A B S C 0 0 0 0 (c) 0 0 0 0 0 (b) Şekil-8 Devrenin iki binary girişi ve iki binary çıkışı vardır. EXOR kapısı toplamın sonucunu verirken (SUM çıkışını kontrol ederken ), AND kapısı da her iki girişin logic olduğu durumları kontrol eder ve CARRY çıkışını oluşturur. Bu devrenin bir önceki toplamının sonucunu tutma yeteneği yoktur. SUM ve CARRY çıkışlarını S ve C ile gösterecek olursak çıkışları girişler cinsinden aşağıdaki gibi ifade edebiliriz; S=AB +A B C=AB S =(A+B)(A +B ) C=(A +B ) S =(C+A B )

9 Full-Adder circuit ( tam toplama devresi ): Full-Adder (tam toplama ) devrelerinin üç girişi ve iki çıkışı mevcuttur.giriş bitlerinden ilk ikisi toplanacak bitler, üçüncüsü ise bir önceki toplama işleminden kalan elde (CARRY) bitidir.bu bitleri sırasıyla A,B, Cn- olarak tanımlayalım. Çıkışlar ise SUM(toplam) ve CARRY(elde) bitleridir. Şekil 9 de ikili yarı toplayıcı devresinin logic şeması (a), blok diyagramı (b),doğruluk tablosu (c) gösterilmiştir. A B Cn- SUM (S) CARRY (Cn) Cn- B A Full Adder SUM CARRY A B Cn- S Cn 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 (a) (b) (c) Parallel Binary Adder (paralel ikili toplayıcı): Şekil-9 Paralel ikili toplayıcı devresi iki adet ikili (binary) sayının aritmetiksel toplamını veren lojik devredir. Bu devre TTL lojik ailesinden 7483 entegresi ile gerçekleştirilebilir. Bu devrenin üzerinde durulması gereken bazı özellikleri vardır. 7483 entegresinin blok diyagramı şekil 0 da verilmiştir. Toplanan binary sayi B4 B3 B2 B Eklenen binay sayi A4 A3 A2 A Cout 7483 Cin S4 S3 S2 S Toplam sonucu Şekil-0 Örneğin 4bitlik bir full adder devresini şekil deki gibi paralel bağlanmış 4 adet Full-Adder dan oluşturmak mümkündür.

0 B4 A4 B3 A3 B2 A2 B A Full Adder 4 C4 Full C3 Full C2 Full C Adder Adder Adder 3 2 C5 S4 S3 S2 S Şekil- Fakat bu devrede her bir full adder ın toplama yapabilmesi için bir önceki full adder ın CARRY(elde) bitini beklemesi gerekir.bu da çıkışın ancak 4 darbe sonra oluşabilmesi manasına gelir ve bu gecikme istenmeyen bir durumdur. BCD Adder (binary kodda decimal sayı toplama devresi ): BCD Adder iki adet 4bit-binary adder ve bazı basit lojik yapılar kullanılarak elde edilebilir. Şekil 2 de BCD Adder şematik yapısı gösterilmektedir. Cout B4 B3 B2 B A4 A3 A2 A K Z4 Z3 Z2 Z Cin Cout2 B4 B3 B2 B C A4 A3 A2 A S4 S3 S2 S Cin Sekil 5

BCD Adder devresi iki decimal sayının toplamını verir. Devrenin C ve K gibi iki elde biti vardır. K elde biti birinci 4 bitlik binary adder ın elde bitidir.yani girilen iki binary sayının toplamı 6 dan küçükse lojik 0, 6 ve daha büyükse Lojik dir. C elde biti ise BCD adder ın çıkış elde bitidir.bu bit decimal sayıların toplam değeri 0 dan küçük iken lojik 0, 0 veya daha büyükse lojik dir. Deney: Malzemeler: - C.A.D.E.T. - 2 0 kω direnç - 2 N400 diyot - BC 238 transistor - 7404 evirici - 7432 OR kapısı - 7408 AND kapısı - 7400 NAND kapısı - 7402 NOR kapısı - 7486 XOR kapısı - Bağlantı telleri -7483 4 bitlik full adder (fast carry) -74LS iki girişli EXOR kapı entegresi -74LS27 3girişli NOR entegresi Deney.: Şekil-3 Şekil-3 teki devreyi C.A.D.E.T. in breadboard ına kurun. A yı LS e, B yi LS2 ye bağlayın. Bunlar devrenin girişleridir. Y yi LI e bağlayın. Bu devrenin çıkışıdır. LS ve LS2 yi LOW(0) konumuna getirin. Devreye gerilim verin. LS ve LS2 yi kullanarak devrenin doğruluk tablosunu elde edin.

2 A B Y 0 0 0 0 Deney.2: Şekil-4 Şekil-4 teki devreyi C.A.D.E.T. in breadboard una kurun. A yı LS e bağlayın. Bu devrenin girişidir. Y yi LI e bağlayın. Bu devrenin çıkışıdır. LS i LOW(0) konumuna getirin.devreye gerilim verin. LS i kullanarak devrenin doğruluk tablosunu elde edin. A 0 Y Deney.3: Eviricinin Doğruluk Tablosu : 7404 ü C.A.D.E.T. in breadboard una yerleştirin. Entegrenin +5Vcc ve toprak bağlantılarını yapın. 7404 ün nolu bacağını LS(Lojic Switch ) bağlayın.7404 ün 2 nolu bacağını da LI e bağlayın. Bu devrenin çıkışıdır. LS i LOW(0) konumuna getirin. Devreye gerilim verin. LS, devrenin A girişidir. LS i kullanarak devrenin doğruluk tablosunu bulun.

3 OR Kapısının Doğruluk Tablosu : 7432 yi C.A.D.E.T. in breadboard una yerleştirin. Entegrenin +5Vcc ve toprak bağlantılarını yapın. 7432 nin nolu bacağını LS e bağlayın. 7432 nin 2 nolu bacağını LS2 ye bağlayın. Bunlar devrenin girişleridir. 7432 nin 3 nolu bacağını LI e bağlayın. Bu da devrenin çıkışıdır. LS ve LS2 yi LOW konumuna getirip devreye gerilim verin. LS ve LS2 yi kullanarak devrenin doğruluk tablosu elde edin. AND Kapısının Doğruluk Tablosu : 7408 i C.A.D.E.T. in breadboard una yerleştirin. Entegrenin +5Vcc ve toprak bağlantılarını yapın. 7408 in nolu bacağını LS e bağlayın. 7408 in 2 nolu bacağını LS2 ye bağlayın. Bunlar devrenin girişleridir. 7408 in 3 nolu bacağını LI e bağlayın. Bu da devrenin çıkışıdır. LS ve LS2 yi LOW konumuna getirip devreye gerilim verin. LS ve LS2 yi kullanarak devrenin doğruluk tablosunu elde edin. XOR Kapısının Doğruluk Tablosu : 7486 yı C.A.D.E.T. in breadboard una yerleştirin. Entegrenin +5Vcc ve toprak bağlantılarını yapın. 7486 nın nolu bacağını LS e bağlayın. 7486 nın 2 nolu bacağını LS2 ye bağlayın. Bunlar devrenin girişleridir. 7486 nın 3 nolu bacağını LI e bağlayın. Bu da devrenin çıkışıdır. LS ve LS2 yi LOW konumuna getirip devreye gerilim verin. LS ve LS2 yi kullanarak devrenin doğruluk tablosunu elde edin. NAND Kapısının Doğruluk Tablosu : 7400 ı C.A.D.E.T. in breadboard ına yerleştirin. Entegrenin +5Vcc ve toprak bağlantılarını yapın. 7400 ın nolu bacağını LS e bağlayın. 7400 ın 2 nolu bacağını LS2 ye bağlayın. Bunlar devrenin girişleridir. 7400 ın 3 nolu bacağını LI e bağlayın. Bu da devrenin çıkışlarıdır. LS ve LS2 yi LOW konumuna getirip devreye gerilim verin. LS ve LS2 yi kullanarak devrenin doğruluk tablosunu elde edin. NOR Kapısının Doğruluk Tablosu : 7402 yi C.A.D.E.T. in breadboard una yerleştirin. Entegrenin +5Vcc ve toprak bağlantılarını yapın. 7402 nin 2 nolu bacağını LS e bağlayın. 7402 nin 3 nolu bacağını LS2 ye bağlayın. Bunlar devrenin girişleridir.

4 7402 nin nolu bacağını LI e bağlayın. Bu da devrenin çıkışıdır. LS ve LS2 yi LOW konumuna getirip devreye gerilim verin. LS ve LS2 yi kullanarak devrenin doğruluk tablosunu elde edin. Deney.4: Entegrelerin besleme ve toprak bağlantılarını yapınız. Şekil 5 teki devreyi kurunuz. A B LS LS2 2 74LS86 3 LI SUM 2 74LS08 3 LI2 CARRY Şekil 5 LS ve LS2 switch lerini lojik 0 konumuna getiriniz.güç kaynağını açınız. A ve B girişleri için sırasıyla LS ve LS2 switch lerini kullanınız.sum çıkışı ve CARRY çıkışları için ise sırasıyla LI ve LI2 LED lerini kullanınız. Devrenin doğruluk tablosunu çiziniz. Güç kaynağını kapatınız. 74LS32 entegresini C.A.D.E.T. e yerleştiriniz ve besleme ile toprak bağlantılarını gerçekleştiriniz. Şekil 6 daki devreyi kurunuz. 74LS86 4 LS3 Cn- A LS SUM 3 6 LI B LS2 2 5 74LS08 4 6 5 2 74LS08 3 Şekil 6 2 3 LI2 CARRY 74LS32

5 LS,LS2,LS3 Switch lerini Lojik 0 konumuna getiriniz.güç kaynağını açınız. A ve B girişleri için sırasıyla LS ve LS2 switch lerini ve Cn- için LS3 switch ini kullanınız.sum çıkışı ve CARRY çıkışları için ise sırasıyla LI ve LI2 LED lerini kullanınız.devrenin doğruluk tablosunu çiziniz. Deney.5: Entegrelerin besleme ve toprak bağlantılarını yapınız. Şekil 7 deki devreyi kurunuz. LS8 LS7 LS6 LS5 LS4 LS3 LS2 LS LI7 6 6 4 7 3 8 0 B4 B3 B2 B A4 A3 A2 A Cout 2 74LS27 K 3 4 5 3 6 74LS08 74LS08 2 4 5 Z4 Z3 Z2 Z 5 2 6 9 Cin 3 74LS04 6 4 7 3 8 0 B4 B3 B2 B A4 A3 A2 A Cout2 LI8 4 C S4 S3 S2 S 5 2 6 9 LI4 LI3 LI2 LI Cin Sekil 9 Bütün Switch leri lojik 0 konumuna getiriniz. LS-LS4 Switch lerini A-A4 için, LS5-LS8 Switch lerini B-B4 için kullanınız.li- LI4 LED lerini SUM(toplam) çıkışı için ve LI8 LED ini de CARRY çıkışı için kullanınız.girişlere değişik değerler vererek birkaç sonucu not ediniz. Güç kaynağını kapatın.li-li4 LED lerindeki telleri sökerek bunları şekil 8 de gösterildiği gibi 7447 gösterge (display) sürücü devresinin 7--2-6 nolu giriş uçlarına bağlayın. 3

Bütün Switch leri lojik 0 konumuna getiriniz.gücü kapatınız. 5. maddeyi tekrarlayın fakat burada çıkışların gösterge ve LED olduğuna dikkat edin. 6 LS8 LS7 LS6 LS5 LS4 LS3 LS2 LS LI7 6 6 4 7 3 8 0 B4 B3 B2 B A4 A3 A2 A Cout 2 74LS04 74LS27 K 3 4 5 3 6 74LS08 74LS08 Z4 Z3 Z2 Z 6 4 7 3 8 0 B4 B3 B2 B A4 A3 A2 A Cout2 LI8 4 C 2 4 5 5 2 6 9 S4 S3 S2 S 5 2 6 9 Cin 3 Cin 3 8 A B C D GND 7447 Vcc g f e d c b a g f e d c b a 7 7 3 0 e f CA d g a b 7 2 6 4 5 9 0 2 3 2 7 8 0 3 c VCC =+5V 47ohm Şekil 8

7 Deney No: 2. Deneyin Adı: Flip-Floplar. Amaç: Flip-Flopların tanıtılması ve işlevlerinin açıklanması Ön Bilgi: Flip-flop, binary(ikili) datanın saklanmasında kullanılan dijital bir elemandır. Dijital ektronikte statik ve dinamik hafızalar olmak üzere iki çeşit hafıza vardır. Flip-floplar, statik hafızanın basit bir formudur ve ikili lojik kapı çiftlerinden oluşmuştur. Kapı çıkışları diğer kapının girişlerinden birine verilir. Bazı flip-floplar asenkron büyük bir kısmı da senkron bir sistemin kontrolu altında çalıştırılırlar. Şekil- Latch: Basit bir latch bir OR kapısıyla oluşturulabilir. Devre, kapı çıkışının girişlerden birine uygulanmasıyla oluşturulmuştur (Şekil). Devrenin çıkışı ve komut girişi "0" konumundayken çıkış "0" da kalır. Komut girişi "" yapıldığında kapı çıkışı "" olacaktır. Devrenin çıkışından girişlerden birine yapılan geribesleme, Latch komut girişindeki "" kaldırılsa bile latch'ın "" konumunda kalmasını sağlayacaktır ve latch komut girişinin artık bir etkisi yoktur. Latch çıkışını tekrar "0" yapmak için kapıya uygulanan besleme geriliminin yada geribesleme hattının kaldırılması gerektiğinden bu devrenin pek pratik olduğu söylenemez. Set-Reset Flip-Flop: Bir RS flip-flop Şekil-2 de gösterilmiştir. Çıkış konumları girişler tarafından belirlenir, fakat her iki giriş de lojik 0 ise bir önceki çıkış konumu muhafaza edilir. Her iki giriş de lojik ise çıkış belirsiz olur. RS flip-flop Şekil-3 de görüldüğü gibi NAND kapıları kullanılarakta gerçekleştirilebilir. Aşağıdaki flip-flopların doğruluk tabloları da verilmiştir. NAND SR flip-flop, S ve R girişlerini aktive etmek için "0" gerekmesi haricinde NOR SR flip-flop'a benzer. Kullanılmayan durum S ve R girişlerinin her ikisinin birden "0" olması durumudur. Şekil-2

8 S R Q(n) Q(n+) 0 0 0 0 0 0 0 0 0?? Şekil-3 "D" Flip-Flop: Basit NOR SR flip-flop, girişlerin her ikisi de aynı anda "0" olduğunda önceden tahmin edilemeyen çıkışlar verir. Bu durumu önlemenin bir yolu korumayı donanımla yapmaktır. Böylece Set ve Reset girişleri asla aynı konumu alamaz. Bu, Şekil-4'de görüldüğü gibi bir evirici ile gerçekleştirilebilir..tanımsız R S Q L L. L H H H L L H H. Şekil-4 Bu devre "D" flip-flop olarak bilinir. "D" flip-flop, Şekil-5'de görüldüğü gibi NAND kapıları ve evirici ile de gerçekleştirilebilir. msız Şekil-5.Tanı.Tanımsız R S Q L L. L H H H L L H H. Şekil-4 ve 5'de gösterilen devrelerde "D" lojik konumundayken Q çıkışı "" olur.bu flip-floplar RS girişleri evirilerek 0 konumunda aktif olacak şekilde gerçekleştirilebilir.

"J-K" Flip-Flop: J-K flip-flop zamanlayıcı darbe uygulanmış S-R flip-flop veya D flip-flop gibi çalışır.diğer özel fonksiyonları gerçekleştirmek için de kullanılabilir. J-K flip-flop J,K veya saat darbesi girişlerinin her konumu için belirli çıkışlar verir, yani girişlerin herhangi bir konumu için belirsizlik söz konusu değildir. J-K flip-flop devresi Şekil-6'da gösterilmiştir. J-K flip-flop'un çalışma karakteristiği şöyle özetlenebilir: ) J ve K girişleri "0" : Saat darbesi "0" ise çıkış değişmez. _ 2) J girişi "", K girişi "0" : Saat darbesi "0" ise Q "" olur veya ""de kalır, Q "0" dır. J girişindeki "" direkt olarak Q çıkışında görülür. _ 3) J girişi "0", K girişi "" : Saat darbesi "0" ise Q "0", Q "" olur. J girişindeki "0" direkt olarak Q çıkışında görülür. 4) J ve K girişleri "" : Devre her saat darbesinde durum değiştirir. 9 CK J K Q(n+) L L Q(n) H L H L H L H H Toggle ALETLER: - C.A.D.E.T. - 7404 - Evirici - 7400 - NAND kapısı - 7476 - J - K flip-flop - Bağlantı telleri Şekil-6 DENEY: NAND Kapıları ile R-S Flip-Flop Gerçekleştirilmesi: Şekil-3'deki NAND S-R flip-flop devresini kurun. 7400'ın ilgili bacaklarını +5V ve toprak hattına bağlayın. LS ve LS2'yi "0" konumuna alın. Devreyi kontrol edin ve gerilim uygulayın. LI2 "" olmalıdır. Bu devrenin doğruluk tablosunu çıkartarak sonuçları kaydedin.

Devrenin gerilimini kesin ve bir sonraki deneyde kullanılmak üzere devreyi board üzerinde bırakın. NAND Kapılarıyla "D" Flip-Flop Gerçekleştirilmesi: 7400 ve 7404 entegrelerini kullanarak Şekil-5'deki devreyi kurun. Eğer bir önceki deneyde kullandığınız devreyi muhafaza ettiyseniz sadece S girişinden R girişine bir evirici bağlanacaktır. Tüm entegrelere +5V ve toprak uygulayınız. LS'i D girişi, LI2'yi Q çıkışı LI'i de Q çıkışı olarak kullanın. Bu devre için bir doğruluk tablosu oluşturun. J-K Flip-Flop: 20 Yukarıdaki devreyi 7476 entegresini kullanarak kurun. LS ve LS2 'yi "0" konumuna alın. Set ve Reseti +5V a bağlayın. Devreyi kontrol edin. Devreye gerilim uygulayın ve flip-flop'un başlangıç konumunu gözleyin. LS, LS2, PB2 ve LI, LI2'yi kullanarak J-K flip-flop'un doğruluk tablosunu çıkarın. LS ve LS2'yi "" konumuna alın. Gerilimi kesin. PB2'yi fonksiyon jeneratörünün TTL ucuna ve LI7'ye bağlayın. Devreye gerilim uygulayın. LI7'deki saat darbesini ve LI'deki flip-flop çıkışını gözleyin ve gözlemlerinizi kaydedin. Gerilimi kesin ve aşağıdaki şekilde gördüğünüz devreyi kurun. Bu devreye +5V ve toprak hattını bağlayın. LS, LI, ve LI2'yi kullanın.

2 İstenenler: ) Deney sonuçlarını ve düşüncelerinizi yazın. 2) NAND'larla yapılan R-S flip-floplarda hangi durumda problem çıkar? 3) NAND R-S flip-flobun giriş durumları ne olmalıdır? 4) J ve K girişlerinin her ikiside "" de tutulursa J-K flip-flop hangi fonksiyonu gerçekleştirir? S R Q(n) Q(n+)

22 BÖLÜMÜ LABORATUAR DENEY İSMİ GRUP İSTANBUL ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ ADI SOYADI NO S R Q(n) Q(n+) 0 0 0 0 0 0 0 0 D 0 Q D 0 Q TARİH: İMZA:

23 Deney: 2.2 Deneyin Adı: Sayıcılar Amaç: Senkron ve asenkron sayıcı tasarımı Ön Bilgi: ) Asenkron Sayıcılar: Bu tür sayıcılarda tetiklenen ikililer birbirini Q çıkışlarından T (clock) girişlerine bağlanarak zincirleme tetikler. Aşağıdaki şekilde JK flip-floplarla yapılmış bir asenkron sayıcı görülmektedir. Her flip-flop, J ve K girişleri de tutularak toggle mod çalıştırılmaktadır. Tetiklenen ikili (toggle flip-flop): J K Q(n+) 0 0 Q(n) (saklama) 0 (yazma) 0 0 (silme) Q(n) (tetiklenen ikili) Şekil- Asenkron sayıcıların en önemli özelliği tetikleme (clock) darbesi uygulandığında birinci flip-flopun konum değiştirmesi ve ondan sonra gelen flip-flopların sırasıyla tetiklenmesidir. Diğer tip asenkron sayıcılar ise modül sayıcılardır. Bunlar 2 nin kuvveti olmayan tabanlara göre darbe sayılarını saymak için gerçekleştirilmiş sayıcılardır. Örneğin 0 darbede bir kendisini sıfırlayan ve böylece 0 tabanına göre saymaya elverişli sayıcılara Modül 0 sayıcı denir. Bu tür sayıcıları gerçekleştirmek için çeşitli yöntemler geliştirilmiştir. En önemli üç tanesi geri beslemeli, silmeli ve doğrudan silmeli sayıcılardır. Asenkron sayıcıların en büyük dezavantajı her flip-flopun bir sonrakini tetiklemesinden kaynaklanan propagasyon gecikmesi ve dolayısıyla maksimum çalışma frekansının sınırlı olmasıdır. 2) Senkron Sayıcılar: Senkron sayıcıların bütün ikilileri aynı tetikleme darbeleriyle aynı anda tetiklenirler. Tetiklemenin her ikilide aynı anda olmasının sonucu bunlara senkron sayıcı adı verilmiştir. Bütün ikililer aynı anda durum değiştirdiklerinden bu tür sayıcılarda gecikme yoktur. NOT: Deneye gelmeden önce Modül 8 senkron sayıcı tasarlayınız. Bir senkron sayıcı tasarlanırken aşağıdaki adımlar izlenir. ) Sayma tablosu hazırlanır. 2) Gerekli sayıda JKFF ler yan yana çizilerek T girişleri paralel bağlanıp buraya tetikleme darbeleri uygulanır. 3) JKFF nin uyarılma tablosu kullanılarak sayma tablosundaki her bir tetikleme darbesi için istenen geçişi sağlayacak olan J ve K, karnough diyagramları üzerinde işaretlenir.

24 4) Bu diyagramlar basitleştirilerek her bir ikilinin J ve K fonksiyonları bulunur. 5) Bu fonksiyonlar kullanılarak sayıcı devresi tasarlanır. Geniş bilgi için konuyla ilgili kaynaklara bakınız. Aletler: Deney: - C.A.D.E.T. - 74LS76 Dual JK Flip-Flop - 74LS90 Onlu sayıcı - 7493 4-bit binary yukarı/aşağı sayıcı - Bağlantı telleri Yukarı/aşağı sayıcılar: ) Şekil-2 deki devreyi kurun. 2) C.A.D.E.T. i açın. PB e basın. Lojik indikatörler 0 olmalı. 3) PB2 yi tetikleme girişi, LI ve LI2 yi ve 2 çıkışları olarak kullanın. Devrenin çalışması hakkında gözlemlerinizi yazın. 4) C.A.D.E.T. i kapatın. 7476 nın 5 nolu bacağındaki bağlantı tellerini çıkartarak 4 nolu bacağına, nolu bacağındaki teli ise 0 nolu bacağına bağlayın. 5) Devrenin gerilimini verin. PB e basın. LI, LI2 0 olmalı. 6) İlk kısımda yaptığınız işlemleri tekrarlayarak gözlemlerinizi yazın. Senkron sayıcılar: ) Şekil-3 deki devreyi kurun. 2) C.A.D.E.T. i açın ve PB e basın. Şekil-2

3) PB2 yi sayma girişi, LI ve LI2 yi sayma çıkışları olarak kullanın. Devrenin çalışması hakkındaki gözlemlerinizi yazın. 4) C.A.D.E.T. i kapatın. 7476 nın 5 nolu bacağındaki bağlantı tellerini çıkartarak 4 nolu bacağına, nolu bacağındaki teli ise 0 nolu bacağına bağlayın. 5) Devrenin gerilimini verin. PB e basın. LI, LI2 0 olmalı. 6) İlk kısımda yaptığınız işlemleri tekrarlayarak gözlemlerinizi yazın. 25 Sayıcı Entegreler: Şekil-3 ) İlk olarak 74LS90 sayıcı entegresi denenecek. Bu devre iki ve beşe bölen iki ayrı kısımdan oluşur. Onluk sayıcı elde etmek üzere ikiye bölen kısmın çıkışını beşe bölen kısmın girişine bağlayacağız. 2) Şekil-4 deki devreyi kurun. Besleme bağlantılarını yapın ayrıca, LTS 32 nin 4 numaralı bacağını +5V a bağlayın. 3) C.A.D.E.T. i açın ve PB e basın. LTS 32 0 göstermelidir. 4) PB2 yi sayma girişi ve LTS 32 yi çıkış olarak kullanın. Bu sayıcı devrenin çalışması hakkındaki gözlemlerinizi yazın. 5) Sayıcıyı 0 olmayan bazı konumlara set ederek PB e basın. Gözlemlerinizi yazın. 6) C.A.D.E.T. i kapatarak 74LS90 ın bağlantılarını çıkarınız. 7) 7493 sayıcı entegresini kullanarak Şekil-5 deki devreyi kurunuz. 8) LS6 yı LOW, LS5 i HI yapınız. Bunlar sırası ile silme ve yükleme girişleridir. C.A.D.E.T. i açın. LS6 yı LOW dan HI a ve tekrar LOW a getirin. 9) LS LS5 yükleme kontrol hattının komutu (LS5) ile sayıcıyı hazırlayan veri girişleridir. PB ve PB2 yi sırasıyla aşağı ve yukarı saymak için kullanın. Sayıcının işlevini gözlemenin diğer bir yolu da LS LS5 girişlerini HI dan LOW a çekmektir. İki çalışma şekli arasındaki farkı kaydedin. 0) C.A.D.E.T. i kapatarak 7493 ün bağlantılarını çıkarınız. İstenenler: ) Senkron ve asenkron sayıcılar arasındaki farkı yazın. 2) Deneyde kullanılan sayıcıların modüllerini sırasıyla yazın. 3) Silmeli Mod 7 sayıcı devresi çizin.