Deney 2: Lojik Devre Analizi

Benzer belgeler
Deney 1: Lojik Kapıların Lojik Gerilim Seviyeleri

ELK2016 SAYISAL TASARIM DERSİ LABORATUVARI DENEY NO: 2

Deney 6: Ardışıl Devre Analizi

Elektrik Elektronik Mühendisliği Bölümü Lojik Devre Laboratuarı DENEY-2 TEMEL KAPI DEVRELERİ KULLANILARAK LOJİK FONKSİYONLARIN GERÇEKLEŞTİRİLMESİ

1. Temel lojik kapıların sembollerini ve karakteristiklerini anlamak. 2. Temel lojik kapıların karakteristiklerini ölçmek.

VE DEVRELER LOJİK KAPILAR

ENTEGRELER (Integrated Circuits, IC) Entegre nedir, nerelerde kullanılır?...

5. LOJİK KAPILAR (LOGIC GATES)

BOOLE CEBRİ. BOOLE cebri. B={0,1} kümesi üzerinde tanımlı İkili işlemler: VEYA, VE { +,. } Birli işlem: tümleme { } AKSİYOMLAR

Bölüm 2 Kombinasyonel Lojik Devreleri

Lojik Fonksiyonların Yalınlaştırılması (İndirgenmesi) F(A, B, C)= Σm(1,3,5,6,7) : 1. kanonik açılım = A'B'C + A'BC + AB'C + ABC' + ABC A B C F F= AB+C

DOĞRULUK TABLOLARI (TRUTH TABLE)

Bölüm 3 Toplama ve Çıkarma Devreleri

Boole Cebri. Muhammet Baykara

DENEY FÖYÜ8: Lojik Kapıların Elektriksel Gerçeklenmesi

Lojik Fonksiyonların Yalınlaştırılması (İndirgenmesi)

Mantık fonksiyonlarından devre çizimi 6 Çizilmiş bir devrenin mantık fonksiyonunun bulunması

T.C. İstanbul Medeniyet Üniversitesi Mühendislik ve Doğa Bilimleri Fakültesi Elektrik-Elektronik Mühendisliği Bölümü

T.C. KOCAELİ ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLİŞİM SİSTEMLERİ MÜHENDİSLİĞİ

Deney 7: Aritmetik ve Lojik İşlem Birimi(ALU)

BÖLÜM 2 SAYI SİSTEMLERİ

Bölüm 1 Temel Lojik Kapılar

Şekil Listesi Şekil 1.1 Şekil 1.2 Şekil 1.3 Şekil 2.1 Şekil 2.2 Şekil 4.1 Şekil 4.2 Şekil 4.3 Şekil 5-1 Şekil 5-2 Şekil 5-3 Şekil 6.1 Şekil 6.

ELK2016 SAYISAL TASARIM DERSİ LABORATUVARI DENEY NO: 4 DENEYİN ADI: JK, RS, T VE D TİPİ FLİP-FLOPLARIN İNCELENMESİ

74xx serisi tümdevrelere örnekler

Boole Cebiri ve Temel Geçitler

SAYISAL UYGULAMALARI DEVRE. Prof. Dr. Hüseyin EKİZ Doç. Dr. Özdemir ÇETİN Arş. Gör. Ziya EKŞİ

BİL 201 Boole Cebiri ve Temel Geçitler (Boolean Algebra & Logic Gates) Bilgisayar Mühendisligi Bölümü Hacettepe Üniversitesi

Teorik Bilgi DENEY 7: ASENKRON VE SENKRON SAYICILAR

6. Fiziksel gerçeklemede elde edilen sonuç fonksiyonlara ilişkin lojik devre şeması çizilir.

DERS NOTLARI. Yard. Doç. Dr. Namık AKÇAY İstanbul Üniversitesi Fen Fakültesi

DENEY 3-1 Kodlayıcı Devreler

DENEY 1a- Kod Çözücü Devreler

SAYISAL DEVRE TASARIMI LABORATUVARI DENEY 1: TEMEL LOJİK KAPI KARAKTERİSTİKLERİNİN ÖLÇÜMÜ

25. Aşağıdaki çıkarma işlemlerini doğrudan çıkarma yöntemi ile yapınız.

Deney 8: ALU da Aritmetik Fonksiyonlar

açık olduğu bir anahtar gibi davranır. Kesim durumu genellikle baz ile emetör arasına VBE uygulanması ile sağlanır, ancak 0.

1. Sayıcıların çalışma prensiplerini ve JK flip-floplarla nasıl gerçekleştirileceğini anlamak. 2. Asenkron ve senkron sayıcıları incelemek.

Bölüm 6 Multiplexer ve Demultiplexer

BSE 207 Mantık Devreleri Lojik Kapılar ve Lojik Devreler (Logic Gates And Logic Circuits)

LABORATUVAR DENEYLERİ

DENEY 2-5 Karşılaştırıcı Devre

DENEY 3a- Yarım Toplayıcı ve Tam Toplayıcı Devresi

DENEY 1-3 ÖZEL VEYA KAPI DEVRESİ

DENEY 4-1 Kodlayıcı Devreler

Tek kararlı(monostable) multivibratör devresi

İKİLİ SAYILAR VE ARİTMETİK İŞLEMLER

Bölüm 4 Aritmetik Devreler

DENEY-6 LOJİK KAPILAR VE İKİLİ DEVRELER

1 İ.T.Ü. Elektrik Elektronik Fakültesi Elektronik Mühendisliği Programı Devreler ve Sistemler Anabilim Dalı

İnönü Üniversitesi Mühendislik Fakültesi Bilgisayar Mühendisliği Bölümü

Bölüm 4 Ardışıl Lojik Devre Deneyleri

Bölüm 7 Ardışıl Lojik Devreler

LOJİK İFADENİN VE-DEĞİL VEYA VEYA-DEĞİL LOJİK DİYAGRAMLARINA DÖNÜŞTÜRÜLMESİ

DENEY 2-1 VEYA DEĞİL Kapı Devresi

T.C. DÜZCE ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLGİSAYAR MÜHENDİSLİĞİ BÖLÜMÜ BMT103 ELEKTRİK DEVRE TEMELLERİ DERSİ LABORATUVARI DENEY NO: 5

Süperpozisyon/Thevenin-Norton Deney 5-6

T.C. ERCİYES ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ MEKATRONİK MÜHENDİSLİĞİ BÖLÜMÜ ELEKTRONİK SİSTEMLER LABORATUVARI 1

BM217 SAYISAL TASARIM DERSİ LABORATUVAR DENEYLERİ

LABORATUVAR DENEYLERİ

T.C. KOCAELİ ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLİŞİM SİSTEMLERİ MÜHENDİSLİĞİ

DENEY 1 : TTL ve CMOS KAPI KARAKTERİSTİKLERİ

Temel Mantık Kapıları

Katlı Giriş Geçitleri

Mantık Devreleri Laboratuarı

OP-AMP UYGULAMA ÖRNEKLERİ

DENEY 5 RS FLİP-FLOP DENEYLERİ

ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ SAYISAL TASARIM LABORATUVARI DENEY RAPORU. Deney No: 3 TTL Entegre Karakteristiği

İÇİNDEKİLER. 1-1 Lojik ve Anahtara Giriş Lojik Kapı Devreleri... 9

BÖLÜM - 5 KARNOUGH HARITALARI

Yarım toplayıcı devrelerini kurunuz.

ELK 204 Mantık Devreleri Laboratuvarı Deney Kitapçığı

SAYISAL DEVRE TASARIMI DERSİ LABORATUVARI DENEY 4: Yarım Toplayıcı ve Tam Toplayıcı Devresi

(VEYA-DEĞİL kapısı) (Exlusive OR kapısı) (Exlusive NOR kapısı)

Bölüm 8 Ardışıl Lojik Devre Uygulamaları

EEM309 SAYISAL ELEKTRONİK LABORATUARI. AND (VE) Kapısı VE kapısı, mantıksal çarpma işlemi yapmaktadır.

T.C. ULUDAĞ ÜNĠVERSĠTESĠ MÜHENDĠSLĠK MĠMARLIK FAKÜLTESĠ ELEKTRONĠK MÜHENDĠSLĠĞĠ BÖLÜMÜ ELEKTRONĠK DEVRELERĠ LABORATUVARI I

DENEY #1 LOJİK KAPILAR. Lojik kapılarının doğruluk tablosunu oluşturmak

T.C. DÜZCE ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLGİSAYAR MÜHENDİSLİĞİ BÖLÜMÜ BMT103 ELEKTRİK DEVRE TEMELLERİ DERSİ LABORATUVARI DENEY NO: 4

SAYISAL ELEKTRONİK. Ege Üniversitesi Ege MYO Mekatronik Programı

SAYI SİSTEMLERİ ve BOOLE CEBİRİ 1+1=1 ÖĞR.GÖR. GÜNAY TEMÜR - TEKNOLOJİ F. / BİLGİSAYAR MÜH.

BÖLÜM 8 MANDAL(LATCH) VE FLİP-FLOPLAR SAYISAL ELEKTRONİK. Bu bölümde aşağıdaki konular anlatılacaktır

SEVİYE MODLU ARDIŞIL DEVRELER 1- GENEL TANITIM. KTÜ Mühendislik Fakültesi Bilgisayar Mühendisliği Bölümü Sayısal Tasarım Laboratuarı

DENEY 2-5 Karşılaştırıcı Devre

T.C. DÜZCE ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLGİSAYAR MÜHENDİSLİĞİ BÖLÜMÜ BMT103 ELEKTRİK DEVRE TEMELLERİ DERSİ LABORATUVARI DENEY NO: 3

LOJİK DEVRELER-I I. HAFTA DENEY FÖYÜ

DİJİTAL ELEKTRONİK LABORATUVARI DENEY FÖYÜ

Fatih University- Faculty of Engineering- Electric and Electronic Dept.

Boole Cebri. (Boolean Algebra)

Ders Notlarının Creative Commons lisansı Feza BUZLUCA ya aittir. Lisans:

ARDIŞIL DEVRELER SENKRON ARDIŞIL DEVRELER

Kontrol Sistemlerinin Analizi

DENEY 4: TOPLAYICILAR, ÇIKARICILAR VE KARŞILAŞTIRICILAR

Bu deney çalışmasında kombinasyonel lojik devrelerden decoder incelenecektir.

KTÜ, Mühendislik Fakültesi Elektrik Elektronik Müh. Böl. Temel Elektrik Laboratuarı I. I kd = r. Şekil 1.

DERS NOTLARI. Yard. Doç. Dr. Namık AKÇAY İstanbul Üniversitesi Fen Fakültesi

YAPILACAK DENEYLERİN LİSTESİ

DENEY 4a- Schmitt Kapı Devresi

Transkript:

eney : Lojik evre nalizi Genel ilgiler: u deneyde, SSI (Small Scale Integration: Küçük Ölçekte Tümleştirme, - kapı) devreler kullanılarak, lojik kapıların, oole fonksiyonlarının, oole ebri aksiyom ve teoremlerinin fiziksel gerçeklemeleri incelenecektir. yrıca oole fonksiyonlarının ve kombinezonsal lojik devrelerin normal ve indirgermiş yalın halinin analizi yapılacaktır. Lojik devrenin analizi yapmak için açık devre şeması yoksa devrenin girişlerine bütün giriş olasılıkları uygulanarak doğruluk tablosu elde edilir. undan sonra doğruluk tablosundan oole fonksiyonu elde edilerek analize cebirsel işlemler ile devam edilir. Lojik devrelerin analiz, indirgeme yöntemleri genel olarak iki ana grupta toplanabilir. irincisinde, oole fonksiyonu verildiğinde görüşe dayalı olarak, lojik devre verildiğinde ise önce lojik devrenin doğruluk tablosu elde edilerek oole fonksiyonu bulunarak gerçekleştirilir. Eğer lojik devrenin açık devre şeması varsa oole fonksiyonu elde edilerek cebirsel işlemler ile analizi yapılır. iğerinde ise - değişkenli fonksiyonlarda Karnaugh diyagramıyla daha fazla değişken sayısında ise Quine-Mcluskey gibi bir tablo yöntemiyle analiz yapılır. Son olarak oole fonksiyonları temel lojik kapılar veya tek tip eşdeğer NN ve NOR lojik kapılarıyla gerçekleştirilir. eney Öncesi Yapılacak İşlemler: - Genel ilgiler kısmını ve ders notlarından ilgili kısımları çalışınız. - Kullanılan tümleşik devrelerin katalog bilgilerini inceleyiniz. - eneyde yapılacak işlemler kısmın yer alan cebirsel işlemleri yapmaya çalışınız. - eneyin sonunda yer alan soruları yanıtlamaya çalışınız. eneyde Yapılacak İşlemler: Tümleşik devrelerin besleme ve toprak bağlantılarını yapınız. (,,,, E vs.) girişlerine, istediğiniz değerleri verebilmek için, birer lojik anahtara bağlayınız. Lojik anahtarın yanındaki +V ve V seçeneğini sağlayan anahtarı V konumuna getiriniz. izim deneylerimizde TTL tümleşik devreleri kullanıldığından bu seçim yapılmıştır. MOS tümleşik devreler kullanılsaydı +V seçeneği seçilirdi. çıkışını gözleyebilmek için LE lere (Light Emitting iode) bağlayınız. u ışık veren diyotlardan kırmızısı yandığında çıkışın lojik olduğunu, yeşili yandığında ise çıkışın lojik 0 olduğunu gösterir. LE lerin bulunduğu yerde siyah renkli iki anahtar vardır. (TTL-MOS) seçenekli anahtarı TTL konumuna, (+V-V) seçenekli anahtarı ise V konumuna getiriniz.. EĞİL kapısının girişteki ve çıkıştaki etkisini, VE işlemi VEY işlemine göre önceliğini, EĞİL işlemi ve parantez içindeki işlem önceliğini gösteren, sırasıyla Şekil., Şekil., Şekil. ve Şekil. deki devreleri deney düzeneğiniz üzerine kurunuz. Lojik devreleri çalıştırarak doğruluk tablosunu elde ediniz ve cebirsel olarak elde ettiğiniz doğruluk tablosu ile karşılaştırınız. çıkışının oole fonksiyonunu elde ediniz.

U U 7LS Şekil. EĞİL kapısının girişteki etkisi U 7LS U Şekil. EĞİL kapısının çıkıştaki etkisi U U 7LS U 7LS0 U 7LS U Şekil. VE işlemi VEY işlemine göre önceliği 0 U 7LS U 7LS0 0 UE E U 7LS 0 U 7LS0 Şekil. EĞİL işlemi ve parantez içindeki işlem önceliği. şağıda verilen oole fonksiyonlarının devrelerini gerçekleyiniz ve lojik devreleri çalıştırarak doğruluk tablolarını elde ediniz. u doğruluk tablosunu fonksiyondan cebirsel olarak elde ettiğiniz doğruluk tablosu ile karşılaştırarak yapılan işlemlerin doğru olduğunu belirleyiniz. a) (,, ) = + + (.) b) (,, ) = ( + ) ( + ) (.). Şekil. ve Şekil. daki devreleri deney düzeneğiniz üzerine kurunuz. Lojik devreleri çalıştırarak doğruluk tablosunu elde ediniz ve cebirsel olarak elde ettiğiniz doğruluk tablosu ile karşılaştırınız. çıkışının oole fonksiyonunu elde ediniz.

U U U U 7LS00 U 7LS U 7LS U 7LS Şekil. oğruluk tablosundan elde edilmiş bir lojik devre U U 7LS U 7LS0 Şekil. Şekil - deki lojik devrenin indirgenmiş şekli. Temel Lojik kapıların, VE-VEY, VEY-VE eşdeğer kapılarına dönüştürülmesini göstermek üzere Şekil.7 ve Şekil. de verilen lojik devreleri inceleyerek emorgan teoremini sağladığını gösteriniz. U U U 7LS U 7LS00 Şekil.7 VEEĞİL kapısının emorgan eşdeğeri U U U 7LS0 U 7LS0 U 7LS0 Şekil. VEYEĞİL kapısının emorgan eşdeğeri U 7LS00

. Temel lojik kapıların yalnız VEEĞİL kapılarıyla gerçeklemesini Şekil. da verilen lojik devreleri inceleyerek gösteriniz. 0 U 7LS00 U 7LS00 U 7LS00 0 U 7LS00 U 7LS00 U 7LS00 Şekil. Temel kapıların yalnız VEEĞİL kapısı ile gerçeklemesi. Temel lojik kapıların yalnız VEYEĞİL kapılarıyla gerçeklemesini Şekil.0 da verilen lojik devreleri inceleyerek gösteriniz. U 7LS0 U 7LS0 U7 7LS0 0 U 7LS0 U7 7LS0 0 U7 7LS0 Şekil.0 Temel kapıların yalnız VEYEĞİL kapısı ile gerçeklemesi

7 7. Çarpımların Toplamı devresinin tek tip kapılarla, yalnız VEEĞİL kapılarıyla gerçeklemesini Şekil. de verilen lojik devreleri inceleyerek gösteriniz. U 7LS0 U 7LS0 U 7LS U 7LS00 0 U 7LS00 U 7LS00 Şekil. Çarpımların Toplamı devresi ve VEEĞİL kapısı ile gerçeklemesi. Toplamların Çarpımı devresinin tek tip kapılarla, yalnız VEYEĞİL kapılarıyla gerçeklemesini Şekil. de verilen lojik devreleri inceleyerek gösteriniz. 0 U 7LS U 7LS 0 U 7LS0 U 7LS0 U 7LS0 0 U 7LS0 Şekil. Toplamların Çarpımı devresi ve VEYEĞİL kapısı ile gerçeklemesi Sorular: - Şekil., Şekil., Şekil. ve Şekil. de verilen devrelerin çıkışının oole fonksiyonu elde edilirken kullanılan yöntemleri belirtiniz. - eneyde yapılacak işlemlerin. kısmında (.) ve (.) de verilen oole fonksiyonlarından, gerçeklediğiniz lojik devreye nasıl geçildiğini kullandığınız oole ebri aksiyom ve teoremlerini belirterek gösteriniz. - eneyde yapılacak işlemlerin. kısmında Şekil. de verilen devrenin çıkışının oole fonksiyonu elde edilirken kullanılan yöntemleri belirtiniz.

- eneyde yapılacak işlemlerin. kısmında Şekil.7 ve Şekil. de gerçeklenen lojik devrelere nasıl geçildiğini kullanılan oole ebri aksiyom ve teoremlerini belirterek gösteriniz. - eneyde yapılacak işlemlerin. kısmında Şekil. da gerçeklenen lojik devrelere nasıl geçildiğini kullanılan oole ebri aksiyom ve teoremlerini belirterek gösteriniz. - eneyde yapılacak işlemlerin. kısmında Şekil.0 da gerçeklenen lojik devrelere nasıl geçildiğini kullanılan oole ebri aksiyom ve teoremlerini belirterek gösteriniz. 7- eneyde yapılacak işlemlerin 7. kısmında Şekil. de verilen çarpımların toplamı devresinden yalnız VEEĞİL kapılarıyla gerçeklenen lojik devreye nasıl geçildiğini kullanılan oole ebri aksiyom ve teoremlerini belirterek gösteriniz. - eneyde yapılacak işlemlerin. kısmında Şekil. de verilen toplamların çarpımı devresinden yalnız VEYEĞİL kapılarıyla gerçeklenen lojik devreye nasıl geçildiğini kullanılan oole ebri aksiyom ve teoremlerini belirterek gösteriniz. - Şekil. ve Şekil. de verilen lojik devrelerin analizini yaparak çıkışının oole fonksiyonunu elde ediniz. Karnaugh diyagramı ile indirgeyerek temel lojik kapılar kullanarak gerçekleyiniz. eneydeki devre ile bulduğunuz bu devreyi eleman sayısı, tüm devre sayısı, giriş yelpazeleri ve gecikmeler açısından karşılaştırınız. 0- Şekil. ve Şekil. de verilen lojik devrelerin analizini yaparak çıkışının oole fonksiyonunu elde ediniz. Quine-Mcluskey tablo yöntemiyle indirgeyerek temel lojik kapılar kullanarak gerçekleyiniz. eneydeki devre ile bulduğunuz bu devreyi eleman sayısı, tüm devre sayısı, giriş yelpazeleri ve gecikmeler açısından karşılaştırınız. - Yukarıda. ve 0. soruların yanıtlarında bulduğunuz indirgenmiş sonuç oole fonksiyonlarını yalnız VEEĞİL ve VEYEĞİL kapıları kullanarak gerçekleyiniz. eneydeki devre ile bulduğunuz bu devreyi eleman sayısı, tüm devre sayısı, giriş yelpazeleri ve gecikmeler açısından karşılaştırınız. - Şekil. de verilen çarpımların toplamı devresi ve yalnız VEEĞİL kapılarıyla gerçeklenen lojik devrenin en yalın devre olduğunu gösteriniz. - Şekil. de verilen toplamların çarpımı devresi ve yalnız VEYEĞİL kapılarıyla gerçeklenen lojik devrenin en yalın devre olduğunu gösteriniz. - Yukarıda. ve. soruların yanıtlarında bulduğunuz indirgenmiş devreleri eleman sayısı, tüm devre sayısı, giriş yelpazeleri ve gecikmeler açısından karşılaştırınız. Malzeme Listesi: adet 7LS00 VEEĞİL tümleşik devresi adet 7LS0 VEYEĞİL tümleşik devresi adet EĞİL tümleşik devresi adet 7LS0 VE tümleşik devresi adet 7LS VE tümleşik devresi adet 7LS VEY tümleşik devresi