Deney 8: ALU da Aritmetik Fonksiyonlar

Benzer belgeler
Deney 7: Aritmetik ve Lojik İşlem Birimi(ALU)

Deney 10: Analog - Dijital Dönüştürücüler (Analog to Digital Converters - ADC) Giriş

Deney 6: Ring (Halka) ve Johnson Sayıcılar

Bölüm 4 Aritmetik Devreler

Deney 2: Flip-Floplar

Deney 5: Shift Register(Kaydırmalı Kaydedici)

LOJİK DEVRELER-I IV. HAFTA DENEY FÖYÜ

Deney 3: Asenkron Sayıcılar

İKİ TABANLI SİSTEM TOPLAYICILARI (BINARY ADDERS)

DENEY 3a- Yarım Toplayıcı ve Tam Toplayıcı Devresi

ELK2016 SAYISAL TASARIM DERSİ LABORATUVARI DENEY NO: 2

LOJİK DEVRELER-I IV. HAFTA DENEY FÖYÜ

DENEY 2-5 Karşılaştırıcı Devre

İnönü Üniversitesi Mühendislik Fakültesi Bilgisayar Mühendisliği Bölümü

İKİLİ SAYILAR VE ARİTMETİK İŞLEMLER

T.C. KOCAELİ ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLİŞİM SİSTEMLERİ MÜHENDİSLİĞİ

Elektrik Elektronik Mühendisliği Bölümü Lojik Devre Laboratuarı DENEY-2 TEMEL KAPI DEVRELERİ KULLANILARAK LOJİK FONKSİYONLARIN GERÇEKLEŞTİRİLMESİ

Şekil 1. 74LS47 entegresi bağlantı şeması

SAYISAL UYGULAMALARI DEVRE. Prof. Dr. Hüseyin EKİZ Doç. Dr. Özdemir ÇETİN Arş. Gör. Ziya EKŞİ

DENEY 3-1 Kodlayıcı Devreler

KMU MÜHENDİSLİK FAKÜLTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ SAYISAL DEVRELER II LABORATUVARI DENEY 1 TOPLAYICILAR - ÇIKARICILAR

Karşılaştırma, Toplayıcı ve Çıkarıcı Devreler

Bölüm 3 Toplama ve Çıkarma Devreleri

DENEY 4: TOPLAYICILAR, ÇIKARICILAR VE KARŞILAŞTIRICILAR

T.C. İstanbul Medeniyet Üniversitesi Mühendislik ve Doğa Bilimleri Fakültesi Elektrik-Elektronik Mühendisliği Bölümü

5. LOJİK KAPILAR (LOGIC GATES)

Yarım toplayıcı devrelerini kurunuz.

1. DENEY-1: DİYOT UYGULAMALARI

1. Temel lojik kapıların sembollerini ve karakteristiklerini anlamak. 2. Temel lojik kapıların karakteristiklerini ölçmek.

DENEY #1 LOJİK KAPILAR. Lojik kapılarının doğruluk tablosunu oluşturmak

Teorik Bilgi DENEY 7: ASENKRON VE SENKRON SAYICILAR

BLM 221 MANTIK DEVRELERİ

EEM309 SAYISAL ELEKTRONİK LABORATUARI. AND (VE) Kapısı VE kapısı, mantıksal çarpma işlemi yapmaktadır.

SAYISAL DEVRE TASARIMI LABORATUVARI DENEY 1: TEMEL LOJİK KAPI KARAKTERİSTİKLERİNİN ÖLÇÜMÜ

Digital Design HDL. Dr. Cahit Karakuş, February-2018

25. Aşağıdaki çıkarma işlemlerini doğrudan çıkarma yöntemi ile yapınız.

DENEY 4: TOPLAYICILAR, ÇIKARICILAR VE KARŞILAŞTIRICILAR

Mantık Devreleri Laboratuarı

Deney 1: Saat darbesi üretici devresi

GENEL BİLGİ: GEREKLİ MALZEMELER:

DİCLE ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ EEM309 SAYISAL ELEKTRONİK LABORATUARI

Makine Mühendisliği İçin Elektrik-Elektronik Bilgisi. Sayısal Elektronik

Bölüm 4 Ardışıl Lojik Devre Deneyleri

DSP DONANIMI. Pek çok DSP için temel elemanlar aşağıdaki gibidir.

DENEY 1a- Kod Çözücü Devreler

LOJİK DEVRELER-I III. HAFTA DENEY FÖYÜ

DERS 3 MİKROİŞLEMCİ SİSTEM MİMARİSİ. İçerik

ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ SAYISAL ELEKTRONİK LABORATUVAR DENEY RAPORU

DENEY 2-1 VEYA DEĞİL Kapı Devresi

Deney 2: Lojik Devre Analizi

Şekil XNOR Kapısı ve doğruluk tablosu

DENEY 4-1 Kodlayıcı Devreler

Bölüm 2 Kombinasyonel Lojik Devreleri

LOJİK DEVRELER-I II. HAFTA DENEY FÖYÜ

SAYI SİSTEMLERİ ve BOOLE CEBİRİ 1+1=1 ÖĞR.GÖR. GÜNAY TEMÜR - TEKNOLOJİ F. / BİLGİSAYAR MÜH.

Bölüm 1 Temel Lojik Kapılar

DENEY in lojik iç şeması: Sekil 2

SAYISAL ELEKTRONİK. Ege Üniversitesi Ege MYO Mekatronik Programı

SAYISAL ANALOG DÖNÜŞTÜRÜCÜ DENEYİ

6. Fiziksel gerçeklemede elde edilen sonuç fonksiyonlara ilişkin lojik devre şeması çizilir.

Deney 6: Ardışıl Devre Analizi

1. Sayıcıların çalışma prensiplerini ve JK flip-floplarla nasıl gerçekleştirileceğini anlamak. 2. Asenkron ve senkron sayıcıları incelemek.

SAYISAL DEVRE TASARIMI DERSİ LABORATUVARI DENEY 4: Yarım Toplayıcı ve Tam Toplayıcı Devresi

Program Kodları. void main() { trisb=0; portb=0; while(1) { portb.b5=1; delay_ms(1000); portb.b5=0; delay_ms(1000); } }

5. KARŞILAŞTIRICI VE ARİTMETİK İŞLEM DEVRELERİ (ARİTHMETİC LOGİC UNİT)

BÖLÜM 2 SAYI SİSTEMLERİ

Sayı sistemleri iki ana gruba ayrılır. 1. Sabit Noktalı Sayı Sistemleri. 2. Kayan Noktalı Sayı Sistemleri

NECMETTİN ERBAKAN ÜNİVERSİTESİ MÜHENDİSLİK MİMARLIK FAKÜLTESİ ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ SAYISAL DEVRE TASARIMI LABORATUVARI DENEY FÖYÜ

Mantık fonksiyonlarından devre çizimi 6 Çizilmiş bir devrenin mantık fonksiyonunun bulunması

Bölüm 9 A/D Çeviriciler

Bölüm 7 Ardışıl Lojik Devreler

Güz Y.Y. Lojik Devre Laboratuvarı Laboratuvar Çalışma Düzeni

LED YAKMAK. Circuit 2. Kablo LED. Direnç. Arduino LED. Direnç (330ohm)

T.C. KOCAELİ ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLİŞİM SİSTEMLERİ MÜHENDİSLİĞİ

Proje #2 - Lojik Devre Benzetimi

Bölüm 6 Multiplexer ve Demultiplexer

DENEY 5 RS FLİP-FLOP DENEYLERİ

ENTEGRELER (Integrated Circuits, IC) Entegre nedir, nerelerde kullanılır?...

ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ SAYISAL TASARIM LABORATUVARI DENEY RAPORU. Deney No: 3 TTL Entegre Karakteristiği

SAYICILAR. Tetikleme işaretlerinin Sayma yönüne göre Sayma kodlanmasına göre uygulanışına göre. Şekil 52. Sayıcıların Sınıflandırılması

(VEYA-DEĞİL kapısı) (Exlusive OR kapısı) (Exlusive NOR kapısı)

Her bir kapının girişine sinyal verilmesi zamanı ile çıkışın alınması zamanı arasında çok kısa da olsa fark bulunmaktadır -> kapı gecikmesi

SAYISAL TASARIM. Ege Üniversitesi Ege MYO Mekatronik Programı

TUŞ TAKIMI (KEYPAD) UYGULAMALARI

MİKROİŞLEMCİ İLE A/D DÖNÜŞÜMÜ

Bölüm 10 D/A Çeviriciler

TBİL-405 Mikroişlemci Sistemleri Bölüm 2 1- % %01010 işleminin sonucu hangisidir? % %11000 %10001 %10101 %00011

Mikroişlemci ile Analog-Sayısal Dönüştürücü (ADC)

DENEY FÖYÜ8: Lojik Kapıların Elektriksel Gerçeklenmesi

Mikroişlemcili Sistemler ve Laboratuvarı

1 ELEKTRONİK KAVRAMLAR

İÇİNDEKİLER. 1-1 Lojik ve Anahtara Giriş Lojik Kapı Devreleri... 9

Bu deney çalışmasında kombinasyonel lojik devrelerden decoder incelenecektir.

3.3. İki Tabanlı Sayı Sisteminde Dört İşlem

DOĞU AKDENİZ ÜNİVERSİTESİ BAHAR BİLGİSAYAR MÜHENDİSLİĞİ BÖLÜMÜ BLGM-324 BİLGİSAYAR MİMARİSİ

SAYISAL ELEKTRONİK. Ege Ü. Ege MYO Mekatronik Programı

TEKNOLOJİ FAKÜLTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ EET-206 SAYISAL ELEKTRONİK - II LABORATUVARI

SAYISAL ELEKTRONİK. Ege Üniversitesi Ege MYO Mekatronik Programı

Katlı Giriş Geçitleri

HARRAN ÜNİVERSİTESİ BİLGİSAYAR MÜHENDİSLİĞİ BÖLÜMÜ

Transkript:

Deney 8: ALU da Aritmetik Fonksiyonlar ALU da Aritmetik Fonksiyonlar Kullanılan Elemanlar 1x74LS181 ALU Entegresi, 4 x switch, 4 x 4.7 kohm 4 x 330 ohm, 4 x Led Giriş (Deney-7) Tipik olarak, bir ALU, birkaç farklı aritmetik ve mantık işlemi sağlayabilen çok amaçlı bir cihazdır. Gerçekleştirilecek özel işlem, kullanıcı tarafından mod seçme girişlerine belirli bir binary kod yerleştirilerek seçilir. Mikroişlemciler de birçok operasyonel birimlerden biri olarak yerleşik ALU'lara sahip olabilirler. Bu gibi durumlarda yapılacak özel işlem yazılım komutlarıyla seçilir. Bu deneyde kullanılacak ALU, 74LS181 (TTL) entegresidir. 74181, 16 aritmetik ve 16 mantık işlemi sağlayan 4 bit ALU'dur. Lojik sembolü ve fonksiyon tablosu Şekil 1 ve Şekil 2'de verilmiştir. Mod kontrol girişi (M), çalışma modunu lojik veya aritmetik olarak ayarlamak için kullanılır. M YÜKSEK (M = H) olduğunda, tüm dahili taşıyıcılar devre dışı bırakılır ve cihaz, fonksiyon tablosunda belirtildiği gibi ayrı bitler üzerinde (A0 ila A3, B0 ila B3) mantıksal işlemleri gerçekleştirir. M DÜŞÜK (M = L) olduğunda, iç taşıyıcılar etkinleştirilir ve aygıt iki 4 bitlik binary girişlerde aritmetik işlemler gerçekleştirir. Mod kontrolü (M) ayarlandıktan sonra, lojik veya aritmetik kategorilerinde 16 seçeneğiniz vardır. İstediğiniz özel fonksiyon, uygun binary kodun fonksiyon seçme girişlerine (S3 ila S0) uygulanarak seçilir. Örneğin, M = H ve S 3 S 2 S 1 S 0 = LLLL olursa F çıkışları A'nın tümleyeni olacaktır (Şekil 2, fonksiyon tablosuna bakınız). Yani F 0 = A, 0 F 1 = A, 1 F 2 = A, 2 F 3 = A 3 olacaktır. Örneğin M = H ve S 3 S 2 S 1 S 0 = HHHL olursa; F çıkışları A + B ( A veya B) 'ye eşit olacaktır. Yani, F 0 = A 0 + B 0, F 1 = A 1 + B 1, F 2 = A 2 + B 2, F 3 = A 3 + B 3 olur. Fonksiyon tablosundan diğer mantıksal işlemlerin (AND, NAND, NOR, Ex-OR, Ex-NOR ve diğerleri) mevcut olduğunu görebiliriz. Fonksiyon tablosu, aynı zamanda M = L durumunda mevcut olan 16 farklı aritmetik işlemin sonucunu gösterir. Listelenen sonuçların C N = H (yani elde yok) iken elde edildiği unutulmamalıdır. C N = L iken sonuçlara 1 eklenmelidir. Elde edilen tüm sonuçlar 2 nin tümleyeni şeklinde gösterilir. Fonksiyon tablosundaki + işaretinin manası lojik-or ve PLUS kelimesinin manası aritmetik-toplam dır. Mesela, B den A yı çıkarmak için (A 3 A 2 A 1 A 0 - B 3 B 2 B 1 B 0 ), M = L olarak ve S 3 S 2 S 1 S 0 = LHHL olarak ayarlanmalıdır. F çıkışlarının sonuçları (A eksi B eksi 1) in 2 ye tümleyeni olacaktır. Burada sadece A eksi B yi elde etmek için 1 eklenmelidir. (Bu da, C N = 0 yapılarak elde edilebilir.) Ayrıca, 2 ye tümleyen çıkarma işlemi için, sonuç pozitif veya sıfır olduğunda, C N+4 = 0 carry-out çıkışı (ödünç alma - borrow) üretilir. Bu görmezden gelinir. 1

Şekil 1. 74LS181 entegresi lojik sembolü[kleitz] Şekil 2. 74LS181 entegresi fonksiyon tablosu[kleitz] 2

Şekil 3. 74LS181 entegresi giriş-çıkışlarının iki farklı şekilde değerlendirmesi Giriş ve çıkışlar DÜŞÜKTE AKTİF olarak kullanılacaksa tabloda ACTIVE LOW INPUTS & OUTPUTS sütununa bakılmalıdır. Giriş ve çıkışlar YÜKSEKTE AKTİF varsayılırsa tabloda ACTIVE HIGH INPUTS & OUTPUTS sütununa bakılmalıdır. Bu deney föyünde ALU YÜKSEKTE AKTİF şeklinde değerlendirilmiş ve Şekil-1, Şekil-2, Şekil-4 teki girişçıkışlar buna göre verilmiştir. 3

LAB UYGULAMASI 74181 ALU Aritmetik Fonksiyonları A = 1010 ve B = 1001 olarak girilir ve M = L varsayılırsa, değişen S girişleriyle F çıkış değerlerini hesaplayın. Bulduğunuz değerleri Şekil-6 daki tablonun F - Tahmin Edilen sütununa kaydedin. Şekil 4 teki devreyi kurun. 1. M = 0 ve Cin = 1(Elde yok) olarak bağlayın. 2. S(S 3 S 2 S 1 S 0 ) girişlerini şekildeki gibi switchlere sırayla bağlayın. 3. A(A 3 A 2 A 1 A 0) ve B(B 3 B 2 B 1 B 0 ) girişlerini, A = 1010 ve B = 1001 olacak şekilde bağlayın. 4. F çıkışlarına ledleri bağlayın. Ledleri breadboarda şekideki sırayla yerleştirin. 5. Fonksiyonları S girişine bağladığınız switchlerle seçip gözlenen F çıkışlarını Şekil-6 daki tablonun F Gözlenen sütununa kaydedin. 6. Tahmin edilen ve gözlenen F çıkışlarını karşılaştırın. Şekil 3. Deneyin entegre bağlantıları Şekil 4. 74LS181 entegresi pin diyagramı ve tanımları 4

Şekil 5. Deney sonuçları tablosu 5

Sorular 1. Lab uygulamasını Proteus benzetim programında tekrarlayıp raporlayınız. 2. Aşağıdaki şekilde ALU entegresi, bir haneli heksadesimal toplayıcı olarak kullanılmak isteniyor. Test için C ve 2 (1100 + 0010 ), A ve B girişlerine input olarak veriliyor. Cevap C + 2 = E (1110) olması gerekirken, öyle olmuyor. Şekilde giriş ve çıkış değerleri etiketlidir. Sorun/sorunları bulunuz. Kaynakça - Digital Electronics, A Practical Approach with VHDL, William Kleitz - Elektrik Elektronik Teknolojisi, Lojik Uygulamaları 2, Millî Eğitim Bakanlığı, Ankara 2007 6