Mantık Sinyal Voltaj Düzeyleri

Transkript

1 Mantık Sinyal Voltaj Düzeyleri Mantık geçit devreleri sadece iki tip sinyal giriş ve çıkışı için dizayn edilmiştir: "yüksek" (1) ve "düşük" (0) gibi değişken gerilim tarafından temsil edilir: "yüksek" durum için güç kaynağı gerilim ve "düşük" durum için sıfır gerilim. Mükemmel bir dünyada, tüm mantık devresi sinyalleri bu sınır gerilim limitlerinde var olur ve onlardan asla sapmaz (örneğin, "yüksek" için tam gerilimden az yada "düşük" için sıfır gerilimden çok). Fakat gerçekte mantık sinyal gerilim seviyeleri transistör devresindeki kaçak gerilim düşüşü nedeni ile bu mükemmel sınırlara nadiren erişir ve tam ve sıfır kaynak gerilim arasında bir yerde bulunan sinyal gerilimlerini yorumlamaya çalışırken, bu geçit devrelerinin sinyal seviye sınırlarını anlamalıyız. TTL geçitleri 5 volt, +/ volt nominal güç kaynak geriliminde çalışır. İdeal olarak bir TTL "yüksek" sinyali tam olarak 5 volt ve bir TTL "düşük" sinyali tam olarak 0.00 volt olmalıdır. Fakat gerçek TTL geçit devreleri bu şekilde mükemmel gerilim seviyeleri çıkartamazlar ve bu ideal değerlerden büyük ölçüde sapan "yüksek" ve "düşük" sinyalleri kabul etmek için dizayn edilmiştir. "Kabul edilebilir" giriş sinyal gerilimleri "düşük" mantık durumu için 0 volt volt aralığında ve "yüksek" mantık durumu için 2 volt - 5 volt aralığındadır. "Kabul edilebilir" çıkış sinyal gerilimleri (gerilim seviyeleri, belirlenmiş yük durum aralığı boyunca geçit üreticisi tarafından garanti edilmiştir) "düşük" mantık durumu için 0 volt volt aralığında ve "yüksek" mantık durumu için volt aralığındadır: Eğer TTL girişine 0.8 ila 2 volt aralığında bir gerilim sinyali gönderilirse geçitten herhangi bir kesin yanıt almayacaktır. Böyle bir sinyal belirsiz olarak düşünülür ve mantık geçit üreticisi geçit devrelerinin böyle bir sinyali değerlendirmesini garanti etmez. Gördüğünüz gibi dayanılabilir çıkış sinyal seviye aralıkları, herhangi bir TTL geçidinin başka bir TTL geçidinin girişine sayısayl sinyal çıkartması ile alıcı geçide kabul edilebilir gerilim iletmesinden emin olmak için giriş sinyal seviyelerinden daha dardır. Dayanılabilir çıkış ve giriş aralıkları ararsındaki fark geçidin gürültü sınırı olarak adlandırılır. TTL geçitleri için düşük-seviyeli gürültü sınırı 0.8 volt ila 0.5 vol (0.3 volt) arasındaki fark kabul edilirken yüksek-seviyeli gürültü sınırı 2.7 volt ila 2 volt (0.7 volt) arasındaki farktır. Basitçe yerleştirilen gürültü sınırı, alıcı geçit yanlış yorumlamadan önce

2 zayıf geçidin çıkış gerilim sinyali üzerine üst üste eklenebilen sahte yada "gürültü" gerilim miktarının pikidir: CMOS geçit devreleri TTL den oldukça farklı giriş ve çıkış sinyal özelliklerine sahiptir. 5 volt güç kaynağı geriliminde çalışan CMOS geçidi için kabul edilebilir giriş sinyal gerilimleri "düşük" mantık durumunda 0 volt ila 1.5 volt aralığında ve "yüksek" mantık durumunda ise 3.5 volt ila 5 volt aralığındadır. "Kabul edilebilir" çıkış sinyal gerilimleri (gerilim seviyeleri, belirlenmiş yük durum aralığı boyunca geçit üreticisi tarafından garanti edilmiştir) "düşük" mantık durumunda 0 volt ila 0.05 volt aralığında ve "yüksek" mantık durumunda ise 4.95 volt ila 5 volt aralığındadır: CMOS geçit devrelerinin TTL den daha büyük sınırlarının olduğu bu şekillerden görülebilir: CMOS un düşük-seviye ila yüksek-seviye sınırları 1.45 volt iken TTL in maksimum 0.7 volt dur. Öte yandan CMOS devreleri sinyal yorum hataları sonuçlanmadan önce giriş yollarındaki üst üste gelmiş "gürültü" gerilim miktarını ikiye katlamaya dayanabilir. CMOS gürültü sınırları yüksek çalışma gerilimleri ile daha ileri genişletilmiştir. 5 volt güç kaynak gerilimi ile sınırlandırılmış TTL geçitlerinden farklı olarak CMOS 15 volt gibi yüksek gerilim tarafından güçlendirilebilir (bazı CMOS devreleri 18 volt gibi yüksektir). Burada gösterilen sırasıyla

3 10 volt ve 15 volt da çalışan CMOS entegre devrelerinin giriş ve çıkışının her ikisi için kabul edilebilir "yüksek" ve "düşük" durumlardır:

4 Kabul edilebilir "yüksek" ve "düşük" sinyaller için sınırlar daha önceki örneklemelerde gösterilenden fazla olabilir. Gösterilen şey üreticinin tanımlamalarına bağlı "en kötü-kısım" giriş sinyal performansını temsil etmektedir. Pratikte bir geçit devresinin oldukça küçük gerilimin "yüksek" sinyallere ve epeyce büyük gerilimin "düşük" sinyallere burada belirlenenden daha çok müsaade edebileceği bulunabilir. Aksine, gösterilen son derece küçük çıkış sınırları -- güç kaynak "kanalları" nın "yüksek" ve "düşük" sinyal çıkış durumlarının 0.05 volt sınırları içinde kalmasını garanti eder -- iyimserdir. Bu şekilde "doğrudan" çıkış gerilim seviyeleri sadece minimum yükleme koşullarında doğru olacaktır. Eğer geçit yüklemeye dayanıklı kaynak yada sinking akım gönderiyorsa çıkış gerilimi geçidin son çıkış MOSFET lerinin iç kanal direncine bağlı olarak bu en iyi gerilim seviyelerini sağlayamayabilecektir. Herhangi bir geçit girişinin "belirsiz" aralığı içerisinde, geçidin gerçek "düşük" giriş sinyal aralığını onun gerçek "yüksek" giriş sinyal aralığından ayıran bir sınır noktası olacaktır. Yani geçit üreticisi tarafından garanti edilen en düşük "yüksek" sinyal gerilim seviyesi ile en yüksek "düşük" sinyal gerilim seviyesi arasında bir yerdir, geçidin "düşük" ten veya "yüksekten yada tersine sinyal çevrimini gerçekte anahtarlayacak olan bir eşit gerilimi vardır. Çoğu geçit devrelerini için bu belirlenmemiş gerilim özel bir noktadır:

5 DC giriş sinyalinin üzerine üst üste binmiş AC "gürültü" geriliminin varlığında, geçidin mantık seviyesinin yorumunu değiştirdiği tek eşik noktası düzensiz çıkışla sonuçlanacaktır: Bu senaryo size bildik geliyorsa bunun nedeni (analog) gerilim karşılaştırıcı op-amp devrelerine benzer bir problemi hatırlıyor olmanızdır. Çıkışın "yüksek" ile "düşük" durumlar arasında geçişine neden olan girişin tek bir eşik noktası ile anlamlı gürültünün varlığı çıkışta düzensiz değişikliklere neden olacaktır:

6 Bu problemin çözümü, yükselteç devresi içerisinde bir miktar pozitif geri besleme ortaya koyar. Opamp ile bir direnç üzerinden evirmeyen (+) girişin arkasına çıkış bağlayarak yapılabilir. Geçit devresinde bu, harici bağlantılar boyunca dan ziyade geçit paketindeki geri beslemeyi tespit ederek dahili geçit devresinin tekrar dizayn edilmesini gerektirir. Bu şekilde dizayn edilmiş bir geçit Schmitt tetikleyicisi olarak adlandırılır. Schmitt tetikleyicileri iki eşik gerilimine göre değişen giriş gerilimlerini yorumlar: pozitif-sıçrama eşiği (V T+ ), ve negatif-sıçrama eşiği (V T- ): Schmitt tetikleyici geçitleri, içerisine çizilmiş küçük "histerez" sembolü aracılığı ile ferromanyetik malzemenin B-H eğrisini hatırlatan şematik çizimlerde gösterilmiştir. Geçit devresinin pozitif geri beslemesinden meygana gelen histerez geçidin performansına gürültü bağışıklığının ek seviyesini ekler. Schmitt tetikleyici geçitleri, giriş sinyal hat(lar) ı üzerinde beklenen gürültünün olduğu ve/veya sistem performansına çok zararlı olabilecek düzensiz çıkışın olduğu uygulamalarda sıklıkla kullanılır.

7 TTL ve CMOS teknolojisinin farklı gerilim seviye gereksinimleri, geçidin iki türü aynı sistemde kullanıldığında sorun ortaya çıkarr. TTL geçitleri için gerekli aynı 5.00 volt güç kaynak gerilimi üzerinde çalışan CMOS geçitleri olmasına rağmen TTL çıkış gerilim seviyeleri CMOS giriş gerilim gereksinimleri ile uyumlu olmayacaktır. Örneğin CMOS evirici geçidinin girişine sinyal çıkartan bir TTL NAND geçit alın. Her iki geçit aynı 5.00 volt kaynak (V cc ) tarafından güçlendirilir. Eğer TTL geçit "düşük" sinyal çıkartırsa (0 volt ila 5 volt arasında olacağı garantidir), CMOS geçidinin girişi tarafından "düşük" olarak gerektiği gibi yorumlanacaktır (gerilimin 0 volt ila 1.5 volt arasında olması beklenerek): Bununla birlikte, Eğer TTL geçidi "yüksek" sinyal (5 volt ila 2.7 volt arasında olacağı garantidir) çıkartırsa, CMOS geçidinin girişi tarafından "yüksek" (5 ila 3.5 volt aralığında gerilim beklenerek) olarak gerektiği gibi yorumlanamayabilir:

8 Verilen bu uyumsuzluk, CMOS girişi için "belirsiz" aralıkta bulunurken geçerli "yüksek" (geçerli öyle ki TTL in standartlarına bağlı olarak) sinyal çıkartan TTL geçidi için tamamıyla mümkündür ve belki (yanlış bir şekilde) alıcı geçit tarafından "düşük" olarak yorumlanabilir. Bu sorun için kolay bir "tamir" pullup direnci aracılığı ile TTL geçidinin "yüksek" sinyal gerilim seviyesini artırmaktır:

9 Bununla beraber eğer alıcı CMOS geçidi büyük güç kaynak gerilimi ile güçlendirilir ise, CMOS girişli bir TTL çıkış arayüzü için bundan daha fazlası gereklidir: Elbette TTL geçidinin "düşük" çıkışını yorumlayan CMOS geçidi ile sorun olmayacaktır fakat TTL geçidinde "yüksek" bir sinyal tamamıyla başka bir sorundur. TTL geçit çıkışında 2.7 volt ila 5 volt aralığında garantilenmiş çıkış gerilimi, "yüksek" sinyal için CMOS geçidinin 7 volt ila 10 volt aralığında kabul edilebilir hiçbir yerine yakın değildir. Bununla birlikte eğer totem-kutuplu çıkış geçidi yerine açık-toplayıcılı TTL geçidi kullanırsak, 10 volt V dd kaynak kanalındaki pullup direnci CMOS geçidini karşılayan tam güç kaynak gerilimine TTL geçidinin "yüksek" çıkış gerilimini artıracaktır. Açık-toplayıcılı bir geçit akımı kaynak değil de sink edebilir, pullup direnci ekli güç kaynağı tarafından "yüksek" durum gerilim seviyesi tamamıyla belirlenmiştir, böylece uyumsuzluk problemi temizce çözülür:

10 CMOS geçidinin mükemmel çıkış gerilim karakteristiğine bağlı olarak CMOS çıkışına TTL girişi bağlamada tipik olarak bir problem yoktur. Sadece anlamlı sorun TTL girişi tarafından var olan akım yüklemesidir, bu nedenle CMOS geçidi "düşük" durumda iken TTL girişlerinin her biri için akımı sink olmalıdır. Söz konusu CMOS geçidi 5 volt u (V cc ) aşkın gerilim kaynağı tarafından güçlendirildiğinde sorun ortaya çıkacaktır. CMOS geçidinin 5 volt dan büyük olan "yüksek" çıkış durumu TTL geçidinin kabul edilebilir "yüksek" sinyal giriş sınırlarını aşacaktır. Bu problemin çözümü ayrı NPN transistörü kullanarak "açık-toplayıcılı" evirici devresi oluşturmak ve onu iki geçitle birlikte arabirim kullanmaktır: "R pullup " direnci isteğe bağlıdır, TTL girişleri otomatik olarak sola kayan olduğunda "yüksek" durum varsayıldığından bu CMOS geçit çıkışının "düşük" ve transistörün kesme olma durumudur. Elbette, bu sonucu gerçekleştiren çok önemli bir sonuç transistör tarafından oluşturulan mantıksal evirmedir: CMOS geçidi "düşük" sinyal çıkardığında TTL "yüksek" giriş görür; ve CMOS geçidi

11 "yüksek" sinyal çıkardığında TTL geçidi "düşük" giriş görür. Bu evirme sistemin mantıksal şemasında hesaplandığı sürece tümü iyi olacaktır.