DENEY-6 LOJİK KAPILAR VE İKİLİ DEVRELER

Transkript

1 DENEY-6 LOJİK KPILR VE İKİLİ DEVRELER DENEYİN MCI: Bu deneyde emel manık kapıları (logic gaes) incelenecek ek kararlı ikili devrelerin çalışma prensipleri gözlemlenecekir. ÖN HZIRLIK Temel lojik kapı devrelerinden olan D E Ğ İ L ( NOT), VE (ND), VEY (OR), VEY-DEĞİL (NOR) ve VE-DEĞİL (NND) kapılarının doğruluk ablolarını çıkarınız. Şekil 6.9 daki devrede kullanılan ranzisorun ve dirençlerin ne amaçla kullanıldığını düşününüz. Şekil 6.13 e devre opolojisi değişmeden VE-DEĞİL (NND) elemanı ile devre kurulduğunda oluşan yeni devrenin doğruluk ablosunun çıkarılması ve bu ablo üzerinde hafızada uma, yasak konum durumlarının araşırılması ve Şekil 16 daki devrenin nasıl çalışabileceğini düşününüz. No: Deney esnasında ön hazırlık hakkında sözlü değerlendirim yapılacakır. DENEY ÖNCESİ GÖZDEN GEÇİRİLMESİ FYDLI KONULR Sayısal kapı devreleri ve doğruluk abloları CMOS ve TTL yapıların farkları CMOS evirici devresi ve giriş çıkış karakerisiğindeki çalışma bölgeleri, genel olarak nasıl çalışığının bilinmesi Tek kararlı ikili devre yapıları DENEYİN ÖĞRENCİYE KTCKLRI Sayısal devrelerdeki 0-1 kavramının elekriksel olarak kavranması Doğruluk ablosu anımı ve elekronik devre üzerinde uygulanması Temel lojik kapıların doğruluk ablolarının öğrenilmesi Flip-flop devresinin ne olduğunun ve devrelerde ne amaçla kullanıldığının öğrenilmesi Deneyden verilen ek kararlı ikili devre yapılarının analizinin deney föyündekine benzer şekilde aşama aşama analizinin yapılması Devrelerde herhangi bir düğümdeki gerilimin nasıl ve hangi nedenle besleme kaynağı geriliminin üsüne çıkabileceğinin öğrenilmesi Enegre girişlerinde kullanılan ESD diyolarının ne sebeble kullanıldığının ve yapılan deneyde bu diyoların devreye ne gibi ekileri olduğunun öğrenilmiş olması. CDET üzerinde devre kurulabilmesi

2 KULLNILCK MLZEMELER 1 ade CDET elekronik laborauarı deney cihazı, 1 ade CD4011 enegresi, 1 ade BC109 ranzisor, 1 er ade 10k ve 2.2k değerli dirençler, 1 ade 69k değerli ayarlanabilir direnç, 1 er ade 1.5n ve 2.2n değerli kondansaörler, Yeerli mikarda bağlanı kablosu. 1. İKİLİ DEVRELER ve SİSTEMLER Bir ikili (binary) devrenin çıkışında iki seviye vardır. Şekil 6.1 göz önüne alındığında, çıkış anaharı kapalı olduğunda 0 seviyesinde (V o = 0V), açık olduğunda ise 1 seviyesinde (V o = 5V) olur. 5v V 0 Şekil-6.1 naharlı ikili devre MOS elemanının anahar olarak kullanılabilme özelliğinden yararlanılarak elde edilen ikili devreler hızlı, güvenilir ve çok geniş çapa ümleşirmeye uygundur. Temel lojik işlemlerin ekrarlanması ile bilgisayar, haberleşme ve konrol düzenleri gibi sayısal elekronik sisemler elde edilebilir.

3 2. CMOS YPILR Günümüzde MOS ranzisorları çok küçük boyularda ve yüksek yoğunluka gerçeklemek mümkündür. (INTEL arafından son olarak üreilen 153-Mbi SRM devresinde 45nm eknolojisi kullanılmış ve devre bir rilyondan daha fazla ranzisor içermekedir.) Boyuların küçülmesi ve ekniklerinin iyileşirilmesi ile MOS devrelerin hızları da yükselmekedir. Son yıllarda ranzisor üreim eknolojilerinde de yenilikler denenmeke, özellikle 3 boyulu (FIN-FET vb.) farklı fiziksel yapıda ranzisorlar ile daha gelişmiş ranzisorlar üreilebilmekedir. P-MOS V i V 0 N-MOS Şekil-6.2 CMOS evirici CMOS evirici, bir NMOS ve bir PMOS un Şekil 6.2 de görüldüğü gibi bağlanması ile elde edilir. Bu yapının çalışma prensibini inceleyelim. Giriş Lojik-1 seviyesinde olduğunda NMOS ileimde, PMOS kesimdedir. NMOS ranzisorun ileken bir kanalı olmasına rağmen akımı PMOS un kaçak akımı kadardır. Çıkış ise NMOS un kanalı sayesinde Lojik-0 seviyesindedir ve 0V a çok yakın bir değerdedir (Şekil 6.3). Giriş 0 seviyesine indiğinde bu kez PMOS ileimde, NMOS kesimdedir. PMOS sadece NMOS un kaçak akımını akımaka, ancak PMOS un mevcu yüksek ilekenlikeki kanalı sayesinde çıkış Lojik-1 seviyesinde ve yaklaşık olarak değerindedir (Şekil 6.3).

4 V 0 V 011 y=x V OL 0 V IN V IL V IH V in -V TP Şekil-6.3 Evirici çıkış karakerisriği Yukarıda belirildiği gibi her lojik konumda ile oprak arasında seri ranzisorlardan biri kesimdedir. Yapının sadece konum değişirme sırasında akım akmakadır (Şekil 6.4). Saik akım ve bu nedenle saik güç harcaması ise çok küçükür. Bu durum, sisem asarımı açısından büyük bir avanaj sağlar. I 0 V i Şekil -6.4 Evirici akımı ncak CMOS yapılar genellikle benzer yapıları, yani kapasiif yükleri sürerler. Konum değişirme sırasında bu kapasiif yükün doldurulup boşalılması gerekir. DEĞİL (NOT) V TN -V TP 3. TEMEL LOJİK İŞLEMLER ve BU İŞLEMLERİ GERÇEKLEŞTİREN KPILR Tek girişli, ek çıkışlı bir kapıdır. Girişeki işarein evriği çıkışa yansır. Şekil 5 e NOT kapısının simgesel göserimi ve durum ablosu verilmişir. Y Y=' Y Şekil-6.5 Evirici kapısı ve doğruluk ablosu

5 NOT kapısının CMOS gerçeklenmesi ise, daha önce incelenen CMOS evirici ile verilmişir (Şekil 6.2). VE (ND) VE-DEĞİL (NND) Bir VE kapısı, iki veya daha çok girişe sahipir ve aşağıdaki anıma uygun olarak davranır. Çıkış sadece üm girişler 1 seviyesinde olduğu zaman 1 konumunda olur. VE kapısının simgesel göserimi, iki girişli halde durum ablosu ve dalga şekilleri Şekil 6.6 da verilmişir. B Y B Y Şekil-6.6 VE kapısı, doğruluk ablosu ve çıkış gerilimi VE-DEĞİL fonksiyonu, VE nin evriğidir; lojik sembolü, durum ablosu ve dalga şekilleri Şekil 6.7 de verilmişir. B Y B Y Şekil-6.7 NND kapısı, doğruluk ablosu ve çıkış gerilimi

6 VE-DEĞİL kapısının CMOS gerçeklemesi Şekil 6.8 de görüldüğü gibidir. Yapının saik analizi CMOS evirici benzeridir. 0 veya 1 durumunda ve oprak arasındaki yol üzerinde mulaka kesimde bir ranzisor bulunmakadır. P-MOS P-MOS V 0 N-MOS N-MOS B Şekil-6.8 CMOS VE-DEĞİL (NND) kapısının gerçeklenmesi Deney-6.1: VE-DEĞİL (NND) kapısının lojik davranışını incelemek üzere 4011 CMOS ümdevresinden yararlanarak Şekil 6.9 daki devreyi ranzisor direnç ve harici LED elemanı olmaksızın kurun. Yani lojik kapı çıkışını doğrudan CDET üzerindeki LED lere verin. Deney-6.2: 1 ve 2 anaharları yardımıyla ve B girişlerini uygun konumlara geirerek LED in davranışına göre Y çıkışını inceleyin ve NND elemanına ai doğruluk ablosunu çıkarın. Deney-6.3: Sadece NND kapıları kullanarak NOT ve NND işlemleri nasıl gerçekleşirilebilir, inceleyin.

7 V CC 1K V CC V CC 1 2 B Y 33K LED BC237 VEY (OR) - VEY DEĞİL (NOR) Şekil-6.9 ND kapısını inceleme devresi İki veya daha çok girişe sahip olabilen bir OR kapısının davranışı: Girişlerinden herhangi birisi 1 seviyesinde olduğu zaman çıkış 1 olur. şeklinde verilebilir. VEY (OR) kapısının simgesel göserimi, iki girişli ha için durum ablosu ve dalga şekilleri Şekil 6.10 da verilmişir. B Y B Y Şekil 6.10 OR kapısı, doğruluk ablosu ve çıkış gerilim şekli VEY-DEĞİL fonksiyonu VEY nın evriğidir (Şekil 6.11) ve Şekil 6.12 de görüldüğü gibi CMOS olarak gerçeklenebilir.

8 B Y B Y Şekil-6.11 NOR kapısı, doğruluk ablosu ve çıkış gerilim şekli Sadece VEY-DEĞİL (NOR) kapılarından faydalanarak DEĞİL, VE, VEY işlemlerini nasıl gerçekleyebileceğinizi düşünün. P-MOS P-MOS V 0 N-MOS B N-MOS Şekil-6.12 VEY-DEĞİL (NOR) kapısının gerçeklenmesi 4. İKİLİ DEVRELER 4.1 Çif Kararlı İkili Devreler (Bisable mulivibraor, flip-flop) Daha önce incelenen VE-DEĞİL (NND) ve VEY-DEĞİL (NOR) kapılarının yardımı ile girişlerdeki değerlere göre çıkışı iki seviyede değer alabilen ve her iki seviyede kararlı olabilen devreler gerçeklenebilir. Bu devrelerin iki çıkışı vardır ve bir çıkış diğer çıkışaki işarein evriğidir. Şekil 6.13 de VEY-DEĞİL (NOR) kapıları ile gerçekleşirilen çif kararlı ikili devre ve durum ablosu görülmekedir.

9 S Q' S R Q Q' 0 0 hafıza R Q Şekil-6.13 SR-çif kararlı ikili devresi ve durum ablosu Devrenin S (SET-yazma) girişi 1, R (RESET-silme) girişi 0 yapıldığı zaman çıkışlar Q=1, Q =0 değerlerini alır. Bundan sonra S=0 yapılırsa durum değişmez. R=1, S=0 yapıldığında ise Q=0, Q =1 durumu oluşur. S=1,R=1 durumu isenmeyen (yasak) konumdur (Neden?). Deney-6.4: Şekil 13 deki devreye benzer şekilde VE-DEĞİL (NND) kapıları kullanarak çif kararlı ikili devre elde edin. Deney-6.5: Bu devrenin lojik davranışını daha önce yapığınız ölçümlere benzer şekilde inceleyin. Yeni durumda oluşan durum ablosunu çıkararak elde eiğiniz durum ablosunu yorumlayın. Yukarıda incelediğimiz ikili devreler, en basi emel ikili yapılardır ve SR flip- flop olarak adlandırılırlar. Elekronik sisemlerde, hafıza elemanı olarak, ayrıca sayma ve frekans bölme işlemlerini gerçeklemek üzere kullanılırlar. 4.2 Tek Kararlı İkili Devreler (Monosable Mulivibraor) R V in C V 01 V x V 02 NOR1 NOR2 Şekil-6.14 Tek kararlı ikili devre Dışarıdan bir eki gelmediği sürece bir kararlı konumda bulunan bu devreler, girişe uygulanacak bir darbe ile durum değişirirler. Devredeki elemanların belirlediği bir süre boyunca bu yarı kararlı durumda kalan devrenin çıkışı, bu sürenin sonunda ekrar kararlı seviye değerini alır. Bu ür devrelerden darbe şekillendirici, gecikirici olarak ve zaman düzenlerinde yararlanılabilir.

10 Şekil 6.14 e direnç, kapasie ve VEY-DEĞİL (NOR) kapılarından yararlanılarak gerçekleşirilmiş bir ek kararlı ikili devre görülmekedir. Devrenin davranışını inceleyelim: Devreye eiklemesi için Şekil 6.15a da görülen işare uygulansın. <0 da R den akım akmadığı durumda v x = gerilimi vardır. Böylece kondansaörün uçlarındaki gerilim: olarak bulunur. v c = v o1 v x = - = 0 =0 anında eikleme işarei uygulandığında, 1 numaralı VEY-DEĞİL ( NOR) kapısının çıkışı 0 değerine düşer; v c hemen değişemediğinden (v c (0 + )=0), v x nokası da 0 değerine iner. Bu durumda iki nolu NOR kapısının çıkışı ve bir nolu NOR kapısının bir girişi 1 değerine çıkar. C kapasiesi, R direnci üzerinden dolmaya, v x gerilimi de yükselmeye başlar. V x geriliminin değeri iki nolu NOR kapısının eşik gerilimine erişinceye kadar (v in girişi 0 a inse bile) kapılar konum değişirmezler. v x geriliminin zamanla değişimi aşağıdaki gibi verilebilir: v x () = (1-e -/RC ) Genellikle asarım, CMOS kapılarının eşik gerilimleri /2 olacak şekilde yapılır. v x = /2 değerine ulaşığında (=T 1 ) 2 nolu NOR kapısının çıkışı konum değişirir (v o2 =0) ve her iki girişinde de 0 değeri bulunan 1 nolu NOR kapısının çıkışı v o1 = değerini alır. (Kapının eşik değerinin /2 olduğu durum için T 1 değerini R ve C ye ağlı olarak bulun.) Kondansaörün uçlarındaki v c gerilimi hemen değişemeyeceğinden v x nokasının gerilimi: v x (T 1 + ) = + V T (V T = /2 için v x (T 1 + ) = 3/2 ) değerini alır. Kondansaörün aynı zaman sabii ile boşalması ile devre ekrar <0 daki duruma döner. Devrenin çeşili nokalarının gerilimlerine ilişkin dalga şekilleri Şekil 6.15 e verilmişir. v x geriliminin T 1 anında 3/2 değerine yükselmesinin NOR kapısındaki MOS elemanı açısından ehlikeli olacağı göz önüne alınarak (Neden?) bu duruma karşı nasıl bir önlem alınabileceğini arışın. Deney-6.6: Tek kararlı ikili devreleri incelemek amacıyla Şekil 6.16 daki devreyi kurun. Deney-6.7: Devrede ranzisorun koleköründeki gerilimin zamana göre değişimini çizin.

11 Deney-6.8: Devrenin girişe uygulanan kare dalganın bir periyodu boyunca V R çıkışının zamana göre değişimini çizin. Elde eiğiniz grafiği Şekil 6.15 eki ile karşılaşırın. Deney-6.9: Şekil 14 deki devreyle sizin kurduğunuz devre arasındaki farkları arışın. V in V>V 0 T<T 1 V 02 0 T 1 V 02 0 V x T 1 +V T =3 /2 V T = /2 0 y=x 1/2 T 1 Şekil-6.15 Gerilim dalga şekilleri V CC y=x -2 V in 1.5nF 10K V C BC109 C V 01 V R V 02 NND1 2.2nF NND2 POT 4.7K Şekil-6.16 Ölçme devresi

12 (DENEY-6) ÖLÇME SONUÇLRINI İŞLEME KISMI Deneyi Yapıran raşırma Görevlisi Deney Günü ve Saai Deneyi yapan öğrencinin: dı ve Soyadı: Numarası: Grup Numarası: E-posası: V in V R V 02

13 EK-BİLGİLER DENEY 6 - RPORD İSTENENLER Deney esnasında yapılan üm çalışmalar özelenecek, elde edilen sonuçların eorik olarak beklenen sonuçlarla uyuşup uyuşmadığı belirilecekir. Varsa oluşan farklılıkların sebebi ifade edilmelidir. Son kurulan ek kararlı ikili devre bilgisayar desekli bir asarım aracıyla (örneğin PSpice, LT Spice) analiz edilecek, elde edilen veriler deneyde bulunan verile ile karşılaşırılacakır. Tek kararlı ikili devrenin nasıl çalışığı deney esnasında elde edilen grafikler üzerinden yorumlanmalıdır. Tek kararlı ikili devrelerin kullanım yerine örnek veriniz. İçerik haricinde rapora göserilen özen ve sarf edilen gayre de değerlendirmeyi de ekileyecekir. Son güncelleme: r. Gör. Osman Ceylan