BÜLENT ECEVĠT ÜNĠVERSĠTESĠ MÜHENDĠSLĠK FAKÜLTESĠ ELEKTRĠK-ELEKTRONĠK MÜHENDĠSLĠĞĠ BÖLÜMÜ Öğretim Yılı- Bahar Dönemi

Transkript

1 BÜLENT ECEVĠT ÜNĠVERSĠTESĠ MÜHENDĠSLĠK FAKÜLTESĠ ELEKTRĠK-ELEKTRONĠK MÜHENDĠSLĠĞĠ BÖLÜMÜ Öğretim Yılı- Bahar Dönemi LOJĠK DEVRELER LABORATUVARI DENEY FÖYÜ Hazırlayanlar: ArĢ. Gör. Gülhan USTABAġ KAYA ArĢ. Gör. UFUK ġan 1

2 LOJĠK DEVRELER LABORATUARI GENEL BĠLGĠLER Öğretim Üyesi: Doç.Dr. Zehra SARAÇ Laboratuar Sorumluları: ArĢ. Gör. Gülhan USTABAġ KAYA ArĢ.Gör. Ufuk ġan Laboratuar ÇalıĢmalarının Amacı: a. Lojik Tasarım dersinde elde edilen teorik bilgilerin laboratuar ortamında geliģtirilmesi, b. Kombinezonsal ve ardıģıl sayısal sistemlerin, tasarlanması, kurulması, yorumlanması ve oluģan hataların ayıklanması konusunda pratik bilgilerin elde edilmesidir. Deneyler: Toplam 10 deney yapılacaktır ( Deney1 Deney10 ). Üçüncü haftadan itibaren deneyler yapılmaya baģlanacaktır. Öğrenciler katılmadıkları sadece ( 1 ) deneyi yılsonunda, telafi deneyi ( Deney11 ) olarak yapabilirler. Telafi deneyinde not yükseltmek için daha önce yapılan bir deney yapılamaz. Devam Zorunluluğu: Her öğrenci Laboratuar Notu alabilmek için en az 8 deneye ( telafi deneyi dâhil ) katılmak zorundadırlar. Yılsonunda en fazla 3 deneye katılmamıģ veya rapor vermemiģ öğrenciler devamsızlıktan kalırlar. Laboratuar Notu: Her deneyden önce ön çalıģmalar kontrol edilecektir. Ayrıca her deneyden sonra rapor hazırlama kılavuzunda belirtildiği Ģekilde bir grup raporu hazırlanacaktır. Öğrencilerin o deneyden alacağı notu, laboratuar çalıģması ve rapor notu belirleyecektir. Öğrencilerin katılmadıkları veya rapor vermedikleri deneylerin notu sıfır olarak belirlenecektir. Yılsonunda Laboratuar Notu Ortalaması, tüm deney notlarının toplanıp 10 a bölünmesiyle elde edilen notun %60 ı ve laboratuardan final sınavında alınan notun %40 ı alınarak belirlenecektir. 2

3 LOJĠK DEVRELER LABORATUARI RAPOR YAZIM KILAVUZU Laboratuar raporları, bilimsel bir çalıģmada elde edilen sonuçları sunmak üzere aģağıdaki kurallara uygun olarak hazırlanacaktır. Grup elemanları her deneyden sonra ortak bir grup raporu hazırlayacaklardır. Raporlar beyaz A4 kâğıtlarının tek yüzüne, mümkünse bilgisayar ile ya da okunaklı bir el yazısı ile yazılarak hazırlanacaktır. Çizimler bilgisayar ortamında ya da cetvel kullanarak özenle yapılacaktır. Raporlar bilimsel ve teknik bir anlatım tarzı kullanılarak Türkçe olarak yazılacaktır. Raporlar, deneyi yapan tüm öğrencilerin isimlerinin ve imzalarının yer aldığı tek tip kapak sayfası ile baģlayacaktır. Kapak sayfasını, dersin web sayfasında ve fotokopicide bulabilirsiniz. Bunların dıģında farklı yapılarda kapaklar kullanılmayacaktır. Raporlar deneyin yapıldığı tarihten en geç bir hafta sonraki deneye kadar laboratuar sorumlusu öğrenciye teslim edilmiģ olacaktır. Teslim zamanından daha geç getirilen raporlar kabul edilmeyecektir. Teslim edilmeyen raporların notu sıfır olarak belirlenecektir. Raporlar aģağıdaki bölümlerden oluģacaktır: Amaç: Deneyde hangi konuların incelenmesi ve öğrenilmesi amaçlanmaktadır? Devre Çizimleri: Deneylerde kurduğunuz devrelerin lojik çizimi raporda yer alacaktır. Çizimler bilgisayar programında yapılacaktır. Bu diyagram üstünde elemanların kullanılan uçları katalogdaki isimleri ile belirtilecektir. Sonuçlar: Deneyin her bölümü için elde edilen sonuçlar (tablo, çizim, gözlem) düzgün ve okunaklı bir Ģekilde yazılacak ve yorumlanacaktır. Eğer deneyde istenmiģse teorik olarak beklenen değerler ile deneyde elde edilen sonuçlar karģılaģtırılacaktır. Sorular: Ön Hazırlık bölümünde sorulan soruların cevapları rapora yazılacaktır. Yorum ve GörüĢler: Öğrenciler isterlerse deneyle ilgili yorum ve görüģlerini bu bölüme yazabilirler. Rapor Kapağı: Raporlar sonraki sayfada verilen rapor kapağıyla birlikte verilecektir. Kapakta deney no, grup no ve tarih yazılması unutulmayacaktır. 3

4 LOJĠK DEVRELER LABORATUARI RAPOR KAPAK FORMATI BÜLENT ECEVĠT ÜNĠVERSĠTESĠ MÜHENDĠSLĠK FAKÜLTESĠ ELEKTRĠK-ELEKTRONĠK MÜHENDĠSLĠĞĠ BÖLÜMÜ LOJĠK DEVRELER LABORATUVARI DENEY RAPORU Deney No: Deneyin Adı: Raporu Hazırlayan: Deneyi Yapanlar-Grup Numarası: Deney Tarihi- Deney Saati: Raporun Teslim Edildiği Tarih: Gecikme: Rapor Notu: 4

5 DENEY 1 DENEYĠN ADI AND,OR,NOT KAPILARININ ENTEGRELERLE GERÇEKLENMESĠ DENEYĠN AMACI AND,OR,NOT kapılarını entegre yardımıyla gerçekleyerek doğruluk tablolarının çıkarılması, Entegre kullanımın öğrenilmesi. GEREKLĠ ELEMANLAR 1X7404(NOT kapısı) 1X7408(AND kapısı) 1X7432(OR kapısı) 1X330 ohm 1x LED TEORĠ AND KAPISI: 7408 TTL veya 4081 CMOS entegreleridir. Her iki entegrenin içerisinde 4 adet AND kapısı mevcuttur. Bir AND kapısının çıkıģı giriģlerin çarpımına eģittir. Çarpma iģlemi Binary yapılır. Bir AND kapısının giriģlerinin tümü mantıksal 1 olduğunda çıkıģ mantıksal 1'dir. Eğer herhangi bir giriģ mantıksal 0 ise çıkıģ mantıksal 0'dır. IC 7408 QUADRATURE 2 GĠRĠġLĠ AND KAPISI 5

6 OR KAPISI: 7432 TTL veya 4071 CMOS entegreleridir. GiriĢlerinden herhangi birisi mantıksal 1 ise çıkıģ mantıksal 1 dir. IC 7432 QUADRATURE 2 GĠRĠġLĠ OR KAPISI NOT KAPISI: 7404 TTL veya 4009 CMOS entegreleridir. ÇıkıĢı giriģ voltajının mantıksal tersidir. IC 7404 HEX NOT KAPISI ÖN HAZIRLIK TTL ve CMOS devrelerinin farklılıklarını, avantajlarını ve dezavantajlarını araģtırınız. AND, OR, NOT kapılarını kullanarak bir devre tasarlayınız. PSPICE veya Proteus programlarından herhangi biriyle tasarladığınız devreyi gerçekleyiniz. DENEYSEL ÇALIġMA Teori kısmında anlatılan kapıların doğruluk tablosunu sırasıyla çıkartınız. 6

7 SONUÇLAR 7

8 DENEY 2 DENEYĠN ADI NAND,NOR,EXOR KAPILARININ ENTEGRELERLE GERÇEKLENMESĠ DENEYĠN AMACI NAND, NOR, EXOR kapılarını entegre yardımıyla gerçekleyerek doğruluk tablolarının çıkarılması, Entegre kullanımın öğrenilmesi. GEREKLĠ ELEMANLAR 1X7400(NAND kapısı) 1X7402(NOR kapısı) 1X7486(EXOR kapısı) 1X330 ohm 1x LED TEORĠ NAND KAPISI: 7400 TTL veya 4011 CMOS entegreleridir. AND kapısının çıkıģına bir NOT kapısı bağlanmasıyla elde edilir. IC 7400 QUADRATURE NAND KAPISI 8

9 NOR KAPISI: 7402 TTL veya 4001 CMOS entegreleridir. OR kapısının çıkıģına bir NOT kapısının bağlanmasıyla elde edilir. IC 7402 QUADRATURE NOR KAPISI EXOR KAPISI: 7486 TTL veya 4030 CMOS entegreleridir. Ġki giriģ aynı ise çıkıģ mantıksal 0, Ġki giriģ farklı ise çıkıģ mantıksal 1 dir. IC 7486 EXOR kapısı aģağıda gösterilmiģtir. ÖN HAZIRLIK NAND, NOR, EXOR kapılarını kullanarak bir devre tasarlayınız. Sadece NAND kapılarını kullanarak EXOR kapısını tasarlayınız. PSPICE veya Proteus programlarından herhangi biriyle tasarladığınız devreyi gerçekleyiniz. DENEYSEL ÇALIġMA Teori kısmında anlatılan kapıların doğruluk tablosunu sırasıyla çıkartınız. Ön hazırlık çalıģmasında tasarladığınız EXOR kapısının doğruluk tablosunu çıkartınız. 9

10 SONUÇLAR 10

11 DENEY 3 DENEYĠN ADI Sayısal sistemlerde toplama ve çıkarma iģlemleri ile yapılan sadeleģtirme teknikleri, Boole Cebri DENEYĠN AMACI Lojik tasarımı için gerekli yöntemleri öğrenmek, mantık kapılarını kullanarak istenilen bir lojik fonksiyonunu Boole Cebri Yöntemi ile en sade hale getirebilmek ve sadeleģtirme tekniklerini kavramak. GEREKLĠ ELEMANLAR Devre tasarımı öğrenciler tarafından yapılacaktır. Verilen tasarıma göre malzemeyi her grup kendi belirleyecektir. TEORĠ Lojik devre tasarımında amaç, problemin analizi, en verimli metodu kullanarak problemin çözümü ve en ucuz metodu kullanmaktır. Problemin çözümünde ilk safha doğruluk tablosunun çizilmesidir. n sayıdaki giriģ değiģkeni için 2n olasılığı mümkün olan tüm durumları ve yapılması istenilen sistemin giriģ değerlerine karģılık gelen her ihtimal için çıkıģ çalıģma durumları yazılır. Problemin çözümünde ikinci safha, doğruluk tablosundaki giriģler yardımıyla Boole eģitliğinin yazılmasıdır. ÇıkıĢ eģitliğinin her bir ifadesi, "1" çalıģma durumunda olan giriģ değiģkenlerinin çalıģma durumunu gösterir. Problemin çözümünün üçüncü safhasında bulunan Boole eģitliği sadeleģtirilir. Lojik problemin son safhasında ise sadeleģtirilen devrenin eģitliği çizilir. ÖN HAZIRLIK Bir fabrikadaki dört motordan en az üçünün çalıģtığı anda çıkıģı "1" olan devreyi tasarlayınız. ÇıkıĢ kapasitesi (Fan-Out) ve yayılım gecikmesi(propagation delay) terimlerini araģtırınız. Herhangi bir lojik kapının çıkıģ kapasitesinin nasıl arttırılacağını araģtırınız. PSPICE veya Proteus programlarından herhangi biriyle tasarladığınız devreyi gerçekleyiniz. 11

12 DENEYSEL ÇALIġMA Ön hazırlık çalıģmasında tasarladığınız devreyi entegreleri kullanarak kurunuz. GiriĢ değerlerine bütün ihtimalleri uygulayarak çıkıģ değerini not ediniz. SONUÇLAR 12

13 DENEY 4 DENEYĠN ADI LOJĠK ĠFADELER, LOJĠK FONKSĠYONLARIN GÖSTERĠLMESĠ DENEYĠN AMACI Mantık kapılarını kullanarak istenilen bir lojik fonksiyonunun gerçeklenmesini öğrenmek ve fonksiyonları birer deneyle gözlemlemek. GEREKLĠ ELEMANLAR Verilen tasarıma göre malzemeyi her grup kendi belirleyecektir. ÖN HAZIRLIK Lojik Ġfadeler ve Lojik Fonksiyonlar hakkında kısa bir bilgi veriniz. F=X ' YZ +XY ' Z + X ' Y ' Z ' fonksiyon ifadesini en sade biçimde gösterilecek Ģekilde çözünüz. EXOR kapılarını kullanarak sadeleģtirdiğiniz fonksiyonun devresini tasarlayınız. PSPICE veya Proteus programlarından herhangi biriyle tasarladığınız devreyi gerçekleyiniz. DENEYSEL ÇALIġMA Ön hazırlık çalıģmasında tasarladığınız devreyi entegreleri kullanarak kurunuz. GiriĢ değerlerine bütün ihtimalleri uygulayarak çıkıģ değerini not ediniz. X Y Z F 13

14 DENEY 5 DENEYĠN ADI De Morgan Teoremi ile devre tasarımı DENEYĠN AMACI De Morgan Teoremini kullanarak VE iģlemi ile VEYA iģlemi arasında dönüģüm yapmak. GEREKLĠ ELEMANLAR 1X 7408 (AND kapısı) 1X 7432 (OR kapısı) 2X 330 Ω 2X LED TEORĠ DE MORGAN TEOREMĠ DeMorgan teoremleri Boolean matematiğinin en önemli teoremleridir. De Morgan teoremi kullanılarak VEYA iģlemi ile VE iģlemi arasında dönüģüm yapılabilir. De Morgan teoremi ile iģlemler sadeleģtirilerek daha basit hâle getirilebilir. Bu teoremi açıklamadan önce Boolean çarpma ve Boolean toplama iģlemi arasındaki iliģkiyi açıklayalım."boolean matematiğinde çarpma iģleminin komplementeri toplama iģlemine eģittir." A,B gibi iki değiģkenin VEDEĞĠL kapısına uygulanması ile elde edilen ifade bu iki değiģkenindeğilinin alınmasından sonra VEYA'lanması ile elde edilen ifadeye eģittir. 14

15 Teorem1: Teorem-1'e ait kapı eģitliği ve doğruluk tablosu "Boolean matematiğinde toplama iģleminin komplementeri çarpma iģlemine eģittir." A, B gibi iki değiģkenin VEYA DEĞĠL kapısına uygulanması ile elde edilen ifade bu iki değiģkenin değilinin alınmasından sonra; giriģler VE lojik iģlemi ile elde edilen ifadeye eģittir. Teorem2: Teorem-2'ye Ait Kapı EĢitliği ve Doğruluk Tablosu ÖN HAZIRLIK F 1 = a ' b c ' + a ' b ' c ve F 2 = a (b ' c+ bc) fonksiyonlarının De Morgan Teoremini kullanarak tümleyen ifadelerini yazınız. Bulduğunuz ifadeleri AND ve OR kapılarını kullanarak tasarlayınız. PSPICE veya Proteus programlarından herhangi biriyle tasarladığınız devreyi gerçekleyiniz. 15

16 DENEYSEL ÇALIġMA Ön Hazırlık kısmında tasarladığınız devreyi kurunuz ve çıkıģları gözlemleyiniz. GiriĢ değerlerine bütün ihtimalleri uygulayarak çıkıģ değerini not ediniz. A B C F 16

17 DENEY 6 DENEYĠN ADI Lojik Fonksiyonlarının Kapılarla Gösterilmesi ve SadeleĢtirme DENEYĠN AMACI Tümlesik devre olarak üretilmiģ kapı devreleri kullanarak: indirgenmiģ fonksiyonların gerçeklestirilmesi. GEREKLĠ ELEMANLAR Verilen tasarıma göre malzemeyi her grup kendi belirleyecektir. TEORĠ Lojik ifadelerin, lojik kapı entegre devreleri kullanılarak gerçekleģtirilmesi için öncelikle verilen ifadelerin sadeleģtirilmesi gerekmektedir. Daha sonra giriģleri lojik 0 ve lojik 1 uygulanarak gerçekleģtirilen devrenin lojik fonksiyonu sağlayıp sağlamadığı test edilecektir. ÖN HAZIRLIK %45 %30 %15 %10 A B C D X 17

18 A,B,C,D sinyallerinin orantısal olarak dağılımı yüzde olarak tabloda verilmiģtir. Bu sinyaller aktif kabul edildiğinde lojik 1, pasif kabul edildiğinde lojik 0 değerini almaktadır. Aktif sinyallerin orantısal toplamı %50 nin üzerinde olduğu durumda çıkıģı lojik1, %50 nin altında olduğu durumda lojik 0 kabul ettiğimizde tablodaki çıkıģ değerlerini bulunuz. Bulduğunuz lojik değerlerine göre bir X fonksiyonu oluģturunuz. OluĢturulan X fonksiyonunu en sade haline getiriniz. SadeleĢtirilmiĢ fonksiyonu NAND ve NOR kapıları ile tasarlayınız. PSPICE veya Proteus programlarından herhangi biriyle tasarladığınız devreyi gerçekleyiniz. DENEYSEL ÇALIġMA Ön Hazırlık kısmında NAND ve NOR kapıları ile tasarladığınız devreleri kurunuz ve çıkıģları gözlemleyiniz. GiriĢ değerlerine bütün ihtimalleri uygulayarak çıkıģ değerlerini tablo çizerek gösteriniz. 18

19 DENEY 7 DENEYĠN ADI KARNOUGH HARĠTALARI YARDIMI ĠLE LOJĠK ĠFADELERĠN SADELEġTĠRĠLMESĠ. DENEYĠN AMACI Lojik ifadeleri Karnough haritaları yardımı ile çarpımların toplamı formunu kullanarak yapılan sadeleģtirme tekniğini kavramak. GEREKLĠ ELEMANLAR 1X7400(NAND kapısı) 1X330 ohm 1x LED TEORĠ Karnough haritaları yardımı ile yapılan sadeleģtirme iģlemi indirgenmiģ ifadenin formuna göre çarpımların toplamı veya toplamların çarpımı olmak üzere iki ayrı Ģekilde olabilir. Lojik ifadeleri Karnough haritaları yardımı ile çarpımların toplamı formunda indirgerken; I.Doğruluk tablosundan alınan değerler Karnough haritasına aktarılır. II. Karnough haritasında 1 olan kareler uygun bileģkelere alınır. a) BileĢke oluģtururken içinde 1 olan karelerin sayısı 2n kadar olmalıdır. Bir kare birden fazla bileģke içinde bulunabilir. Karelerin bileģke oluģturabilmeleri için birbirlerine komģu olmaları gerekmektedir. KarĢılıklı köģe ve kenarlardaki kareler birbirlerine komģu kare sayılırlar. III. BileĢke sonuçları VEYA lanır ve indirgenmiģ eģitlik elde edilir. BileĢke içinde durum değiģtiren degiģtiren değiģkenler varsa ( 1 den 0 a veya 0 dan 1 e) bu değiģkenler dikkate alınmaz. BileĢke içindeki karelerinde durum değiģtirmeyen değiģkenler varsa indirgemede bu değiģkenler dikkate alınır. Eğer durum değiģtirmeye değiģkenler Lojik-0 ise değiģkenlerin değili, Lojik-1 ise değiģkenlerin kendisi yazılır. 19

20 ÖN HAZIRLIK Karnough haritaları yöntemini kullanarak F= AB ' (CD) ' + AB ' C D ' + (ABCD) ' lojik ifadesinin Karnough Haritaları yardımı ile en sade halini elde ediniz.elde edilen fonksiyonu NAND kapıları ile gerçekleyiniz. PSPICE veya Proteus programlarından herhangi biriyle elde ettiğiniz fonksiyonu gerçekleyiniz. DENEYSEL ÇALIġMA Ön Hazırlık kısmında NAND kapıları ile tasarladığınız devreleri kurunuz ve çıkıģları gözlemleyiniz. GiriĢ değerlerine bütün ihtimalleri uygulayarak çıkıģ değerlerini tablo çizerek gösteriniz. A B C D X 20

21 DENEY 8 DENEYĠN ADI KODLAYICI (ENCODER), KOD ÇÖZÜCÜ (DECODER) DENEYĠN AMACI Kombinasyonel Devre Elemanları Yardımı ile Kodlayıcı (Encoder) ve Kod Çözücü (Decoder) devrelerinin gerçekleģtirilerek çalıģmalarının incelenmesi GEREKLĠ ELEMANLAR 1X X X 330 Ω 2X LED TEORĠ KOD ÇÖZÜCÜ (DECODER) Decoder, N giriģ hattından oluģan binary giriģ bilgisini 2 N çıkıģ hattına çevirebilen kombinasyonel devredir. Decoderler Ģekilde görüldüğü gibi yapı olarak N binary giriģ hattını M çıkıģ hattına çevirdiklerinden dolayı NxM ya da N-M decoder olarak adlandırılır. Burada M=2 N iliģkisi söz konusudur. NxM DECODER GENEL GÖRÜNÜġÜ Genel olarak decoderlar IC paketler içerisinde 2x4,3x8,4x10,4x16 Ģeklinde düzenlenmiģ olarak bulunurlar. AĢağıdaki Ģekillderde decoder devresi ve doğruluk tablosu görülmektedir.decoder devresi görüldüğü gibi A ve B giriģlerine ve bu giriģlerin kombinasyonuna bağlı olarak dört çıkıģa sahiptir. 21

22 2x4 DECODER DEVRESĠ 2X4 DECODER DOĞRULUK TABLOSU KODLAYICI (ENCODER) Encoder bir decoderin tersi iģlem yapan kombinasyonel bir lojik devredir. Bir encoder devre 2 N giriģ hattına ve N çıkıģ hattına sahiptir. ÇıkıĢ hatlarından 2 N değiģken giriģ için binary kodlar üretir. GiriĢler M ve çıkıģlar N olarak adlandırıldığında MxN ya da M-N encoder olarak tanımlanabilir. MxN ENCODER ĠN GENEL GÖRÜNÜġÜ 22

23 ÖN HAZIRLIK entegresi ile 3x8 decoder devresi tasarlayınız entegresi ile 8x3 encoder devresi tasarlayınız. PSPICE veya Proteus programlarından herhangi biriyle tasarladığınız devreyi gerçekleyiniz. DENEYSEL ÇALIġMA Ön hazırlık çalıģmasında tasarladığınız decoder ve encoder devrelerini kurarak çıkıģlarını gözlemleyiniz. 23

24 DENEY 9 DENEYĠN ADI R-S, J-K,D,T FLĠP-FLOPLARI DENEYĠN AMACI R-S, J-K,D,T flip-floplarının doğruluk tablolarının çıkarılması. GEREKLĠ ELEMANLAR 1X X X X7404 2X330 ohm 2XLED TEORĠ Sayısal 0 ve 1 bilgilerinin depolanması iģlemi amasıyla kullanılan en temel hafıza elemanları flip-floplardır. R-S FLĠP-FLOP: 24

25 J-K FLĠP-FLOP: J-K Flip-Flop çalıģma yapısı olarak tetiklemeli R-S Flip-Flopa benzer. Ancak R-S Flip-Flop için yasaklanan 1-1 giriģi J-K Flip-Flopu iğle kullanılır hale getirilmiģtir. D FLĠP-FLOP: D tipi Flip-Flop Ģekil ve yapı olarak R-S Flip-Flopa çok benzemektedir. Tek farkı S ve R giriģleri arasına bir adet değil kapısı bağlanarak S giriģini D giriģi olarak kabul eder. D Flip- Flop giriģine uygulanan lojik seviyeyi her tetikleme anında örnekleyerek çıkıģına aktarır. 25

26 T(TOGGLE) FLĠP-FLOP: T tipi Flip-Flop J-K tipi Flip-Flop un aynısı olup, J ve K giriģleri birleģtirilip T tipi Flip-Flop oluģturulmuģtur. Her iki giriģ birleģtirildiğine göre, T giriģine 0 uygulamak J=0,K=0 yapmaktır ki, bu durumda çıkıģ bir önceki halini korur. T=1 uygulayarak J=1,K=1 yapmıģ oluruz ki bu durumda, çıkıģ bir önceki halinin tersini alır. ÖN HAZIRLIK J-K, D Flip-Floplarıyla ilgili katalog bilgilerini edinin, bağlantı bacaklarının fonksiyonun araģtırın. PSPICE veya Proteus programlarından herhangi biriyle tasarladığınız devreyi gerçekleyiniz. DENEYSEL ÇALIġMA R-S Flip-Flop devresini NAND kapılarıyla gerçekleģtirin, doğruluk tablosunu oluģturun. J-K Flip-Flop devresini önce NAND kapılarıyla, daha sonra 7476 yardımıyla gerçekleyiniz. Doğruluk tablolarını çıkarınız. D Flip-Flop deversini 7474 yardımıyla gerçekleyiniz. Doğruluk tablolarını çıkarınız. T Flip-Flop devresini 7476 yardımıyla gerçekleyiniz. Doğruluk tablolarını çıkarınız. 26

27 SONUÇLAR 27

28 DENEY 10 DENEYĠN ADI SHĠFT REGĠSTERS (KAYMALI KAYDEDĠCĠLER) DENEYĠN AMACI Shift Register temel mantığını ve yapısını anlamak. GEREKLĠ ELEMANLAR 2X X 330 Ω 4X LED TEORĠ Flip-Flopların temel özelliklerinden birisi de bilgi depolama kabiliyetleridir. Flip-Floplarla gerçekleģtirilen ve bilgi saklama veya kaydırma amacına yönelik devreler kaydedici devreler olarak adlandırılır. Yapı itibariyle en çok D Flip-Flopların kullanıldığı register devrelerinde ilave herhangi bir kapıya ihtiyaç duyulmazken, RS ve JK Flip-Floplarla gerçekleģtirilen register devrelerinde NOT kapısına ihtiyaç vardır. AĢağıdaki Ģekilde D Flip-Floplarla gerçekleģtirilmiģ bir kaydırıcı kaydedici devre bulunmaktadır. 28

29 Seri giriģ ilk Flip-Flop data giriģine uygulanmaktadır. Ġlk tetikleme ile birlikte D giriģindeki data Q çıkıģına aktarılır. Bir Flip-Flop'un Q çıkıģının diğer Flip-Flop'un D giriģine bağlanmasıyla ikinci CP tetikleme ile birlikte birinci Flip-Flop yeni datayı örneklerken ikinci Flip-Flop Q değerini örnekleyerek çıkıģına aktarır. Böylelikle her tetiklemede seri giriģten uygulanan data kaydırılmıģ olur. Yukarıdaki tabloda da görüldüğü gibi seri data gririģine sırasıyla datası uygulanmakta, her bir CP shift pulse'inde FFQ çıkıģları biri basamak sağa kaydırılmaktadır. FF 4 Q paralel çıkıģların dördüncüsüdür. Aynı zamanda registerin seri çıkıģını da oluģturmaktadır. 29

30 ÖN HAZIRLIK Shift reister devrelerinde sağa kaymalı olarak kurulan devreleri sola kaymalı hale getirmek için ne gibi değiģiklikler yapılmalıdır. Shift register devreleri nerelerde kullanılır. PSPICE veya Proteus programlarından herhangi biriyle tasarladığınız devreyi gerçekleyiniz. DENEYSEL ÇALIġMA ġekilde gösterilen Shift Register devresini kurun. Paralel çıkıģlara akım sınırlayıcı bir direnç ve LED bağlayın. GiriĢe kare dalga uygulayın. ÇıkıĢ sinyalini giriģ sinyali ile birlikte gözleyin. 30