BAHAR DÖNEMİ MANTIK DEVRELERİ LABORATUVARI DENEY FÖYÜ BALIKESİR ÜNİVERSİTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ

2017-2018 BAHAR DÖNEMİ MANTIK DEVRELERİ LABORATUVARI DENEY FÖYÜ BALIKESİR ÜNİVERSİTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ

KL-22001 Ana Modül DC Güç Kaynağı: Modüllere yapılacak olan 5V ve/veya 12V beslemeler için kullanılacak olan kısım. Veri Anahtarları: Sisteme yapılacak olan girişler için kullanılacak olan kısım. Soldaki kırmızı anahtarlar ile sağdaki mavi dip-switchler aynı işlevi görmekte olup sadece paketleri farklıdır. Lojik Göstergeler: Sistemden alınacak çıkışları ikilik tabanda görmek için kullanılacak olan kısımdır. Aktifyüksek devreler için yanan LED aktif, sönük olan LED pasif anlamına gelmekteyken, aktif-alçak devreler için sönük olan LED aktif, yanan LED pasif anlamına gelmektedir.

DENEY 1- Yarım ve Tam Toplayıcı Devreler DENEYİN AMACI 1. Aritmetik birimdeki yarım ve tam toplayıcıların karakteristiklerini anlamak. 2. Temel kapılar ve IC kullanarak yarım ve tam toplayıcı gerçekleştirmek. GENEL BİLGİLER Toplama devreleri, Yarım Toplayıcı (YT) ve Tam Toplayıcı (TT) olarak ikiye ayrılır. Yarım toplayıcılar, 2 li toplama kurallarını takip eder ve sadece 1 bitin toplanmasını dikkate alır. Toplama sonucunda bir elde ve bir toplam elde edilir. 2 li toplamada, iki sayının toplamı 1 den büyükse elde meydana gelir. Aşağıdaki yarım toplayıcı ile yapılan 2 li toplama işlemlerini inceleyin. 1 ile 1 toplandığında, toplam 0 ve elde 1 olur. Yarım-toplayıcının toplama işlemi, 1- bitlik sayılarla sınırlıdır. Tam toplayıcı, 2-bitten daha uzun sayılar için toplama işlemi gerçekleştirebilir. Aşağıda gösterilen tam toplayıcı işlemlerini inceleyin. Tam toplayıcı, iki adet yarım toplayıcı kullanılarak gerçekleştirilebilir. Şekil 3-1-1'de, yarım ve tam toplayıcıların devreleri ve sembolleri gösterilmiştir. (a) Yarım toplayıcı (b) Tam toplayıcı Şekil 3-1-1 Yarım ve tam toplayıcılar 2 bitten daha uzun sayıları toplarken, toplamları eşzamanlı olarak üretmek için, Şekil 3-1- 2'de gösterilen bağlantı yada Paralel Giriş kullanılmalıdır.

Bununla birlikte, bir sonraki toplayıcının çıkışı ancak, bir önceki toplayıcının eldesi belli olduktan sonra kesin olarak belirlenebilir. Örneğin Şekil 3-1-2 de, FA1 in eldesi belli olmadıkça, FA2 nin toplam sonucu kesin olarak belirlenemez. Şekil 3-1-2 4-bitlik tam toplayıcı FA1, A1 ile B1 i topladığı zaman, S1 toplamı ve C1 eldesi elde edilir. Bu elde FA2 tarafından A2 ve B2 ye eklenerek yeni bir S2 toplamı ve C2 eldesi üretilir. Şekil 3-1-2 deki durumda, dört toplayıcının toplam sonucu aynı anda belirlenemez ve toplama işlemi gecikmeye uğrar. Bu gecikme, Look-Ahead (Öngörülü) toplayıcı kullanılarak ortadan kaldırılabilir. Look-Ahead toplayıcılar, bir sonraki toplama işlemini gerçekleştirmek için bir önceki toplayıcıyı beklemek zorunda değildir ve böylece zamandan kazanılır. Boolean ifadesi aşağıdaki gibidir: Pi = Ai Å Bi Gi = Ai. Bi Çıkış ve elde aşağıdaki gibi ifade edilebilir: Si = Pi Å Ci Ci+1 = Gi + PiCi Gi, "Elde Üreteci" olarak adlandırılır. Ai ve Bi 1 iken, Gi 1 dir ve elde girişinden bağımsızdır. Pi, Elde Taşıyıcı olarak adlandırılır ve Ci ile Ci+1 arasındaki elde iletir. Eğer her adımın elde fonksiyonunda, bir önceki elde C1 yerine konulursa: C2 = G1 + P1 C1 C3 = G2 + P2 C2 = G2 + P2 G1 + P2 P1 C1 C4 = G3 + P3 C3 = G3 + P3 P2 G1 + P3 P2 P1 C1 Şekil 3-1-3'te, öngörülü elde üretecinin elde devresi gösterilmiştir. 74182 tümdevresi, bir TTL öngörülü elde üretecidir.

Şekil 3-1-3 Öngörülü elde üreteci 2 li toplayıcılar, BCD toplayıcılara dönüştürülebilir. 4 bitlik en büyük BCD sayı 9 ve en büyük 4-bitlik ikili sayı decimal 15 sayısına eşdeğer olduğu için, ikili toplayıcılar ile BCD toplayıcılar arasında 6 sayılık bir fark vardır. İkili toplayıcılar, BCD sayıları toplamak için kulanıldıklarında, aşağıdaki koşullar altında sonuca 6 sayısı eklenmelidir: 1. Elde varken 2. Toplam 9 dan büyükken Eğer ağırlık sırası S8, S4, S2, S1 ise ve toplam 9 dan büyükse, sonuç S8S4 + S8S2 dir. Eğer elde (CY) oluşmuşsa, sonuca 6 sayısı eklenmelidir: Cn=CY + S8S4 + S8S2 Şekil 3-1-4 te, BCD toplayıcı devresi gösterilmiştir. Şekil 3-1-4 BCD toplayıcı

KULLANILACAK ELEMANLAR 1. KL-22001 Temel Elektrik Devreleri Deney Düzeneği 2. KL-26002 Kombinasyonel Lojik Devre Deney Modülü a. U1 74LS04 INV b. U2/U6 74LS86 XOR c. U3 74LS08 AND d. U4 74LS32 OR e. U5 74LS83 Tam Toplayıcı DENEYİN YAPILIŞI A. Temel Lojik Kapılar ile Yarım ve Tam Toplayıcı Gerçekleştirilmesi 1. KL-26002 modülünü, KL-22001 Temel Elektrik Devreleri Deney Düzeneğinin üzerine koyun ve a bloğunu belirleyin. 2. Şekil 3-1-5'teki bağlantı diyagramı ve Şekil 3-1-6'daki yarım toplayıcı devresi yardımıyla gerekli bağlantıları yapın. KL-22001 Düzeneğindeki +5VDC sabit güç kaynağını, KL-26002 modülüne bağlayın. Şekil 3-1-5 Bağlantı diyagramı (KL-26002 blok a)

Şekil 3-1-6 Yarım toplayıcı devresi 3. A ve B girişlerini sırasıyla SW0 ve SW1 veri anahtarlarına bağlayın. F1 ve F2 çıkışlarını, L1 ve L2 Lojik Göstergelerine bağlayın. 4. A ve B için, Tablo 3-1-1 deki giriş dizilerini takip edin ve çıkış durumlarını kaydedin. GİRİŞLER ÇIKIŞLAR SW1(B) SW0 (A) ELDE(F1) TOPLAM (F2) 0 0 0 1 1 0 1 1 Tablo 3-1-1 5. Şekil 3-1-7'deki bağlantı diyagramı ve Şekil 3-1-8'deki tam toplayıcı devresi yardımıyla gerekli bağlantıları yapın. Şekil 3-1-7 Bağlantı diyagramı (KL-26002 blok a)

Şekil 3-1-8 Tam toplayıcı devresi 6. A, B, C yi SW0, SW1 ve SW3 e bağlayın. A girişi toplanacak sayıyı, B girişi eklenen sayıyı ve C girişi önceki eldeyi ifade etmektedir. F3 ve F5 çıkışlarını, L1 ve L2 Lojik Göstergelerine bağlayın. 7. Tablo 3-1-2 deki giriş dizilerini takip edin ve çıkış durumlarını kaydedin. GİRİŞLER ÇIKIŞLAR SW3(C) SW2(B) SW1(A) ELDE (F3) TOPLAM (F5) 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 Tablo 3-1-2 B. Tümdevre (IC) ile 4-Bitlik Tam Toplayıcı Gerçekleştirme 1. KL-26002 modülünü, KL-22001 Temel Elektrik Devreleri Deney Düzeneğinin üzerine koyun ve b bloğunu belirleyin. U5, 7483 4-bitlik ikili tam toplayıcıdır. Y5 girişini toprağa bağlayın. Böylece Y0~Y3'e bağlı olan U6'nın ÖZEL VEYA kapıları, tampon gibi davranır. 2. X0~X3 (eklenen) ve Y0~Y3 (toplanan) girişlerini sırasıyla, SW0~SW3 ve SW4~SW7 veri anahtarlarına bağlayın. F1'i (elde çıkışı) L1'e ve F8~F11 i (toplam) L2~L5'e bağlayın. KL-22001 Düzeneğindeki +5VDC sabit güç kaynağını, KL-26002 modülüne bağlayın.

Şekil 3-1-9 Bağlantı diyagramı (KL-26002 blok b) 3. Tablo 3-1-3 deki giriş dizilerini takip edin ve ikili F1 ile onaltılı Σ çıkışlarını kaydedin. X = X3 X2 X1 X0 Y = Y3 Y2 Y1 Y0 Σ = Σ3 Σ2 Σ1 Σ0 GİRİŞLER ÇIKIŞLAR Y X Σ F1 0 0 0 1 0 6 0 9 0 F 1 3 1 6 1 8 3 6 4 8 4 F 8 7 9 9 A B C E F F Tablo 3-1-3

SONUÇLAR 1. Toplayıcılar, yarım toplayıcı ve tam toplayıcı olarak sınıflandırılabilirler. 2. İkili toplayıcılar, BCD kod toplayılara dönüştürülebilirler. "Öngörülü" toplayıcı devresi oldukça karmaşıktır. Çok yüksek hızlar gerekli olmadıkça, çok sık kullanılmaz.

DENEY 2- ÖZEL VEYA, Ve-Veya-Değil Kapı Devresi, Karşılaştırıcı Devreler DENEY 2-1- ÖZEL VEYA Kapı Devresi DENEYİN AMACI 1. ÖZEL VEYA kapısının karakteristiklerini anlamak. 2. VE DEĞİL kapıları yada temel lojik kapılar ile ÖZEL VEYA kapısı gerçekleştirmek. GENEL BİLGİLER ÖZEL VEYA kapısının sembolü Şekil 2-3-1 de gösterilmiştir. F çıkışı, AÅB=! # +!#% ifadesine eşittir. Şekil 2-3-2 (a) ve (b)'de gösterildiği gibi, ÖZEL VEYA kapıları, DEĞİL, VEYA, VE, VEYA DEĞİL yada VE DEĞİL kapıları kullanılarak veya dört adet VE DEĞİL kapısı kullanılarak gerçekleştirilebilir. Şekil 2-3-1 ÖZEL VEYA kapısının sembolü (a) Temel kapılar ile oluşturulmuş (b) VE DEĞİL kapıları ile oluşturulmuş Şekil 2-3-2 ÖZEL VEYA kapısı devreleri & =!# +!# olduğu için, B=0 iken, & =!. 0 +!. 0 =!. 1 = 1 olur ve devre tampon gibi davranır. B=1 iken, & =!. 1 +!. 1 =!. 1 =! olur ve devre değilleyici gibi davranır. Diğer bir deyişle, ÖZEL VEYA kapısının giriş durumu, kapının tampon yada değilleyici gibi davranacağını belirler. Bu deneyde, ÖZEL VEYA kapıları gerçekleştirmek ve giriş ve çıkışlar arasındaki ilişkiyi incelemek için temel lojik kapılar kullanılacaktır. KULLANILACAK ELEMANLAR 1. KL-22001 Temel Elektrik Devreleri Deney Düzeneği 2. KL-26001 Kombinasyonel Lojik Devre Deney Modülü a. U9/U12 74LS00 NAND b. U10 SN7416 INV DENEYİN YAPILIŞI A. VE DEĞİL Kapıları ile ÖZEL VEYA Kapısı Gerçekleştirilmesi 1. KL-26001 modülünü, KL-22001 Temel Elektrik Devreleri Deney Düzeneğinin üzerine koyun ve b bloğunu belirleyin. Şekil 2-3-3(a)'daki bağlantı diyagramı ve Şekil 2-3- 3(b)'deki devreye göre gerekli bağlantıları yapın. A'yı SW1'e, D'yi SW2'ye, F1'i L1'e,

F2'yi L2'ye, F3'ü L3'e ve F4'ü L4'e bağlayın. KL-22001 Düzeneğindeki +5VDC sabit güç kaynağını, KL-26001 modülüne bağlayın. (a) Bağlantı diyagramı (KL-26001 blok b) (b) Eşdeğer devre Şekil 2-3-3 VE DEĞİL kapıları ile gerçekleştirilen ÖZEL VEYA kapısı 2. A ve D için Tablo 2-3-1 deki giriş dizilerini takip edin ve çıkışları kaydedin. GİRİŞLER ÇIKIŞLAR SW2(D) SW1(A) F1 F2 F3 F4 0 0 0 1 1 0 1 1 Tablo 2-3-1 B. Temel Kapılar ile ÖZEL VEYA Kapısı Gerçekleştirilmesi 1. KL-26001 modülünü, KL-22001 Temel Elektrik Devreleri Deney Düzeneğinin üzerine koyun ve a bloğunu belirleyin. Şekil 2-3-4(a)'daki bağlantı diyagramı ve Şekil 2-3- 4(b)'deki devreye göre gerekli bağlantıları yapın. KL-22001 Düzeneğindeki +5VDC sabit güç kaynağını, KL-26001 modülüne bağlayın. 2. A,B girişlerini SW1,SW2'ye, F1, F2, F3 çıkışlarını L1, L2, L3'e bağlayın.

(a) Bağlantı diyagramı (b) Eşdeğer devre Şekil 2-3-4 Temel kapılar ile gerçekleştirilen ÖZEL VEYA kapısı 3. A ve B için Tablo 2-3-2 deki giriş dizilerini takip edin ve çıkışları kaydedin. GİRİŞLER ÇIKIŞLAR SW2(B) SW1(A) F1 F2 F3 0 0 0 1 1 0 1 1 Tablo 2-3-2 SONUÇLAR 1. ÖZEL VEYA kapısı, temel lojik kapılarla ya da 4 adet VE DEĞİL kapısıyla gerçekleştirilebilir. Bununla birlikte, 4 adet VE DEĞİL kapısı kullanmak daha basittir. 2. ÖZEL VEYA kapısı, çıkışına bir DEĞİL kapısı eklenerek, ÖZEL VEYA DEĞİL (XNOR) kapısına dönüştürülebilir. DENEY 2-2 VE-VEYA-DEĞİL (AOI) Kapı Devreleri DENEYİN AMACI 1. Birleşik lojiğin temel prensibini anlamak. 2. Temel kapılar ile AOI kapısını gerçekleştirmek.

GENEL BİLGİLER VE-VEYA-DEĞİL (AOI) kapısı, iki VE kapısı, bir VEYA kapısı ve bir DEĞİL kapısından oluşur. AOI nın sembolü Şekil 2-4-1 de gösterilmiştir. F çıkışı için Boolean ifadesi: F = AB + CD (1) Şekil 2-4-1 AOI kapısı De Morgan teoremi uygulanırsa: F = (A + B) (C + D) (2) Denklem (1) aynı zamanda Çarpımlar Toplamı olarak ifade edilir. Denklem (2) aynı zamanda Toplamlar Çarpımı olarak ifade edilir. Temel olarak, AOI kapısı bir Çarpımlar Toplamı lojik kombinasyonudur. KULLANILACAK ELEMANLAR 1. KL-22001 Temel Elektrik Devreleri Deney Düzeneği 2. KL-26001 Kombinasyonel Lojik Devre Deney Modülü a. U9 74LS00 NAND b. U10 SN7416 INV DENEYİN YAPILIŞI 1. KL-26001 modülünü, KL-22001 Temel Elektrik Devreleri Deney Düzeneğinin üzerine koyun ve a bloğunu belirleyin. Şekil 2-4-2'deki devreler, gerçek AOI devresini ve eşdeğer devresini içermektedir. (a) Bağlantı diyagramı (KL-26001 blok a)

(b) Gerçek devre (c) Eşdeğer devre Şekil 2-4-2 AOI devresi 2. A, A1, B, B1 girişlerini sırasıyla SW0, SW1, SW2, SW2 veri anahtarlarına bağlayın. F3, F4 çıkışlarını, L1 ve L2 Lojik Göstergelerine bağlayın. KL-22001 Düzeneğindeki +5VDC sabit güç kaynağını, KL-26002 modülüne bağlayın. 3. B B1 değerini 0 yapın. A ve A1 için Tablo 2-4-1 deki giriş dizilerini takip edin ve çıkışları kaydedin. B B1=0 A1 A F3 F4 0 0 0 1 1 0 1 1 Tablo 2-4-1 F3, VE fonksiyonu (F3=A A1) gibi davranıyor mu? 4. B B1 0 iken, F3, VE fonksiyonu (F3=A A1) gibi davranıyor mu? 5. A A1=0 iken, B ve B1 için Tablo 2-4-2 deki giriş dizilerini takip edin ve çıkışları kaydedin?

A A1=0 B1 B F3 F4 0 0 0 1 1 0 1 1 Tablo 2-4-2 F3, VE fonksiyonu (F3=B B1) gibi davranıyor mu? 6. A A1 0 iken, F3 VE fonksiyonu (F3=B B1) gibi davranıyor mu? 7. F3, F3=A A1+B B1 fonksiyonunu sağlıyor mu? SONUÇLAR 1. AOI kapısı, iki VE kapısı ve bir VEYA DEĞİL kapısı kullanılarak gerçekleştirilebilir. 2. Aşağıdaki TTL tümdevreler AOI işlevine sahiptir: 7450, 7451, 7453, 7454, 7460, 7464 ve 6465. Bunların bazıları iki girişli, bazıları ise çok girişli VEYA kapılarıdır. Bazıları da, lojik kombinasyonları mümkün kılmak için, çoğaltılmış giriş uçlarına yada açık çıkış kapılarına sahiptir.

DENEY 3- Kodlayıcı Devreler DENEYİN AMACI 1. Kodlayıcı devrelerin çalışma prensibini anlamak. 2. Temel kapılar ve IC kullanarak kodlayıcı gerçekleştirmek GENEL BİLGİLER Kodlayıcı, bir yada daha fazla girişi alıp, belirli bir çıkış kodu üreten kombinasyonel bir lojik devredir. Bir anda sadece bir giriş tetiklenir. Şekil 4-1-1 de, n-bit girişli ve m-bit çıkışlı bir kodlayıcı gösterilmiştir. Girişlerden birisi tetiklendiği zaman, çıkışlarda m-bitlik bir çıkış kodu üretilecektir. Şekil 4-1-1 NxM kodlayıcı Sekizliği-İkiliye Kodlayıcı Sekizliği-ikiliye kolayıcı, Şekil 4-1-2'de gösterilmiştir. Kodlayıcı, 8 adet oktal girişe A1~A7 (0~7) ve üç adet ikili çıkışa Q0, Q1, Q2 (000~111) sahiptir. A0 girişi 0 iken, buna karşılık gelen Q2Q1Q0 çıkışı 000 değerine eşittir. Şekil 4-1-2 Sekizliği-ikiliye kodlayıcı Gerçekte A0 girişi, kapı girişine bağlanmamıştır. A1= 1 iken, çıkış Q2Q1Q0=001, A2= 1 iken çıkış Q2Q1Q0=010 olur. Girişler arasında birden fazla 1 değeri bulunamaz. Örneğin, aynı anda A2= 1 ve A3= 1 olursa, Q2Q1Q0=011 olur. A3 ve A4 aynı anda 1 olursa, Q2Q1Q0=111 olur. Bu çıkışların ikisi de doğru değildir.

Matris Kodlayıcı Eğer istenen özellikleri sağlayan bir kodlayıcı ticari olarak mevcut değilse, diyotlar kullanılarak istenilen özelliklerde bir kodlayıcı gerçekleştirilebilir. Şekil 4-1-3 te, diyotlarla gerçekleştirilmiş basit bir matris kodlayıcı gösterilmiştir. Şekil 4-1-3 Matris kodlayıcı Bir anda, X0~X4 girişlerinin sadece biri tetiklenebilir. X0= 1 iken, Y3Y2Y1Y0= 1011, X1= 1 iken Y3Y2Y1Y0= 0110 olur. Dijital devrelerde bazen, çeşitli giriş sinyallerini öncelik sırasına göre işlemek gerekebilir. Böyle devrelerde, "Öncelikli Kodlayıcı" olarak adlandırılan ve girişleri öncelik sırasına göre işleyen, özel bir kodlayıcı türü kullanılmalıdır. Yüksek önceliğe sahip bir giriş kapısı aktifken, düşük öncelikli girişlerin durumu dikkate alımaksızın, yüksek öncelikli girişe karşılık gelen çıkış değeri geçerli olur. 74147, bir 10x4 BCD öncelikli kodlayıcıdır. Giriş önceliği artan sıradadır, yani 1 no.lu giriş en düşük önceliğe, 9 nolu giriş en yüksek önceliğe sahiptir. Çıkışlar, BCD kodundadır. 74147, 10x4 desimalden-bcd ye öncelik kodlayıcı tümdevresi için fonksiyon tablosu, Tablo 4-1-1de verilmiştir. Kodlayıcı, dokuz veri hattını, 4 hat BCD ye dönüştürür. Tüm dokuz veri hattının yüksek seviyede olması, giriş olmaması yada girişin desimal sıfır olmasına karşılık olarak, sıfır olarak kodlanır. Tablo 4-1-1 74147 fonksiyon tablosu

74147 nin hem giriş hem çıkkışları alçak aktifitr. 1~9 girişlerinin tümü yüksek durumdayken, çıkış DCBA= HHHH olur. 2 ve 5 girişi aynı anda aktifken, çıkış, daha yüksek önceliğe sahip olan 5 girişi tarafından belirlenir. 2, 5 ve 7 girişleri aynı anda aktifken, çıkışı, 7 girişi belirler. KULLANILACAK ELEMANLAR 1. KL-22001 Temel Elektrik Devreleri Deney Düzeneği 2. KL-26003 Kombinasyonel Lojik Devre Deney Modülü a. U1 74LS04 INV b. U3 74LS86 XOR c. U4 74LS08 AND 3. KL-26004 Kombinasyonel Lojik Devre Deney Modülü a. U1 74LS147 Kodlayıcı DENEYİN YAPILIŞI A. Temel Kapılar ile 4x2 Kodlayıcı Gerçekleştirilmesi 1. KL-26003 modülünü, KL-22001 Temel Elektrik Devreleri Deney Düzeneğinin üzerine koyun ve a bloğunu belirleyin. Şekil 4-1-4'deki bağlantı diyagramı yardımıyla gerekli bağlantıları yapın. Şekil 4-1-4 Bağlantı diyagramı (KL-26003 blok a)

2. KL-22001 Düzeneğindeki +5VDC sabit güç kaynağını, KL-26003 modülüne bağlayın. 3. A~D girişlerini SW0~SW3 veri anahtarlarına, F8 ve F9 çıkışlarını L0 ve L1 Lojik Göstergelerine bağlayın. 4. D, C, B, A için Tablo 4-1-2'deki giriş dizilerini takip edin ve çıkış durumlarını kaydedin. D C B A F9 F8 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 Tablo 4-1-2 5. Şekil 4-1-5'de gösterildiği gibi, A-A1 arasındaki klipsi çıkartın ve A1-F1 arasına yerleştirin. Diğer bağlantıları değiştirmeyin.

B. TTL IC ile 10x4 Kodlayıcı Gerçekleştirilmesi 1. KL-26004 modülünü, KL-22001 Temel Elektrik Devreleri Deney Düzeneğinin üzerine koyun ve a bloğunu belirleyin. Şekil 4-1-6'daki 71147 (U1) desimalden-bcd ye öncelik kodlayıcı tümdevresi, aşağıdaki adımlarda kullanılacaktır. KL-22001 Düzeneğindeki +5VDC sabit güç kaynağını, KL-26002 modülüne bağlayın. Şekil 4-1-6 Bağlantı diyagramı (KL-26004 blok a) 2. A1~A8 girişlerini, SW0~SW7'ye ve A9 u D7'ye bağlayın. F1~F4 çıkışlarını, L1~L4 Lojik Göstergelerine bağlayın. Tablo 4-1-4'teki giriş dizilerini takip edin ve çıkış durumlarını kaydedin. SONUÇLAR A9 A8 A7 A6 A5 A4 A3 A2 A1 F4 F3 F2 F1 0 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 1 1 1 1 1 1 1 1 0 0 0 1 1 1 1 1 0 1 1 1 0 0 1 1 0 1 1 0 1 1 0 1 1 0 0 0 1 1 1 1 1 0 0 0 0 0 1 1 1 Tablo 4-1-4 1. Kodlayıcıların giriş sayıları, çıkış sayılarından daha fazladır. 2. Kodlayıcıların çıkış kodları, sadece uzmanlar tarafından okunabilir. 3. Kodlayıcıların çıkışı, kod çözücüler tarafından çözülmelidir.

DENEY 4 Flip-Floplar DENEYİN AMACI 1. Kombinasyonel ve ardışıl lojik devreler arasındaki farkları ve çeşitli bellek birimi uygulamalarını anlamak. 2. Çeşitli flip-flop türlerinin çalışma prensiplerini ve uygulamalarını incelemek. GENEL BİLGİLER Şekil 7-1-1 de, iki DEĞİL (NOT) yada TÜMLEME kapısı gösterilmiştir. IC2 nin çıkışı IC1 in girişine bağlanmıştır. IC1 in çıkışı 1 ise, IC2 nin çıkışı 0 olur. IC2 nin çıkışı IC1 in girişine bağlı olduğu için, IC1 in girişi tekrar 1 e çevrilmiş olur. Eğer IC1 in girişine harici bir darbe uygulanırsa IC1 in çıkışı 0, IC2 nin çıkışı 1 olur (IC1 in çıkışı tekrar 0 a döner). Şekil 7-1-1 İki NOT kapısı ile oluşturulan RS mandal (latch) Harici darbe A, IC2 nin çıkışı B olarak ifade edilirse, A ya da B 1 olduğu zaman, IC1 in çıkışı 0 olur. Şekil 7-1-1 deki NOT kapıları, iki adet NOR kapısıyla değiştirilirse ve iki giriş R ve S olarak ifade edilirse, Şekil 7-1-2 deki R-S flip-flop elde edilmiş olur. R = Reset (sıfırlama) girişi, Q çıkışını 0 yapar. S = Set (birleme) girişi, Q çıkışını 1 yapar. Şekil 7-1-2 İki NOR kapısı ile oluşturulan RS flip-flop IC1 in çıkışı Q (normal çıkış) olarak adlandırılırken, IC2 nin çıkışı ise! (tümleyen çıkış) olarak adlandırılır. Flip-flop, uygun bir lojik giriş uygulandığında durum değiştirir, güç sağlandığı sürece yada girişi değişene kadar kararlı durumda kalır. Çoğu durumda, flip-floplar NOR yada NAND kapılarıyla gerçekleştirilir. Şekil 7-1-3, NOR kapılarıyla gerçekleştirilmiş bir pozitif lojik R-S flip-flopu, Şekil 7-1-4 ise, NAND kapılarıyla gerçekleştirilmiş bir negatif lojik R-S flip-flopu göstermektedir. R-S flip-flop, en basit flip-flop olup diğer flip-flopları gerçekleştirmek için kullanılabilir. Bu yüzden RS flip-flop, temel-flip-flop olarak da adlandırılır. Tablo 7-1-1 de, R-S flip-flopun doğruluk tablosu gösterilmiştir. Qn şimdiki çıkış durumunu ifade ederken, Qn+1 ise bir sonraki çıkış durumunu ifade eder.

Şekil 7-1-3 NOR RS flip-flop Şekil 7-1-4 NAND RS flip-flop Tablo 7-1-1 RS flip-flop doğruluk tablosu R-S flip-flopun doğruluk tablosundan aşağıdaki sonuçlar çıkarılabilir: (1) R=0 ve S=0 iken Qn+1=Qn dir, yani Qn+1 bir önceki Qn durumuna ( 0 yada 1 olabilir) eşittir. (2) R=0 ve S=1 iken, flip-flop birlenir (Qn+1= 1 ). (3) R=1 ve S=0 iken, flip-flop sıfırlanır (Qn+1= 0 ). (4) R=1 ve S=1 iken, Qn+1 aynı anda hem 0 hem 1 olmaya çalışır. Çıkış aynı anda iki duruma sahip olamayacağı için, R=S=1 durumunda Qn+1 tanımsız yada belirsiz dir. Şekil 7-1-5 te, R-S flip-flopun tam sembolü gösterilmiştir. CK saat sinyalidir ve flip-flop, saat sinyali mevcut ise, durum değiştirecektir. PR = Preset ; Saat sinyaline bakmaksızın, Q çıkışını 1 yapar. CL = Clear (Sil) ; Saat sinyaline bakmaksızın, Q çıkışını 0 yapar. Şekil 7-1-5 R-S flip-flop Bir R-S flip-flop kullanılarak, D flip-flop gerçekleştirilebilir. D flip-flopun sembolü ve R-S flipflop ile gerçekleştirilme şeması sırasıyla Şekil 7-1-6(a) ve (b) de gösterilmiştir.

(a) Sembol (b) RS flip-flop ile gerçekleştirilmesi Şekil 7-1-6 D flip-flop D flip-flop, genellikle veri iletimi için kullanılır. Doğruluk tablosu Tablo 7-1-2 de gösterilmiştir. Tablo 7-1-2 D flip-flop doğruluk tablosu Bir D flip-flop kullanılarak, T flip-flopu gerçekleştirilebilir. T flip-flopun sembolü ve D flip-flop ile gerçekleştirilme şeması sırasıyla Şekil 7-1-7(a) ve (b) de gösterilmiştir. T flip-flopun doğruluk tablosu Tablo 7-1-3 te gösterilmiştir. (a) Sembol (b) D flip-flop ile gerçekleştirilmesi Şekil 4-7 T flip-flop Tablo 7-1-3 Tablo 7-1-3 ten görüldüğü gibi, T flip-flopun çıkış durumu sadece T=1 ve CK=1 iken değişir. Başlangıçta Qn= 0 kabul edilirse, T=1 ve CK=1 olduğunda, T flip-flopun çıkışı 1 olur. T flip-flopun çıkışı, tekrar T=1 ve CK=1 oluncaya kadar, 1 durumunda kalır ve koşul sağlanınca tekrar 0 durumuna döner.

T flip-flopun çıkışı, T=1, CK=1 olduğu zaman, 0 ve 1 arasında durum değiştirir. T flipflopun bu benzersiz karakteristiğinden yararlanılarak, 2 ye bölme devreleri gerçekleştirilebilir. Şekil 7-1-8 e bakılacak olursa, iki giriş dalga şekline karşılık, sadece bir çıkış dalga şekli vardır. T flip-floplar genellikle sayıcıların gecikme devrelerinde kullanılır. Şekil 7-1-8 T flip-flopun giriş ve çıkışı J-K flip-flop, R-S flip-flopun belirsiz durumunu ortadan kaldırabilir. J-K flip-flopun sembolü, Şekil 7-1-9 da gösterilmiştir. Şekil 7-1-9 JK flip-flop Şekil 7-1-10 RS flip-flop ile gerçekleştirilmesi Şekil 7-1-10 da, R-S flip-flopla gerçekleştirilmiş bir J-K flip-flop eşdeğeri gösterilmiştir. Tablo 7-1-4 teki doğruluk tablosuna bakılacak olursa, J-K flip-flopun, J=1, K=1 ve CK=1 durumu dışında, S-R flip-flopuyla aynı olduğu,bu durumda da T flip-flopa benzediği görülür. Tablo 7-1-4 J-K flip-flop doğruluk tablosu

J-K flip-flop, belirsiz duruma sahip olmadığı ve hemen hemen tüm flip-flopları gerçekleştirmek için kullanılabildiği için, genel flip-flop olarak da adlandırılır. Şekil 7-1-11 de, bir Master/Slave J-K flip-flop devresi gösterilmiştir. Şekil 7-1-11 Master/Slave J-K flip-flop CK=0 iken, master flip-flop yeni giriş kabul etmez ve Q ve Q çıkışları aynı kalır, Q ve Q, uydu flip-flopun Q ve Q çıkışlarına iletilir. CK=1 iken master flip-flop yeni giriş kabul edebilir, ancak slave flip-flopun Q ve Q çıkışları değişmez. Şekil 7-1-12 de, master/slave flip-flopun zamanlama diyagramı verilmiştir. CK=1 iken, CK nın düşen kenarıyla son giriş değeri tutuluncaya kadar, giriş sürekli olarak değişir. CK=0 iken, slave flip-flop CK nın düşen kenarıyla tetiklendiği için, master flip-flopun çıkışı, slave flip flopa gönderilir. Şekil 7-1-12 Master/slave flip-flopun zamanlama diyagramı KULLANILACAK ELEMANLAR 1. KL-22001 Temel Elektrik Devreleri Deney Düzeneği 2. KL-26006 Ardışıl Lojik Devre Deney Modülü a. U2 74LS10 AND b. U3 74LS00 AND c. U5 74LS10 AND

DENEYİN YAPILIŞI A. Lojik Kapılar ile RS Flip-Flop Gerçekleştirmek 1. KL-26006 modülünü, KL-22001 Temel Elektrik Devreleri Deney Düzeneğinin üzerine koyun ve c bloğunu belirleyin. KL-22001 Düzeneğindeki +5VDC ve +12VDC sabit güç kaynaklarını, KL-26006 modülüne bağlayın. 2. A3,A4 girişlerini sırasıyla SW1,SW2 veri anahtarlarına ve F6,F7 çıkışlarını L1,L2 Lojik Göstergelerine bağlayın. F6 ve F7 nin durumları nedir? Gücü kapatın ve birkaç saniye sonra yeniden açın. Şu anda F6 ve F7 nin durumları nedir? Şekil 7-1-13 Bağlantı diyagramı (KL-26006 blok c) Şekil 7-1-14 NAND RS flip-flop 3. Tablo 7-1-5 teki giriş dizilerini takip edin. F6,F7 yi gözleyin ve kaydedin. Tablo 7-1-5 4. Tablo 7-1-5 teki sonuçlardan, Q ve Q çıkışları ile R ve S girişlerini belirleyin. R=, S=, Q=, Q=

5. Şekil 7-1-15 teki bağlantı diyagramı ve Şekil 7-1-16 daki devre yardımıyla gerekli bağlantıları yapın. CK2 yi +5V a bağlayın. 6. A1 ve A5 girişlerini sırasıyla SW1 ve SW2 girişlerine bağlayın. Şekil 7-1-15 Bağlantı diyagramı (KL-26006 blok c) Şekil 7-1-16 RS flip-flop 7. Tablo 7-1-6 daki giriş dizilerini takip edin. F6,F7 yi gözleyin ve kaydedin. Tablo 7-1-6

B. RS Flip-Flop Kullanarak D Flip-Flop Gerçekleştirmek 1. Şekil 7-1-17 deki bağlantı diyagramı ve Şekil 7-1-18 deki D flip-flop devresi yardımıyla gerekli bağlantıları yapın. Şekil 7-1-17 Bağlantı diyagramı (KL-26006 blok c) Şekil 7-1-18 D flip-flop 2. A1 i SW1 e, CK2 yi SWA Darbe Anahtarının A çıkışına ve F6 yı L1 Lojik Göstergesine bağlayın. 3. Tablo 7-1-7 deki giriş dizilerini takip edin. Çıkış durumlarını gözleyin ve kaydedin. SONUÇLAR Tablo 7-1-7 1. Bir flip-flopun çıkışı, sadece uygun lojik giriş uygulandığında durum değiştirir. Güç açık olduğu yada girişler değiştirlmediği sürece çıkış aynı kalır. 2. NOR kapıları kullanılarak gerçekleştirilen R-S flip-floplar, saatin yükselen kenarıyla, NAND kapıları kullanılarak gerçekleştirilen R-S flip-floplar ise saatin düşen kenarıyla tetiklenir. Çoğu durumda, flip-floplar NOR ve NAND kapılarıyla gerçekleştirilebilir.

DENEY 5 Kod Çözücü Devreler DENEYİN AMACI 1. Kod çözücü devrelerin çalışma prensibini anlamak. 2. Temel kapılar ve IC kullanarak kod çözücü gerçekleştirmek. GENEL BİLGİLER Kod çözücü, belirli bir ikili sayı yada kelimenin varlığını belirlemek için kullanılan lojik bir devredir. Kod çözücünün girişi paralel ikili sayıdır ve çıkışı, özel bir sayının bulunup bulunmadığını gösteren ikili sinyaldir. VE kapısı, sadece tüm girişleri 1 iken 1 çıkışına sahip olduğu için, temel bir kod çözücü olarak kullanılabilir. VE kapısı girişlerinin veriye uygun şekilde bağlanmasıyla, bütün ikili sayıların belirlenmesi sağlanabilir. İkiliden-Sekizliye Kod Çözücü İkiliden-sekizliye kod çözücü, Şekil 4-2-1'de gösterilmiştir. Üç ikili girişe (A, B,C) ve 8 adet sekizli çıkışa (Q0~Q8) sahiptir. CBA= 010 iken çıkış Q2= 1 olur. CBA= 111 iken, çıkış Q7= 1 olur. Şekil 4-2-1 İkiliden-Sekizliye kod çözücü KULLANILACAK ELEMANLAR 1. KL-22001 Temel Elektrik Devreleri Deney Düzeneği 2. KL-26003 Kombinasyonel Lojik Devre Deney Modülü a. U5 74LS48 BCD-7 Segment Kod Çözücü b. U6 74LS04 INV c. U7 74LS08 AND 3. Multimetre

DENEYİN YAPILIŞI A. Temel Kapılar ile 2x4 Kod Çözücü Gerçekleştirilmesi 1. KL-26003 modülünü, KL-22001 Temel Elektrik Devreleri Deney Düzeneğinin üzerine koyun ve c bloğunu belirleyin. KL-22001 Düzeneğindeki +5VDC sabit güç kaynağını, KL-26003 modülüne bağlayın. Şekil 4-2-2 Bağlantı diyagramı (KL-26003 blok c) 2. A ve B girişlerini, SW0 ve SW1 veri anahtarlarına, F1~F4 çıkışlarını L0~L3 Lojik Göstergelerine bağlayın. 3. A ve B için, Tablo 4-2-1 deki giriş dizilerini takip edin ve çıkışları kaydedin. B A F1 F2 F3 F4 0 0 0 1 1 0 1 1 Tablo 4-2-1

B. BCD den-7 Parçalı Göstergeye Kod Çözücü Gerçekleştirilmesi 1. KL-26003 modülünü, KL-22001 Temel Elektrik Devreleri Deney Düzeneğinin üzerine koyun ve b bloğunu belirleyin. KL-22001 Düzeneğindeki +5VDC sabit güç kaynağını, KL-26003 modülüne bağlayın. U5, 7448 dahili pull-up çıkışlı BCD den-7 parçalı göstergeye kod çözücü/sürücüdür. Şekil 4-2-4 Bağlantı diyagramı (KL-26003 blok b) 2. BCD girişleri D, C, B ve A'yı, sırasıyla SW3, SW2, SW1 ve SW0 veri anahtarlarına bağlayın. a~g kod çözücü çıkışlarını sırasıyla, DP1 girişleri a~g'ye bağlayın. RBI'yı SW7'ye, LT'yi SW6'ya ve BI/RBO'yu L0 Lojik Göstergesine bağlayın. 3. RBI="1" ve LT="1" olarak ayarlayın. D, C, B, A için Tablo 4-2-3 teki giriş dizilerini takip edin ve DP1 7-parçalı göstergenin çıkışlarını kaydedin. 4. LT="0" olarak ayarlayın. DP1 göstergesini gözleyin ve kaydedin.

D C B A Gösterge Örneği 0 0 0 0 0 0 0 0 1 1 0 0 1 0 2 0 0 1 1 3 0 1 0 0 4 0 1 0 1 5 0 1 1 0 6 0 1 1 1 7 1 0 0 0 8 1 0 0 1 9 1 0 1 0 X 1 0 1 1 X 1 1 0 0 X 1 1 0 1 X 1 1 1 1 X Tablo 4-2-3 5. RBI="0" ve LT="1" yapın. DP1 göstergesini gözleyin ve kaydedin. SONUÇLAR 1. Kod çözücü, kodlayıcının tam tersi fonksiyonlara sahiptir. 2. Kod çözücülerin en direkt iki uygulaması, sayılar ve kelimeler iledir. 3. 7442 tümdevresi, D=0 iken, 3x8 kod çözücü olarak çalışır.

DENEY 6 Multiplexer Devreleri DENEYİN AMACI 1. Multiplexer ın çalışma prensiplerini anlamak. 2. Lojik kapıları ve TTL tümdevre kullanarak multiplexer gerçekleştirmek. GENEL BİLGİLER Multiplexer (MUX), çok sayıda girişten birini seçip çıkışa gönderen lojik bir devredir. Çoklu girişlerden biri, seçme girişleri tarafından seçilir ve tek çıkışa gönderilir. Seçme girişlerinin sayısı multiplexer ın kapasitesini belirler. Örneğin tek seçme girişine sahip multiplexer, 2 den 1 e multiplexer olarak adlandırılır ve bir seçme girişi, sadece iki giriş arasında seçim yapabilir. Üç seçme girişli bir MUX, 3 seçme girişi, 8 girişten (2 3 =8) bir çıkış seçebileceği için, 8 den 1 e multiplexer olarak adlandırılır. MUX, bir çok giriş arasından bir çıkış seçtiği için, aynı zamanda Veri Seçici olarak da adlandırılır. F (CBA)=Σ(0, 1, 2, 6, 7) gibi lojik fonksiyonlar, multiplexer kullanılarak kolaylıkla gerçekleştirilebilir. F fonksiyonu, 0, 1, 2, 6, 7 durumlarından,!" +!" +!$ çarpımlar toplamı ifadesini üretir. Şekil 5-1-1 deki 4 ten 1 e MUX kullanılarak, çıkış, A, B seçme girişleri ve C tarafından belirlenir. CBA=000, 001, 010, 110, 111 olduğunda F çıkışı 1, diğer durumlarda ise 0 olur. Şekil 5-1-1 İki NOT kapısı ile oluşturulan RS mandal (latch) KULLANILACAK ELEMANLAR 1. KL-22001 Temel Elektrik Devreleri Deney Düzeneği 2. KL-26004 Kombinasyonel Lojik Devre Deney Modülü a. U5 74LS00 NAND b. U6 74151 MUX c. U7 74LS04 INV DENEYİN YAPILIŞI A. Lojik Kapılar ile 2 den 1 e Multiplexer Gerçekleştirmek 1. KL-26004 modülünü, KL-22001 Temel Elektrik Devreleri Deney Düzeneğinin üzerine koyun ve e bloğunu belirleyin. KL-22001 Düzeneğindeki +5VDC sabit güç kaynağını, KL-26004 modülüne bağlayın.

Şekil 5-1-2 Bağlantı diyagramı (KL-26004 blok e) 2. A,B girişlerini SW0,SW1 veri anahtarlarına; C seçme girişini SW2 ye ve F3 çıkışını L0 Lojik Göstergesine bağlayın. 3. Tablo 5-1-1 deki giriş dizilerini takip edin ve F3 ün durumlarını kaydedin. C=0 iken, çıkışı hangi giriş (A yada B) belirlemektedir? C=1 iken, çıkışı hangi giriş (A yada B) belirlemektedir? Tablo 5-1-1 B. Multiplexer Kullanarak Fonksiyon Oluşturmak 1. KL-26004 modülünü, KL-22001 Temel Elektrik Devreleri Deney Düzeneğinin üzerine koyun ve f bloğunu belirleyin. KL-22001 Düzeneğindeki +5VDC sabit güç kaynağını, KL-26004 modülüne bağlayın.

Şekil 5-1-3 Bağlantı diyagramı (KL-26004 blok f) 2. U6 (74151) yı kullanarak aşağıdaki fonksiyonu oluşturun. F (D, C, B, A) = Σ(0, 2, 4, 5, 7, 8, 10, 11, 15) 3. Şekil 5-1-3 teki bağlantı diyagramı yardımıyla gerekli bağlantıları yapın. D,C, B ve A girişleri 16 olası varyasyona sahipken, 74151 sadece 8 varyasyona sahip olduğu için, D, veri girişi olarak kullanılacaktır. 4. D,C, B ve A girişlerini sırasıyla SW3,SW2,SW1 ve SW0 veri anahtarlarına ve Y çıkışını, L0 Lojik Göstergesine bağlayın. Tablo 5-1-2 deki giriş dizilerini takip edin ve çıkış durumlarını kaydedin. Tablo 5-1-2

SONUÇLAR 1. Multiplexer devreleri birden çok girişe sahiptir, ancak, bir anda, sadece bir giriş seçilir. 2. Standart MSI multiplexer elemanlar kullanılırsa, Boolean fonksiyonların gerçekleştirilmesi çok daha basit olur. Aynı zamanda SSI kapı bağlantılarına gerek kalmadığı için, gerekli tümdevre sayısı ve güç tüketimi de azalır. 3. TTL multiplexer tümdevrelerinden bazıları şunlardır: 7497, 74167, 74164, 74153, 74157, 74151, 74152 ve 74154.

DENEY 7 Demultiplexer Devreleri DENEYİN AMACI 1. Demultiplexer devrelerinin çalışma prensiplerini anlamak. 2. CMOS tümdevreleri ve lojik kapıları kullanarak demultiplexer elde etmek. GENEL BİLGİLER Demultiplexer (DMUX), temelde multiplexer ın tam tersi bir lojik devredir. DMUX, tek girişe ve birden çok çıkışa sahiptir. Giriş, seçme girişleri sayesinde, çoklu çıkışlardan birine bağlanır. Demultiplexer, Veri Dağıtıcı veya Veri Yönlendirici olarak da adlandırılır. Şekil 5-2-1 Demultiplexer Üç seçme girişi A, B ve C düşük seviye durumundayken (CBA=000), D girişindeki veri 0 numaralı çıkışa gönderilir. CBA=010 iken, giriş 2 numaralı çıkışa gönderilir. Seçme girişlerinin ortak durumu, çıkış verisinin konumunu belirler. CBA=111 iken, giriş son çıkışa (7 numaralı) gönderilir. Multiplexer ve demultiplexer birleştirilerek, iletim hatlarının verimliliğini arttıran, uzun mesafe iletim sistemleri kurulabilir. Şekil 5-2-1(b) de, 16 giriş, 16 çıkış ve 4 seçme girişli bir MUX-DMUX kombinasyonal devresi gösterilmiştir. KULLANILACAK ELEMANLAR 1. KL-22001 Temel Elektrik Devreleri Deney Düzeneği 2. KL-26004 Kombinasyonel Lojik Devre deney Modülü a. U2 74HC4051 DEMUX b. U5 74LS00 NAND DENEYİN YAPILIŞI A. Lojik Kapılar ile 2 den 1 e Demultiplexer Gerçekleştirmek 1. KL-26004 modülünü, KL-22001 Temel Elektrik Devreleri Deney Düzeneğinin üzerine koyun ve e bloğunu belirleyin. KL-22001 Düzeneğindeki +5VDC sabit güç kaynağını, KL-26004 modülüne bağlayın.

Şekil 5-2-2 Bağlantı diyagramı (KL-26004 blok e) 2. A girişini, SW0 veri anahtarına; C seçme girişini SW3 anahtarına bağlayın. F1 ve F2 yi sırasıyla, L0 ve L1 Lojik Göstergelerine bağlayın. 3. C yi 0 a getirin ve A yı değiştirerek F1 ve F2 çıkışlarını gözleyin. 4. C yi 1 e getirin ve A yı değiştirerek F1 ve F2 çıkışlarını gözleyin. B. Demultiplexer Kullanarak Fonksiyon Oluşturmak 1. KL-26004 modülünü, KL-22001 Temel Elektrik Devreleri Deney Düzeneğinin üzerine koyun ve Şekil 5-2-2 de gösterildiği gibi, b bloğunu belirleyin. KL-22001 Düzeneğindeki +5VDC sabit güç kaynağını, KL-26004 modülüne bağlayın. Deneyde U2 (4051) kullanılacaktır. Şekil 5-1-2 Bağlantı diyagramı (KL-26004 blok b) 2. E ve D yi sırasıyla D0 ve D1 veri anahtarlarına bağlayın. A girişini SW0 a, B yi SW1 e ve C yi SW2 ye bağlayın. Y0~Y7 çıkışlarını sırasıyla, L0~L7 Lojik Göstergelerine bağlayın. 3. D yi 0 a getirin, 1-0-1-0 giriş dizisini Ortak E ye uygulayın ve Y0~Y7 çıkışlarını gözleyin. Giriş dizisi uygulanınca, çıkışlar değişiyor mu?

D yi 1 e getirin, 1-0-1-0 giriş dizisini Ortak E ye uygulayın ve Y0~Y7 çıkışlarını gözleyin. Giriş dizisi uygulanınca, çıkışlar değişiyor mu? D nin hangi durumu çıkışları değiştirmektedir? 4. D yi 0 a getirin. E için aynı diziyi (1-0-1-0) kullanarak, A,B ve C için, Tablo 5-2-1 de verilen diziyi takip edin. Çıkış durumlarını kaydedin. Tablo 5-2-1 SONUÇLAR 1. Seçme girişlerine (kod çözücüler) bağlı olarak, MUX ve DMUX, giriş verisini ya seçer yada dağıtırlar. 2. 74155 ve 174154, iki TTL demultiplexer tümdevresidir.

DENEY 8 Flip-Floplar DENEYİN AMACI 1. Kombinasyonel ve ardışıl lojik devreler arasındaki farkları ve çeşitli bellek birimi uygulamalarını anlamak. 2. Çeşitli flip-flop türlerinin çalışma prensiplerini ve uygulamalarını incelemek. KULLANILACAK ELEMANLAR 1. KL-22001 Temel Elektrik Devreleri Deney Düzeneği 2. KL-26006 Ardışıl Lojik Devre Deney Modülü a. U2 74LS10 AND b. U3 74LS00 AND c. U5 74LS10 AND DENEYİN YAPILIŞI A. RS Flip-Flop Kullanarak JK Flip-Flop Gerçekleştirmek 1. Şekil 7-1-19 daki bağlantı diyagramı ve Şekil 7-1-20 deki JK flip-flop devresi yardımıyla gerekli bağlantıları yapın. Şekil 7-1-19 Bağlantı diyagramı (KL-26006 blok c) Şekil 7-1-20 JK flip-flop 2. CK2 yi SWA Darbe Anahtarının A çıkışına, A1 i SW1 veri anahtarına ve F6 yı L1 Lojik Göstergesine bağlayın.

3. Tablo 7-1-8 deki giriş dizilerini takip edin. Çıkış durumlarını gözleyin ve kaydedin. Tablo 7-1-8 B. RS Flip-Flop Kullanarak Master/Slave JK Flip-Flop Gerçekleştirmek 1. Şekil 7-1-21 deki bağlantı diyagramı ve Şekil 7-1-22 deki master/slave JK flip-flop devresi yardımıyla gerekli bağlantıları yapın. Şekil 7-1-21 Bağlantı diyagramı (KL-26006 blok c) Şekil 7-1-22 Master/Slave JK flip-flop 2. CK1 i SWA Darbe Anahtarının A çıkışına; J ve K yı, SW0 ve SW1 veri anahtarlarına bağlayın. F1,F2,F6,F7 yi sırasıyla L0,L1,L2,L3 Lojik Göstergelerine bağlayın. 3. Tablo 7-1-9 daki giriş dizilerini takip edin. Çıkış durumlarını gözleyin ve kaydedin. Tablo 7-1-9

SONUÇLAR 1. Bir flip-flopun çıkışı, sadece uygun lojik giriş uygulandığında durum değiştirir. Güç açık olduğu yada girişler değiştirlmediği sürece çıkış aynı kalır. 2. NOR kapıları kullanılarak gerçekleştirilen R-S flip-floplar, saatin yükselen kenarıyla, NAND kapıları kullanılarak gerçekleştirilen R-S flip-floplar ise saatin düşen kenarıyla tetiklenir. Çoğu durumda, flip-floplar NOR ve NAND kapılarıyla gerçekleştirilebilir.

2017-2018 Mantık Laboratuvarı Malzeme Listesi Malzeme Kodu Adet 8 Çıkışlı DEMUX 74HC4051 1 Quad 2 Girişli VEDEĞİL 74LS00 2 Hex Çevirici 74LS04 1 Quad 2 Girişli VE 74LS08 1 Triple 3 Girişli VEDEĞİL 74LS10 2 10-4 Öncelik Kodlayıcı 74LS147 1 8 Girişli MUX 74LS151 1 Quad 2 Girişli VEYA 74LS32 1 BCD-7 Segment Kod Çözücü 74LS48 1 4 Bit Tam Toplayıcı 74LS83 1 Quad ÖZEL VEYA 74LS86 1 Hex Çevirici SN7416 1 Not: Yazılan adetler bir grubun elinde olması gereken asgari miktarlardır. Entegre devrelerin bozulabilmesi ya da bacaklarının kırılabilmesi ihtimaline karşılık daha fazla alınması tavsiye edilir.