SAYICILAR (COUNTERS) ASENKRON SAYICILAR 2 BİT ASENKRON SAYICI

Transkript

1 SAYIILAR (OUNTERS) Sayıcılar sayısal elektroniğin temel devreleridir. Sayıcılar istenilen aralıkta her saat darbesinde ileri veya geri doğru sayma yaparlar. Sayıcılar flip-flop kullanılarak yapılır, kullanılan flip-flop sayısı sayıcının sayma aralığını belirler. Örneğin 4 flip-flop kullanılırsa sayılacak durum sayısı 4 'tür ve sayma aralığı 'dir. Sayıcılar iki ana gruba ayrılır, eş zamansız anlamında asenkron ve eş zamanlı anlamında senkron. Asenkron sayıcılar aynı zamanda ripple (dalgacık) sayıcı olarak da adlandırılırlar. ASENKRON SAYIILAR Asenkronun kelime anlamı eş zamanda olmayan demektir. Sayıcılara bu adın verilmesinin sebebi ise, sayıcıyı oluşturan Flip-Flopların durum değiştirme anlarının birbirleri ile aynı olmayışıdır. Bu sayıcıları oluşturan Flip-Flopların saat girişleri aynı işaret ile tetiklenmez. BİT ASENKRON SAYII Şekil-3. de bit asenkron sayıcının bağlantısı verilmiştir. Saat işareti, bu işaret sayma hızını belirler, sadece FF0 ın saat girişine bağlanmıştır. FF nin saat girişine ise FF0 ın Q çıkışı bağlanmıştır. Saat işaretinin yükselen kenarında FF0 tetiklenirken FF ise FF0 ın Q çıkışında oluşan yükselen kenar ile tetiklenerek durum değiştirir. FF0 tetiklendikten belirli bir süre sonra ve sadece yükselen kenarlarda, o da ancak iki saat işaretinde bir gerçekleşir, girişe gelen saat işareti yayılma gecikmesi kadar geç çıkışa ulaştığından dolayı aynı anda tetikleme hiçbir zaman gerçekleşmez. Şekil-3. de sayıcının zamanlama diyagramı verilmiştir. Birinci saat vurusunda FF0 yükselen kenar ile tetiklenmiştir. Q çıkışı düşükten yükseğe geçerken Q çıkışında bir düşen kenar oluşmuştur. FF Q yükselen kenarı ile tetiklendiğinden durum değiştirmemiştir. İkinci sat vurusunda FF0 durum değiştirmiştir, dolayısıyla Q çıkışında bir yükselen kenar oluştuğundan FF tetiklenmiş ve durum değiştirmiştir. Üçüncü saat vurusunda FF0 yine durum değiştirir fakat Q çıkışında düşen kenar oluştuğu için FF de durum değişikliği olmaz.

2 Sayısal Tasarım 40 VURUSU Başlangıç Tablo-3. İki bit asenkron sayıcının durum değişimi. YÜKSEK FF0 FF J0 J K0 K Şekil-3. İki bit asenkron sayıcı. 3 4 Şekil-3. İki bit asenkron sayıcının zamanlama diyagramı. Dördüncü ve son saat vurusunda ise FF0 durum değiştirir, Q çıkışında oluşan yükselen kenar FF in durun değiştirmesine neden olur. Sayıcının saat vurularına göre durum değiştirmesi Tablo-3. de verilmiştir.sayıcı iki bit olduğu için çıkışların alabileceği durum sayısı dörttür, beşinci çevrimde başlangıç değerine geri dönecektir. YÜKSEK değerlikli bit ise DÜŞÜK değerlikli biti gösterir. 3 BİT ASENKRON SAYII 3 bit asenkron sayıcı bağlantısı Şekil-4.3(a) da gösterilmiştir. bit sayıcı ile aynı şekilde çalışır. Farklı olarak 8 çıkış durumu vardır, bir çevrimi 8 makine vurusunda

3 Sayısal Tasarım 4 tamamlayacaktır. Şekil-4.3(b) de gösterilmiştir. 3 bit sayıcıda 8 çıkış durumu oluşacaktır, bu durumlar saat saykılına göre Tablo-3. de gösterilmiştir. VURUSU Başlangıç Tablo-3. 3 bit asenkron sayıcının durum değişimi. Daha önce bu sayıcıların diğer bir adının ripple sayıcı olduğunu söylemiştik. Bunun nedeni Şekil-3.4 te gösterilmiştir. Birinci saat vurusunda sadece çıkışında saat işaretine göre bir gecikme olacaktır. Diğer çıkışlarda ise değişme olmadığı için gecikme olmayacaktır. İkinci saat vurusunda çıkışında bir gecikme olacak, aynı zamanda ile arasında bir gecikme oluşacaktır. Dördüncü saat vurusunda çıkışı da e göre gecikecektir. Sonuç olarak çıkışlar aynı ayda oluşmayacak her çıkış bir DÜŞÜK değerli çıkışın durum değiştirmesini bekleyecektir. Sonucun bu şekilde dalgalar halinde gerçek değerini almasından dolayı bu sayıcılara dalgacık anlamına gelen ripple adı verilmiştir. Bu gecikmeler hızlı çalışan sayısal dizgelerde sorun olabilir. YÜKSEK J0 J Q J K0 K K FF0 FF FF (a)

4 Sayısal Tasarım (b) Şekil bit asenkron sayıcı bağlantısı ve zamanlana diyagramı. 3 4 T PLH LK-Q 0 TPHL LK- TPLH - TPHL LK- TPHL - TPLH - Şekil bit asenkron sayıcının yayılma gecikmesi. ÖRNEK ŞEKİL-3.5 de 4 bit asenkron sayıcı bağlantısı verilmiştir. Her flip-flop düşen kenar tetiklidir ve yayılma gecikmesi süresi 0ns dir. Her flip-flopun Q çıkışını saat vurusuna göre değişimini gösteren zamanlama diyagramını çizin. Toplam gecikmeyi hesaplayın. Çözüm:

5 Sayısal Tasarım 43 J0 J J J3 K0 K K K3 FF0 FF FF FF3 (a) Şekil bit asenkron sayıcı (a) bağlantısı, (b) zamanlana diyagramı. Tp=ax0 ns =40ns ASENKRON ONLUK SAYII (b) İkilik sayıcılar olası tüm durumları verilen saat vurularına göre çıkışlarında oluştururlar. Bu tür sayıcılarda maksimum durum sayısı n formülü ile hesaplanabilir, burada n flip-flop adedidir. Maksimum durumundan daha az sayan sayıcı tasarlanabilir. Günlük yaşamda kullanılan sayı sistemi olan onluk saymayı yaptırmak için mod 0 sayan sayıcı tasarlanabilir. Genel mantığı, bu çıkış durumu algılandığında flip-flopların asenkron girişlerine etkin seviye uygulanarak çıkışlar ya sıfırlanır veya birlenir. Sıralı 0 kesen asenkron sayıcılara onluk sayıcı (decade counter) adı verilir. Onluk sayıcı çıkışlarında 00 durumunu algılayınca flip-flopun LR girişlerine bir sıfır seviye uygulanarak sayma işlemi başlangıç durumuna getirilir. 0 da kesme yapabilmek için ve çıkışlarının her ikisinin birden bir olduğu durum bir VED geçidi ile gözlenir. Bu durum geldiğinde VED geçidi çıkışı 0 olur ve bu sıfır Flip-Flopların LR girişlerine uygulanarak tüm Q çıkışları sıfırlanır. Sayma işlemi bir sonraki saat vurusunda tekrar başlar. Çıkışlarda 00 (on) durumu çok kısa süreli oluşur. çıkışı bu durumda sıfırdan bir seviyesine çıktığından bu çıkışta çok kısa süreli iğne dalgacık oluşur. Şekil-4.6 da onluk asenkron sayıcının bağlantısı ve zamanlama diyagramı verilmiştir.

6 Sayısal Tasarım 44 YÜKSEK J0 J J J3 K0 K K K3 LR LR LR LR FF0 FF FF FF3 (a) (b) Şekil bit asenkron sayıcı (a) bağlantısı, (b) zamanlana diyagramı. İKİLİK ASENKRON SAYII TÜMDEVRESİ Genel formülünü yazacak olursak n adet flip-flop kullanıldığında saydığı durum sayısı n saydığı en yüksek sayı ise n- 'dir. Şekil-4.'deki devrede J-K flip-floplar kullanılarak gerçekleştirilmiş 4 bit sayıcı devresi gösterilmiştir. 4 flip-flop kullanıldığına göre saydığı durum sayısı 4 =6'dır, sayma aralığı 'dir. Asenkron sayıcılarda sadece ilk flip-flop girişine saat darbesi dışarıdan uygulanır, diğerlerinin saat girişlerine bir önceki flip-flopların çıkışları uygulanır. Tüm J-K girişleri YÜKSEK seviyede tutulur. Şekil-3.7'de ikilik yukarı doğru sayan asenkron sayıcının şekli görülmektedir. İkilik sayıcılar flip-floplar kullanılarak yapılabileceği gibi bu işlemi yapan tümdevreler de vardır. Dışarıdan yapılan birkaç bağlantı ile istenilen nitelikte sayıcı bu tümdevreler kullanılarak elde edilebilir. ŞEKİL-3.8'de deney setinde kullanılan 7493 tümdevresinin bacak bağlantısı verilmiştir. Bu tümdevre içerisinde dört adet J-K flip-flop vardır, bu flip-flopların üç tanesi asenkron sayıcı olarak içeriden bağlantıları yapılmıştır. Diğer flip-flop ise tek başına kullanılabilecek şekilde diğerlerinden bağımsızdır tümdevresinin iç bağlantısı ŞEKİL-0.9'da gösterilmiştir. Şekilden de anlaşılacağı gibi bu tümdevre 3 bit veya 4 bit ikilik asenkron sayıcı olarak kullanılabilir. 3 bitlik sayıcı olarak

7 Sayısal Tasarım 45 kullanıldığında LKB girişi saat girişi olarak kullanılacaktır. 4 bitlik sayıcı olarak kullanılırken saat girişi olarak LKA kullanılacak ve LKB girişi QA çıkışına bağlanacaktır. LK B J0 J J J3 LK A RO() K0 K K K3 RO() Şekil bit yukarı doğru sayan asenkron sayıcı. LK A LK B TR DIV 6 RO() RO() Şekil asenkron sayıcının mantık simgesi. LK B J0 J J J3 LK A RO() K0 K K K3 RO() Şekil ün 3 bit sayıcı bağlantısı.

8 Sayısal Tasarım 46 Asenkron sayıcıların tasarımı kolaydır ve özel durumlar istenmediğinde dışarıdan başka eleman bağlamak gerekmez. Asenkron sayıcılarda girişten uygulanan saat işareti önce FF0'a sonra FF'e ve sonra FF'ye ulaşır. Girişten verilen saat işaretinin çıkıştan elde edilmesi için 4 saat işaretine gerek vardır. Giriş işaretinin dalgalar halinde çıkışa iletilmesinden dolayı bu tür sayıcılara Ripple sayıcılar adı da verilir. Bir öncekinin çıkışı bir sonrakinin saat girişi olduğu için giriş ile çıkış arasında propagasyon (yayılma) gecikmeleri toplanarak en son çıkışa aktarılacaktır. FF saat vuruşunun tetikleme kenarı ile durum değiştirirken FF3 tetikleme kenarında hemen durum değiştirmeyecek belirli bir gecikme sonunda durum değiştirecektir. Şekil- 3.9'da 7493 tümdevresinin 3 bit asenkron sayıcı olarak bağlantısı verilmiş ve Şekil- 3.0 da ise bu sayıcıya ait çıkış dalga şekilleri gösterilmiştir. (Gecikmeler olayın anlaşılabilmesi için biraz fazla gösterilmiştir.) LK Q A Q B Q t PLH LK'dan Q A 'ya t PHL LK'dan Q A 'ya t PLH Q A 'den Q B 'ye t PHL LK'dan Q A 'ya t PHL t PLH Q A 'den Q B 'ye Q B 'den Q 'ye Şekil bit asenkron sayıcı devresi ve çıkış dalga şekilleri ün RO(), RO() girişleri kullanılarak dışarıdan herhangi bir geçit bağlantısına gerek duymadan istenilen modda sayıcı elde edilebilir. Fakat 3 adetten veya daha fazla YÜKSEK seviye çıkışını denetlemek isterseniz bu modu gerçekleyemezsiniz. Örneğin, 3, 4 gibi. SENKRON SAYIILAR Senkron un kelime anlamı aynı anda gerçekleşen veya eş zamanlı demektir. Sayıcılarda ise tüm Flip-Floplar aynı saat vurusu ile tetiklenir ve çıkışları durumlarını aynı anda değiştiriyorlarsa senkron sayıcı adı verilir.

9 Sayısal Tasarım 47 LK A LK B TR DIV 0 RO() RO() Şekil ün onluk sayıcı olarak kullanılması. BİT SENKRON SAYII Şekil-3. de bit senkron sayıcının Flip-Floplarla bağlantısı verilmiş-tir. Asenkron sayıcıdan farkı saat girişlerinin ortak kullanılmasıdır. Ayrıca çıkışı J,K girişlerine uygulanmıştır. Başlangıç olarak her iki Flip-Flopun çıkışının sıfır durumunda olduğunu varsayalım. İlk saat vurusunda FF0 tümleyen modda çalışacak ve YÜKSEK seviyeye gelecektir. FF de çıkışlar eski durumunu koruyacaktır. Çünkü saat vurusunun yükselen kenarı geldiğinde daha J ve K girişlerine DÜŞÜK seviye uygulanıyor olacaktır. Flip-Flopların yayılma gecikmesinden dolayı çıkışlarını saat vurusu geldikten belli bir süre sonra yenilediklerini hatırlayın. Saat vurusu in sonunda = ve =0 olacaktır, bu da ikilik sayısını gösterir. Saat vurusu Flip-Floplara uygulandığında FF0 tümleyen modda çalışacak ve düşük seviyeye gelecektir. FF de ise J ve K girişleri YÜKSEK seviye olduğundan tümleyen modda çalışacak ve YÜKSEK seviyeye gelecektir. Saat vurusu nin sonunda =0 ve = olacaktır, bu da ikilik sayısını gösterir.

10 Sayısal Tasarım 48 YÜKSEK J0 J K0 K FF0 Şekil-3. de bit senkron sayıcı FF Saat vurusu 3 Flip-Floplara uygulandığında FF0 tümleyen modda çalışacak ve YÜKSEK seviyeye gelecektir. FF de ise J ve K girişleri DÜŞÜK seviye olduğundan çıkış eski durumunu korur ve YÜKSEK seviyeye kalır. Saat vurusu nin sonunda = ve = olacaktır, bu da ikilik 3 sayısını gösterir. Saat vurusu 4 Flip-Floplara uygulandığında FF0 tümleyen modda çalışacak ve düşük seviyeye gelecektir. FF de ise J ve K girişleri YÜKSEK seviye olduğundan tümleyen modda çalışacak ve DÜŞÜK seviyeye gelecektir. Saat vurusu nin sonunda =0 ve =0 olacaktır, bu da ikilik 0 sayısını gösterir. 4 saat vurusu sonunda sayıcı başlangıç konumuna geri dönecektir. Şekil-4.3 de zamanlama diyagramı verilmiştir. 3 4 Şekil-3.3 bit senkron sayıcı zamanlama diyagramı Senkron sayıcılarda yayılma gecikmesi asenkron sayıcılarda olduğu gibi YÜKSEK değerlikli bitlere doğru gidildiğinde artmayacaktır. Her çıkışın yayılma gecikmesi sabit olacaktır. 3 BİT SENKRON SAYII 3 bit senkron sayıcı bağlantısı Şekil-4.4 te zamanlama diyagramı ise Şekil-3.5 te verilmiştir. Çalışmasını anlamak için her saat vurusuna göre çıkışların değişimini incelemek gerekir. 3 bit sayıcının çıkışlarının her saat vurusuna göre değişimi Tablo- 0.3 te verilmiştir. Öncelikle a bakalım, bu çıkış başlangıç durumunda başlayarak her saat vurusunda durum değiştiriyor. Bu çıkışı elde edebilmek için FF0 ın tümleyen kipte tutulması gerekir. Bunun için de J0 ve K0 sürekli YÜKSEK seviyede

11 Sayısal Tasarım 49 tutulmalıdır. çıkışı ise ın YÜKSEK olmasını takip eden saat vurularında durum değiştirir. Durum değiştirme, 4,6,8, nolu saat vurularında gerçekleşir. Bu değişimi sağlamak için J ve K girişlerine bağlanır. = ve saat vurusunun yükselen kenarı geldiğinde FF tümleyen kipte çalışır. ye bakacak olursak bu çıkış sadece ve çıkışlarının her ikisi birden YÜKSEK olduğunda durum değiştirmiştir. J ve K girişlerine bu iki çıkışın VE lenmiş hali uygulanmalıdır. Ne zamanki ve çıkışlarının her ikisi birden YÜKSEK olursa VE geçidi çıkışı olur ve bu J ve K girişlerine uygulanarak FF nin tümleyen kipte çalışmasını sağlar. Çıkışlardan herhangi biri sıfır olduğunda J ve K girişlerine sıfır uygulandığından FF değişmez kipinde çalışacak ve durum değiştirmeyecektir. YÜKSEK J0 J J K0 K K FF0 FF FF Şekil bit senkron sayıcı Saat YÜKSEK Şekil bit senkron sayıcı zamanlama diyagramı. J 0 Q 0 J Q J Q J 3 Q 3 K 0 Q 0 K Q K Q K 3 Q 3 FF0 FF FF FF3 Şekil bit senkron sayıcı

12 Sayısal Tasarım 50 4 BİT SENKRON SAYII Şekil-4.6 da 4 bit senkron sayıcının bağlantısı, Şekil-4.7 de zamanlama diyagramı gösterilmiştir. İlk üç Flip-Flop da herhangi bir değişik bağlantı yoktur, 3 bit senkron sayıcı da olduğu gibi yapılmıştır. Dördüncü Flip-Flopta durum değişimi diğer üç Flip- Flopun çıkışları YÜKSEK olduğunda gerçekleşir. çıkışları VE lenmişti. Bu geçidin çıkışını ile VE lediğimizde J3 ve K3 için gerekli olan YÜKSEK seviye elde edilir. Saat Şekil bit senkron sayıcı zamanlama diyagramı. 74LS63A 4 BİT İKİLİK SENKRON SAYII 74LS63A ikilik senkron sayıcı olarak üretilmiş bir tümdevredir. Bu tümdevre daha önce açıklanan senkron sayıcı özelliklerine ek olarak bir çok özelliğe sahiptir. Şekil- 4.8 de mantık sembolü gösterilmiştir. Bunlardan bir tanesi sayıcı başlangıç değeri olarak sayıcının sayma aralığında herhangi bir sayıya ayarlanabilir. Bu işlem için paralel veri girişlerine istenilen sayı, LOAD girişine de bir DÜŞÜK seviye uygulanmalıdır. Bu işlem sonrası bir sonraki saat vurusunda girilen bu değer sayıcının çıkış durumu olacaktır. D0 D D D3 LR LOAD ENP ENT LK TR DIV 6 T=5 RO Şekil LS63A nın mantık gösterimi.

13 Sayısal Tasarım 5 LR LOAD D0 D D D3 ENP ENT RO SİL KUR SAYMA BEKLEMEDE Şekil LS63A nın çalışmasına bir örnek. Aktif DÜŞÜK LR girişi tüm Flip-Flopları sıfırlar. İki adet İZİN girişi, ENP ve ENT sayıcının normal sırada sayabilmesi için YÜKSEK te tutulmalıdır. Kas kat bağlama sırasında bir üst basamağa izin vermek için bu İZİN girişleri kullanılacaktır. Ripple clock output (RO) çıkışı ise sayma değeri en büyük duruma ulaştığında bir YÜKSEK seviyeli vuru üretir. Bu sayıcı için en büyük sayma durumu (), yani onluk 5 tir. YUKARI/AŞAĞI SENKRON SAYIILAR Aşağı/yukarı sayıcılar belirlenen şekilde ileri ve geri doğru sayabilirler. Bazı kaynaklarda çift yönlü (bidirectional) sayıcı adı da verilir. Aşağı/yukarı sayıcıdan beklenen sayma durumunun her hangi birinde geri doğru sayabilmesidir. Aşağıda sayıcıdan beklenen davranış onlu sayılar ile örneklenmiştir.

14 Sayısal Tasarım 5 YUKARI YUKARI,,3,4,5,4,3,,3,4,5,6,7,6,5, gibi AŞAĞI AŞAĞI Tablo-0.4 te 3 bitlik bit senkron aşağı/yukarı sayıcının tablosu verilmiştir. Oklar sayıcının bulunduğu durumdan verilen yöne göre hangi yöne doğru sayma yapacağını gösterir. çıkışı incelendiğinde her iki yönde de FF0 ın tümleyen kipte çalışması gerektiği sonucu çıkmaktadır. J0=K0= Yukarı doğru saymada durumunu = durumunu takip eden saat vurularında değiştirir. Aşağı doğru saymada ise durumunu =0 durumunu takip eden saat vurularında değiştirir. FF in J ve K girişleri aşağıdaki eşitliğe göre YÜKSEK olmalıdır. J K Saat Vurusu Yukarı Tablo-3.4 Yukarı doğru saymada durumunu = = durumunu takip eden saat vurularında değiştirir. Aşağı doğru saymada ise durumunu = =0 durumunu takip eden saat vurularında değiştirir. FF in J ve K girişleri aşağıdaki eşitliğe göre YÜKSEK olmalıdır. J K Bu eşitliklerden yola çıkarak 3 bit senkron yukarı/aşağı sayıcı devresi Şekil- 4.0 de gösterilmiştir. Yukarı/aşağı girişi DÜŞÜK olduğunda aşağı, YÜKSEK olduğunda yukarı sayma yapacaktır. J 3 K3 Q

15 Sayısal Tasarım 53 Örnek: Şekil-4. de yukarı/aşağı ve saat işaretleri verilen 4 bit senkron yukarı/aşağı sayıcının çıkış dalga şekillerini ve durum değişim tablosu çizin. Sayıcı 0000 durumundan saymaya başlar ve Flip-Floplar yükselen kenar tetiklemelidir. ÇÖZÜM: Saat Vurusu Başlangıçta Tablo-3.5 Yukarı/aşağı sayıcının sayma adımları 4 bit senkron yukarı/aşağı sayıcının çıkış dalga şekilleri Şekil-4. de çizilmiştir. Sayıcının durum değiştirme tablosu Tablo-0.5 te gösterilmiştir. YÜKSEK Q 0 Q Q YUK/AŞ J 0 J J K 0 Q 0 K Q K Q FF0 FF FF Şekil-3.0 Senkron Aşağı/Yukarı sayıcı 7490 YUKARI/AŞAĞI İKO (BD) SAYII Bizler onluk sayı düzenini kullanmaya alışkın olduğumuzdan ikilik sayı düzenini kullanan sayısal devreler bu onluk sayıları ikilik düzene dönüştürüp işlemleri yaptıktan sonra yeniden onluk düzene çevirmek zorundadır. Onluk sayıları ikilik sayılara çevirmek için sayısal devrelerin en çok kullandığı kodlardan biri İkilik

16 Sayısal Tasarım 54 Kodlanmış Onluk (İKO) [Binary oded Decimal (BD)] 'dir. Bir İKO sayıcı her saat darbesi ile İKO düzende sayma yapan bir devredir. Çıkışı İKO biçimindedir ve başka bir devre aracılığıyla sayısal formda kodlanması gerekir. YUK/AŞ Şekil-3. 4 Bit senkron yukarı/aşağı sayıcı. D0 D D D3 TEN LOAD D/U LK TR DIV 0 MA/MİN RO Şekil LS90 ın mantık gösterimi tümdevresi bir senkron yukarı/aşağı İKO (BD) sayıcıdır. A, B,, D girişler: Sayıcıya LOAD ile bu girişlerdeki İKO sayı yüklenebilir ve sayma bu değerden başlar. QA, QB, Q, QD çıkışlar: TEN (ounter ENable): Sayma değerleri bu çıkışlardan alınır. Saymaya İZİN verme girişi, aktif-düşük seviyeli

17 Sayısal Tasarım 55 RO (Ripple lock Output): Son sayma değerine ulaşıldığında DÜŞÜK seviyeye geçen bu çıkış TEN girişi ve MA/MIN çıkışı ile birlikte kaskat bağlantılar için kullanılmaktadır. Aktif-DÜŞÜK seviyelidir. MA/MIN: D/U : LK : LOAD (YÜKLE): Yukarı sayma kipinde 9 (00), aşağı sayma kipinde 0 (0000) sayma değerine ulaşıldığında bir YÜKSEK seviyeli vuru üreten çıkış. Yüksek seviyeli iken aşağı, düşük seviyeli iken yukarı sayma yaptıran denetim girişi. Saat girişi Düşük seviyeli olduğunda A-D arası girişlerdeki bilgiyi sayıcıya yükler. NOT: 7490 tümdevresinin zamanlama grafiği için veri yapraklarına bakınız. SENKRON SAYII TASARIMI SIRALI ARDIL (SEQUENTIAL) DEVRE MODELİ Sıralı ardıl devre birleşimsel mantık devresi ve bellek kısmından oluşur. Sıralı ardıl devrenin saat girişi bellek kısmına uygulanır. Bir sonraki durumda gerekli sonuçlar bellek kısmında saklanır. Saklanan bilgiler ile girişe uygulanan işaretler birleşimsel mantık devresinde uygun mantık işlemine sokulur ve sonraki durum elde edilir. Saklanan duruma şimdiki durum mantık işlemi sonrası oluşan duruma ise gelecek durum adı verilir. Şekil-3.4 te ardıl devrenin blok bağlantısı verilmiştir.

18 Sayısal Tasarım 56 GİRİŞLER BİLEŞİMSEL MANTIK DEVRESİ Qn ÇIKIŞLAR DURUM DEĞİŞK ENLERİ UYARMA HATLARI Qn BELLEK Şekil-3.4 Sıralı ardıl devre modeli. Bu model tüm ardıl devrelerde geçerlidir. Sayıcılar ise ardıl devrelerin özel bir uygulamasıdır. Durumlarını saat işaretine göre değiştirirler. Şimdi senkron sayıcı tasarlamanın adımlarını öğrenelim Yukarı Aşağı Yukarı Aşağı Tablo-3.6

19 Sayısal Tasarım 57 ADIM : DURUM DİYAGRAMININ ÇİZİMİ Şekil durum diyagramı. 0 Durum diyagramında sayıcının her saat vurusu geldiğinde ilerleyeceği durumlar sıra ile gösterilir. Şekil-3.5 te gram kodunda sayan sayıcının durum diyagramı gösterilmiştir. Bu devrenin saat vurusundan başka girişi, Flip-Flop çıkışlarından başka çıkışı yoktur. ADIM : GELEEK DURUM TABLOSUNUN ELDE EDİLMESİ Gelecek durum tablosu durum diyagramından elde edilir. Başlangıç değeri şimdiki değer olarak tablonun birinci satırına yazılır. Saat vurusu uygulandığında oluşacak durum gelecek durum olarak ikinci satıra yazılır. İkinci saat öncesi bu durum şimdiki durumdur, gelecek durum ise ikinci saat vurusu geldiğinde oluşacak durum olarak üçüncü satıra yazılır. Diğer satırlarda aynı mantığa göre düzenlenir. ŞİMDİKİ DURUM GELEEK DURUM ADIM 3: GEÇİŞ TABLOSU Tablo bit gram sayıcının gelecek durum tablosu Tablo-0.8 de J-K Flip-Flopun geçiş tablosu verilmiştir. Devrelerin çalışması incelenirken giriş değerlerine göre çıkışı belirlenir. Sayıcı tasarımında çıkış bellidir. Bu çıkışın elde edilebilmesi ve sayma işleminin istenilen sırada olması için girişe verilmesi gerekli değerler belirsizdir. Flip-Flop geçiş tabloları kullanılarak giriş değerleri bulunur. Tabloda QN şimdiki çıkış durumunu, QN+ ise gelecek çıkış

20 Sayısal Tasarım 58 durumunu gösterir. J ve K Flip-Flopun girişleri, fark etmez durumları için kullanılmıştır.tablo-0.7 ile Tablo-0.8 birleştirirsek her Flip-Flop için giriş J, K değerlerini belirleyebiliriz. Tablo-0.9 bu değerler verilmiştir. QN QN+ J K Tablo-3.8 J-K Flip-Flop geçiş tablosu ŞİMDİKİ DURUM GELEEK DURUM FF FF FF0 J K J K J0 K ADIM 4: KARNAUGH HARİTALARI Tablo-3.9 Flip-Flop girişlerinin belirlenmesi Her Flip-Flop J ve K girişlerinin en sade fonksiyonlarını Karnaugh haritası ile elde edebiliriz. Her giriş Karnaugh haritasına yerleştirildikten sonra en büyük gruplar seçilir ve en sade fonksiyonu yazılır. Şekil-4.6 da tüm Karnaugh haritaları ve gruplamalar gösterilmiştir. J J J0 Q Q Q 0 0 Q 0 Q Q

21 Sayısal Tasarım 59 K K K0 Q Q Q Q Q Q Şekil-3.6 J, K girişleri işin Karnaugh haritaları ADIM 5: EŞİTLİKLERİN ELDE EDİLMESİ Elde edilen eşitlikler yanda verilmiştir. J0 ve K0 girişleri EOR geçitleri ile yapılırsa daha az geçit kullanarak çizilebilir. Diğer giriş eşitlikleri tek geçitle elde edilebilir. J 0 Q Q Q Q Q Q, K 0 Q Q Q Q Q Q J J Q Q 0 Q Q 0,, K K Q Q 0 Q Q 0 ADIM 6: DEVRE ÇİZİMİ J0 Q 0 J Q J Q K0 Q 0 K Q K Q SAA T FF0 FF FF Şekil bit gray sayıcı SORULAR. Bir oto parkın giriş ve çıkış olmak üzere iki kapısı vardır. Giriş kapısında içeriye kaç arabanın daha girebileceğini belirten gösterge vardır. Her iki kapıda ayrı iki sensör kullanıldığını ve ters kapıdan giriş ve çıkışın mümkün olmadığını varsayarak bu işlemi yapan devreyi yanda mantık sembolü verilen 7490 tüm devresini kullanarak tasarlayınız. Oto parkın kapasitesi 78 arabadır.

22 Sayısal Tasarım 60. Her defasında (0) sayısını algıladığında bir YÜKSEK seviye üreterek bir LED göstergeyi yakan ve bu sayı 3. defa algılandıktan sonra sayıcının içeriğini sıfırlayan asenkron sayıcı devresini tasarlayarak nasıl çalıştığını kısaca açıklayın. D0 D D D3 TEN LOAD D/U LK TR DIV 0 MA/MİN RO 3. Aşağıda durum diyagramı verilen senkron sayıcıyı tasarlayın. Yukarı 3 Aşağı Durum diyagramı aşağıda verilmiş senkron sayıcıyı tasarlayın, devresini çizin Aşağıdaki şekilde sayıcının sayma sırasını belirleyiniz.

23 Sayısal Tasarım 6 D Q Q Q D D 0 LK 6. J-K flip-floplar kullanarak aşağıdaki sıraya göre sayan sayıcı devreyi tasarlayın. 00, 0, 0,, 00, J-K flip-floplar kullanarak aşağıdaki sıraya göre sayan ikili sayıcı devreyi tasarlayın. 0, 9,, 8,, 7, 3, 6, 4, 5, Aşağıdaki durum diyagramına göre sayan sayıcı devreyi tasarlayın. 0 YUKARI A Ş A Ğ I Şekilde gösterilen kaskat sayıcıların yuvarlak içinde numara ile belirtilen noktalarındaki frekans değerlerini yazınız. KHz DIV 4 DIV 8 DIV 3 00KHz DIV 0 DIV 0 DIV 0 3 DIV 4 MHz DIV 3 DIV 6 DIV 8 3 DIV 0 4 DIV ,4KHz DIV DIV 4 DIV 6 3 DIV 8 4 DIV 6 5