SAYISAL TASARIM. Ege Üniversitesi Ege MYO Mekatronik Programı

Transkript

1 SAYISAL TASARIM Ege Üniversitesi Ege MYO Mekatronik Programı

2 BÖLÜM 1 Sayıcılar

3 İkili (Binary) Sayma İkili (Binary) sayma 1 ve 0 ların belirli bir düzen içerisinde sıralanması ile yapılır. Her dört sayıda bir değişir LSB her sayma değerinde değişir. Birer atlayarak değişir.

4 İkili Sayma İkili sayma değerlerini mantık seviyesine göre işarete dönüştürebiliriz. LSB MSB

5 Üç Bit Asenkron Sayıcı Asenkron sayıcıda saat işareti sadece birinci flip-flopa uygulanır. Diğer flip-floplara bir öncekinin çıkış işaretleri uygulanır. J-K flip-floplar toggle modda çalıştırılır. HIGH J 0 J Q 1 1 J Q 2 2 LK K 0 Q 1 K 1 K 2

6 Üç Bit Asenkron Sayıcı çıkışı saatin yükselen kenarı ile tetiklenir. Bir sonraki FF ile tetiklenir. ın yükselen kenarı in düşen kenarına eştir. Sonuçta 3 bit yukarı yönlü sayıcı elde edilir. LK Q Q

7 4 Bit Sayıcı

8 Propagasyon Gecikmesi Asenkron sayıcılar aynı zamanda ripple sayıcı olarak ta adlandırılır, nedeni ise çıkışların durumları aynı anda değişmez. Yüksek frekanslı tetikleme işareti kullanan sayıcı uygulamalarında bu durum sorun oluşturur. Her katta oluşan gecikme toplanarak en son kata ulaşır. LK Q Q 2 1 propagasyon gecikmesi, Q 2 2 gecikme ve Q 3 3 gecikmeden etkilenir delays.

9 Asenkron Onlu Sayıcı Dört bit asenkron sayıcı 0000 değerinden başlar ve 1111 durumunu saydıktan sonra tekrar 0000 değerine geri döner. Bu sayıcıya HEXADEIMAL sayıcı (onaltılı) adı verilir. Onlu sayıcıda ise 1001 durumundan sonra 0000 durumuna dönülmesi gerekiyor. Bu dönüş için 1010 değeri dekoder ile belirlenip FF ların asenkron temizleme girişine uygulanması gerekir. LR girişi kullanılarak sayıcı 0000 durumuna geri döndürülebilir. HIGH LR J 0 Q 1 Q 2 J 1 J 2 J 3 Q 3 LK K 0 K 1 K 2 K 3

10 Asenkron Onlu Sayıcı Q 1 ve Q 3 yüksek olduğunda, sayıcıların çıkışları LR hattında oluşan çok dar bir vuru ( glitch ) tarafından temizlenir. LK Q 1 Glitch Glitch Q 2 Q 3 LR Glitch Glitch

11 D FF ile Asenkron Sayıcı D flip-floplar toggle modunda çalışacak şekilde bağlanarak asenkron sayıcı yapımında kullanılabilirler. LSB MSB Q den D girişine yapılan bağlantı toggle modda çalıştırılır.

12 D Flip-Flop ile Asenkron Sayıcı LK LSB MSB LR Kısa süreli bir 3 görünür. Sayma sırası (LR)

13 74LS93A Asenkron Sayıcı 74LS93A içerisinde 4 adet J-K flip-flop bulunur. Birinci FF bağımsız çalışabilir ve LK A girişinden tetiklenebilir. İkinci üçüncü ve dördüncü FF lar toggle modunda çalışacak şekilde bağlanmıştır ve LK B girişinden tetiklenir. Sayıcı çıkışı LK B girişine bağlanarak 4- bit sayıcı olarak çalıştırılabilir. LK B (1) LK A (14) J J 1 J 2 0 J 3 K 0 K 1 K 2 K 3 Tüm J ve K girişleri içeriden Yüksek seviyeye bağlanmıştır. RO (1) RO (2) (2) (3) (12) (9) (8) (11) Q 1 Q 2 Q 3

14 DENEY LS93A Tüm devresini kullanarak; a. Onlu sayıcı, b. Mod 8 sayıcı, c. Mod 13 sayıcı devrelerini Proteus kullanarak tasarlayın çıkış dalga şekillerini Osilaskopta görüntüleyin. d. Adım 1, 2, ve 3 te tasarladığınız devreleri deney kartınızda kurup çalıştırın. Sayma değerlerini İkili modda çalışırken LED lerde, Onlu modda çalışırken 7-seg göstergelerde görüntüleyin. ( )

15 Senkron Sayıcılar Senkron sayıcılarda tüm flip-floplar aynı anda saat işareti ile tetiklenirler. Senkron sayıcılarda propagasyon gecikmelerinin toplanması ile oluşan gecikme ortadan kalkar, buna karşın devrenin yapısı karmaşık hale gelir. 3-bit ikilik senkron sayıcı daha önce öğrendiğimiz 3 bit asenkron sayıcı ile aynı sayma sırasıyla sayar. LK 1 J J 1 J 0 2 K 0 Q 1 Q 1 Q 2 K 1 K 2

16 Senkron Sayıcılar Sayıcının çalışmasını anlamak için tablo yöntemini kullanalım 1. Sayma sırasına göre çıkışları yazın ve bu çıkışların oluşması için gerekli girişleri belirleyin. 2. Yeni girişleri kullanarak bir sonraki çıkışlar belirlenir toggle, Q 1, Q 2 aynı kalır. 3. Mevcut çıkışları kullanarak yeni girişleri belirleyin. Çıkışlar Girişler Q 2 Q 1 J 2 = Q 1 K 2 = Q 1 J 1 = K 1 = J 0 = 1 K 0 = Q 2 aynı kalacak Q 1 ve terslenecektir. Benzer şekilde tablo tamamlanır.

17 Senkron Sayıcının Yapısı Çıkışlar Girişlerin mantığı Q 2 Q 1 J 2 = Q 1 K 2 = Q 1 J 1 = K 1 = J 0 = 1 K 0 = Bu durumda sayıcı tüm değerleri saymış ve tekrar başa dönmüştür.

18 4 bit ikili Senkron Sayıcı Q 1 Q 2 Q 1 FF0 FF1 G1 G 2 FF2 FF3 HIGH J 0 J 1 Q 1 J 2 Q 2 J 3 Q 3 LK K 0 K 1 Q 1 K 2 Q 2 K 3 Q 3 4-bit ikili senkron sayıcıda 3 bit sayıcıya göre bir fazla AND geçidi kullanılır. Q 1 Q 2 Q 3

19 BD Onlu Senkron Sayıcılar Birkaç ek mantık devre kullanılarak ikili sayıcı BD sayıcı haline getirilebilir. Sayma değeri 1001 olduktan sonra sayıcı 0000 değerine döner. Bu geçit sayma değeri 1001, algıladığında FF3 bir sonraki saat vurusunda toggle yapar. FF0 ise her saat vurusunda toggle yapar. Böylece sayma 0000 dan devam eder. HIGH FF0 FF1 FF2 FF3 Q 3 J 0 J 1 Q 1 J 2 Q 2 J 3 Q 3 K 0 K 1 Q 1 K 2 Q 2 K 3 Q 3 Q 3 LK

20 BD Onlu Senkron Sayıcılar Onlu sayıcının çıkış dalga şekli: LK Q Q Q Bu dalga şekli asenkron sayıcı tümdevresi 74LS90 ile de elde edilebilir. aynı tümdevrenin dual versiyonu ise 74LS390 kaskat bağlanabilir. Bu iki asenkron tümdevre senkron sayıcılar kadar hızlı işlemlerde kullanılamazlar. Maksimum çalışma frekansları 35 MHz dir.

21 4 bit ikili Senkron Sayıcı 74LS163 basit sayıcının sahip olması gereken ek özelliklere sahip 4-bit Senkron sayıcı tümdevresidir. Paralel başlangıç değeri yükleme girişleri, LR girişi, iki adet seçme girişi ve ripple sayma çıkışı bu tümdevreyi birçok uygulama için kullanışlı hale getirir. Veri Girişleri D 0 D 1 D 2 D 3 (3) (4) (5) (6) LR LOAD ENT ENP LK (1) (9) (10) (7) (2) TR DIV 16 T = 15 (15) RO (14) (13) (12) (11) Q 1 Q 2 Q 3 Çıkışlar

22 74LS163 Senkron 4-bit ikilik sayıcı P T D B A 163 LK LOAD LR RO QD Q QB QA LOAD: Senkron Yükleme girişi LR: Temizleme girişi LK: Pozitif Kenar Tetiklemeli FF lar D,, B, A: Paralel Veri Yükleme Girişleri ENP, ENT: (Enable) İzin girişleri: sayıcının sayabilmesi için Her ikisi de 1 olmalıdır. RO: Sayıcı en yüksek değerine (1111) geldiğinde çıkış verir (mantık 1), sayıcıların kaskat bağlantısı için kullanılır. RO "Ripple arry Output" 74161: işlevsel olarak aynı, asenkron yükleme ve reset

23 4 bit ikili Senkron Sayıcı LR LOAD D 0 Veri Girişleri D 1 D 2 D 3 LK ENP ENT Veri Çıkışları Q 1 Q 2 Q 3 RO lear Preset Sayma Belirsiz

24 Yukarı/Aşağı (Up/Down) Senkron Sayıcılar Yukarı/aşağı sayıcılar denetim işaretine bağlı olarak her iki yöne doğru sayma yapabilirler. UP/DOWN HIGH FF0 FF1 FF2 Q 2 J J 1 J 2 Q 1 0 UP. UP K 0 Q 1 Q 2 K 1 K 2 LK Aşağı. Aşağı

25 Yukarı/Aşağı (Up/Down) Senkron Sayıcılar Q 1 Q 2 UP/DOWN ount up ount down

26 Yukarı/Aşağı (Up/Down) Senkron Sayıcılar D 0 D 1 D 2 D 3 Data inputs 74H190 yüksek hızlı MOS senkron yukarı aşağı onlu sayıcıdır. Paralel olarak başlangıç değeri yükleme girişleri, aktif düşük ripple saat çıkışı (RO) ve terminal sayma çıkışı MAX/MIN tümdevre üzerinde yer alır. TEN D/U LOAD LK (4) (5) (11) (14) 74H190 (15) (1) (10) (9) TR DIV 10 (3) (2) (6) (7) Q 1 Q 2 Q 3 D 0 D 1 D 2 D 3 (12) (13) MAX/MIN RO Data outputs Data inputs 74H191 aynı giriş ve çıkışlara sahiptir tek farkı bu tümdevre senkron ikili sayıcıdır. TEN D/U LOAD LK (4) (5) (11) (14) 74H191 (15) (1) (10) (9) TR DIV 16 (3) (2) (6) (7) (12) (13) MAX/MIN RO Q 1 Q 2 Q 3 Data outputs

27 Yukarı/Aşağı (Up/Down) Senkron Sayıcılar 74H193 yüksek hızlı MOS senkron yukarı aşağı ikili sayıcıdır. Paralel olarak başlangıç değeri yükleme girişleri, aktif düşük ripple saat çıkışı (RO) ve terminal sayma çıkışı MAX/MIN tümdevre üzerinde yer alır. 191m2den farkı yukarı ve aşağı sayma için ayrı saat girişleri olmasıdır.

28 74H193

29 74H193 Zamanlama Diyagramı

30 Senkron Sayıcı Tasarımı Mevcut senkron sayıcı tümdevreleri bir çok gereksinimi karşılarken özel sayma sırası gerektiren uygulamalar için senkron sayıcının FF kullanarak tasarlanması gerekir. Tasarıma sayma durum diyagramı çizilerek başlanır. Gray kodunda sayıcının durum diyagramı ve geçiş tablosu gösterilmiştir. Durum Diyagramı: Sonraki durum Tablosu: Present State Q 2 Q Next State Q 2 Q Output Transitions Q N Q N Flip-Flop Inputs J K 0 X 1 X X 1 X 0 J-K geçiş tablosu sol tarafta olası şimdiki (Q N ) ve gelecek durumları (Q N+1 ) ve sağ tarafta ise sol taraftaki geçişi sağlayacak girişler yer alır.

31

32

33

34 Senkron Sayıcı Tasarımı J 0 FF0 FF1 FF2 Q 2 J 1 J 2 Q 1 K 0 Q K 1 Q 1 K 2 2 LK Bu devreyi proteusta çizip test edebiliriz.

35 Senkron Sayıcı Simulasyonu Q 1 Q 2

36 Frekans Bölme

37 Frekans Bölme 3-bit ikili sayıcı = 2 3 = 8 (MOD-8) 4-bit ikili sayıcı = 2 4 = 16 (MOD-16) 8-bit ikili sayıcı = 2 8 = 256 (MOD-256)

38 Deney artık kodda tek sayıları sayan senkron sayıcıyı J-K flip-flop kullanarak tasarlayın; a. Geçiş tablosunu oluşturun, b. Girişlerin fonksiyonlarını oluşturup devresini çizin, c. Devreyi Proteus çizerek çalıştırın. d. Devreyi deney kartınızda kurarak çalıştırın. ( )

39 Kaskat Sayıcı Bağlantısı Kaskat bağlantı ile daha yüksek sayma değerine sahip sayıcı elde edebiliriz. Senkron sayıcı tümdevrelerinde kaskat bağlantıda düşük değerleri sayan sayıcının terminal sayma çıkışı ile bir sonraki sayıcı izinlenerek yüksek değerli kısmın saymasına izin verilir. HIGH Sayıcı 1 Sayıcı 2 16 TEN T TEN LK Q 1 Q 2 f in ƒ in T TR DIV 16 TR DIV 16 Q 3 Q 1 Q 2 Q 3 f out ƒ in 256 a) 4 bit iki sayıcıyı kaskat bağladığımızda sayıcının mod değeri ne olur? b) Eğer f in =100 khz, f out? a) Her sayıcı giriş frekansını 16 ya böler. Sonuçta sayma modu 16 2 = 256. b) Çıkış frekansı, f ou =100 khz/256 = 391 Hz

40 7490 ile Sayıcı Sayıcı (1001) değerinden (0000) değerine geçişte, 2 3 veya Q3 çıkışı Yüksekten düşüğe geçer bu düşen kenarı bir sonraki sayıcıyı tetiklemek için kullanabiliriz. Böylece her 9 saymanın sonunda bir yüksek değerli digit bir sayma yapar. Başka bir ifadeyle birler basamağının he saymasından sonra onlar basamağı bir artar, aynı şekilde onlar basamağının her sayması sonrası 100 ler basamağı bir artar.

41

42 Sayıcı Kodlama Bağlantısı Sayıcının istediğimiz sayma değerine geldiğinde bize çıkış işareti vermesi için tasarladığımız bağlantıya sayıcı kodlama olarak adlandırıyoruz. Genellikle kodlama AND geçidi ile yapılır. HIGH J 0 J 1 Q 1 J 2 Q 2 Q 2 K 0 Q Q 0 1 K 1 Q 1 K 2 Q 2 LK LSB MSB Hangi çıkış değeri kodlanır belirleyin? Decoded 4 Q QQ 2 1 0

43 Parçalı Kodlama Bağlantısı Parçalı kodlama bağlantıyı sadeleştirmek için kullanılır. Şekilde onlu sayıcının kodlaması yapılmıştır. Sayıcının sayma değeri 1001 olduğunda tekrar 0000 değerine dönmesini istiyoruz. Bu sayma değerini kodlamak için Q 3 ve Q 1 in ilk yüksek seviye olduğu durumdur sayma değeri iki bit denetlenerek algılanır HIGH FF0 FF1 FF2 FF3 J 0 J 1 Q 1 J 2 Q 2 J 3 Q 3 K 0 K 1 Q 1 K 2 Q 2 K 3 Q 3 Q 3 LK

44 Sayıcı Kodlama Bağlantısı Şekilde gösterilen Mod 60 sayıcı parçalı kodlama kullanır. Onlar basamağında 6 algılandığında sayıcıyı sıfırlar ve mod 60 saymasını sağlar. HIGH LR TR DIV 10 TEN T = 9 RO LR LR TR DIV 6 TEN LK Decode 6 To next counter Q 3 Q 2 Q 1 Q 3 Q 2 Q 1 Decode 59 T = 59 To ENABLE of next TR units tens Frekans bölünerek istediğimiz kararlı çalışan düşük frekanslı işaret elde edebiliriz. Şebeke frekansı 60 Hz olan ülkelerde osilatör yapmadan yukarıdaki devreden 1 Hz lik kare dalga elde edilebilir.

45 Sayıcı Kodlama Bağlantısı Aktif düşük çıkış veren 5 kodlama bağlantısını yapın HIGH J 0 Q 0 J 1 Q 1 J 2 Q 2 Q 2 K 0 K 1 Q 1 Q 1 K 2 Q 2 LK LSB MSB NAND geçidi girişine 5 geldiğinde çıkışını düşük yapar Decoded 5 QQ 2 1

46 Sayıcı Mantık Simgeleri Sayıcı tümdevrelerinin aşağıda gösterilen simgeleri kullanılmaktadır. LR LOAD ENT ENP LK (1) (9) (10) (7) (2) D 0 D 1 D 2 D 3 (3) (4) (5) (6) TR DIV 16 (14) (13) (12) (11) Q 1 Q 2 Q 3 (15) RO LR LOAD ENT ENP LK D 0 D 1 D 2 D 3 (1) (9) (10) (7) (2) TR DIV 16 5T = 0 M1 M2 G3 G4 5/2,3,4 + (15) (3) 1, 5 D [1] (14) (4) [2] (13) (5) [4] (12) (6) [8] (11) Genel denetim bloğu RO Q 1 Q 2 Q 3

47 Öğrendiğimiz Terimler Asynchronous Modulus Synchronous Terminal count State machine Eş zamanda olmayan. Sayıcının sayma sırasında saydığı ve tekrar başa döndüğü değere verilen ad, MOD. Eş zamanda gerçekleşen. Sayıcının sayabileceği son değer Sıralı durumlar içeren mantık sistemi. ascade Birden fazla sayıcı tümdevresini daha büyük değer saydırmak için birinin terminal çıkışının diğerini izinleyecek şekilde bağlanmasına verilen addır.

48 Deney kaskat sayıcıyı 74hc190 kullanarak tasarlayın, Proteusta simüle edin Yukarı/Aşağı sayıcıyı 74H190 kullanarak tasarlayın, Proteusta çalıştırın. 3. Adım 2 deki devreyi kartınızda kurarak çalıştırın. ( ).

49 Proje