SEVİYE MODLU ARDIŞIL DEVRELER 1- GENEL TANITIM. KTÜ Mühendislik Fakültesi Bilgisayar Mühendisliği Bölümü Sayısal Tasarım Laboratuarı

Benzer belgeler
(I) şimdiki. durum (S) belleği. saat. girşi

Ders Notlarının Creative Commons lisansı Feza BUZLUCA ya aittir. Lisans:

ARDIŞIL DEVRELER SENKRON ARDIŞIL DEVRELER

KENAR TETİKLEMELİ D FLİP-FLOP

Bölüm 7 Ardışıl Lojik Devreler

Bölüm 4 Ardışıl Lojik Devre Deneyleri

İnönü Üniversitesi Mühendislik Fakültesi Bilgisayar Mühendisliği Bölümü

DENEY 8- Flip Flop ve Uygulamaları. Amaç: - Flip Flop çalışma mantığını kavramak

Deney 2: Flip-Floplar

NECMETTİN ERBAKAN ÜNİVERSİTESİ MÜHENDİSLİK MİMARLIK FAKÜLTESİ ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ SAYISAL DEVRE TASARIMI LABORATUVARI DENEY FÖYÜ

Bu deney çalışmasında kombinasyonel lojik devrelerden decoder incelenecektir.

Yaptığımız aracın yere çizilen bir çizgiyi tanıması ve bu çizgiyi takip etmesi.

BEKLEMELĐ ÇALIŞMA VE ZAMAN SINIRLI ĐŞLER. 1. Genel Tanıtım. 2- WAIT işaretinin üretilmesi

Tek kararlı(monostable) multivibratör devresi

ELK2016 SAYISAL TASARIM DERSİ LABORATUVARI DENEY NO: 4 DENEYİN ADI: JK, RS, T VE D TİPİ FLİP-FLOPLARIN İNCELENMESİ

Mantık Devreleri Laboratuarı

T.C. ULUDAĞ ÜNİVERSİTESİ MÜHENDİSLİK MİMARLIK FAKÜLTESİ ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ ELEKTRONİK DEVRELER LABORATUVARI I

DENEY 6: FLİP-FLOP (BELLEK) DEVRESİ UYGULAMALARI

1. Temel lojik kapıların sembollerini ve karakteristiklerini anlamak. 2. Temel lojik kapıların karakteristiklerini ölçmek.

KARAMANOĞLU MEHMETBEY ÜNİVERSİTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ

Ardışıl Devre Sentezi (Sequential Circuit Design)

ELK2016 SAYISAL TASARIM DERSİ LABORATUVARI DENEY NO: 2

MİKROİŞLEMCİ İLE A/D DÖNÜŞÜMÜ

Temel Flip-Flop ve Saklayıcı Yapıları. Mikroişlemciler ve Mikrobilgisayarlar

18. FLİP FLOP LAR (FLIP FLOPS)

Teorik Bilgi DENEY 7: ASENKRON VE SENKRON SAYICILAR

İÇİNDEKİLER. 1-1 Lojik ve Anahtara Giriş Lojik Kapı Devreleri... 9

ROM ve PLD lerle ARDIŞIL DEVRE TASARIMI

DENEY 5 RS FLİP-FLOP DENEYLERİ

1. Sayıcıların çalışma prensiplerini ve JK flip-floplarla nasıl gerçekleştirileceğini anlamak. 2. Asenkron ve senkron sayıcıları incelemek.

KOCAELİ ÜNİVERSİTESİ ELEKTRONİK VE HABERLEŞME MÜHENDİSLİĞİ ELEKTRONİK LAB 1 DERSİ DİYOT UYGULAMALARI DENEYİ

Deney 4: 555 Entegresi Uygulamaları

BÖLÜM 2 SAYI SİSTEMLERİ

SABİT MIKNATISLI MOTORLAR ve SÜRÜCÜLERİ

Bölüm 4 Ardışıl Lojik Devre Deneyleri

REZONANS DEVRELERİ. Seri rezonans devreleri bir bobinle bir kondansatörün seri bağlanmasından elde edilir. RL C Rc

SAYISAL UYGULAMALARI DEVRE. Prof. Dr. Hüseyin EKİZ Doç. Dr. Özdemir ÇETİN Arş. Gör. Ziya EKŞİ

DENEY-6 LOJİK KAPILAR VE İKİLİ DEVRELER

T.C. İstanbul Medeniyet Üniversitesi Mühendislik ve Doğa Bilimleri Fakültesi Elektrik-Elektronik Mühendisliği Bölümü

OTOMATİK KONTROL SİSTEMLERİ İŞARET AKIŞ DİYAGRAMLARI SIGNAL FLOW GRAPH

T.C. KOCAELİ ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLİŞİM SİSTEMLERİ MÜHENDİSLİĞİ

DENEY 1a- Kod Çözücü Devreler

(VEYA-DEĞİL kapısı) (Exlusive OR kapısı) (Exlusive NOR kapısı)

SAYISAL SİSTEMLERDE ORTAK YOLUN KULLANILMASI

Mikroişlemci ile Analog-Sayısal Dönüştürücü (ADC)

Deney 5: Shift Register(Kaydırmalı Kaydedici)

İSTANBUL TEKNİK ÜNİVERSİTESİ BİLGİSAYAR MÜHENDİSLİĞİ BÖLÜMÜ LOJİK DEVRELERİ LABORATUVARI DENEY RAPORU : ARDIŞIL DEVRE TASARIMI

Boole Cebri. (Boolean Algebra)

ELM 331 ELEKTRONİK II LABORATUAR DENEY FÖYÜ

GERİLME ANALİZİ VE MOHR ÇEMBERİ MUKAVEMET

KZ MEKATRONİK. Temel Elektrik Elektronik Eğitim Seti Ana Ünite

ELK 204 Mantık Devreleri Laboratuvarı Deney Kitapçığı

Deney 1: Saat darbesi üretici devresi

Sayıcılar n bitlik bir bilgiyi tutmanın yanısıra her saat çevriminde tuttukları değeri artıran veya azaltan ardışıl devrelerdir.

Deney 6: Ring (Halka) ve Johnson Sayıcılar

Karadeniz Teknik Üniversitesi Elektrik-Elektronik Mühendisliği Bölümü Elektronik Laboratuvarı I ENDÜSTRİYEL KONTROL UYGULAMALARI

Deney 6: Ardışıl Devre Analizi

5.35. BASKI DEVRE MONTAJ OTOMASYONU

DENEY 2- Sayıcılar ve Kaydırmalı Kaydediciler

Deney 2: Lojik Devre Analizi

B.Ç. / E.B. MİKROİŞLEMCİLER

Bölüm 6 Multiplexer ve Demultiplexer

OTOMATİK KONTROL SİSTEMLERİ İŞARET AKIŞ DİYAGRAMLARI SIGNAL FLOW GRAPH

BÖLÜM 8 MANDAL(LATCH) VE FLİP-FLOPLAR SAYISAL ELEKTRONİK. Bu bölümde aşağıdaki konular anlatılacaktır

ELEKTRİK MOTORLARI VE SÜRÜCÜLER ELEKTRİK MOTORLARINDA DENETİM PRENSİPLERİ

Fiz102L TOBB ETÜ. Deney 2. OHM Kanunu, dirençlerin paralel ve seri bağlanması. P r o f. D r. S a l e h S U L T A N S O Y

ANKARA ÜNİVERSİTESİ GAMA MESLEK YÜKSEKOULU

KOCAELİ ÜNİVERSİTESİ ELEKTRONİK VE HABERLEŞME MÜHENDİSLİĞİ ELEKTRONİK LAB 1 DERSİ DİYOT UYGULAMALARI DENEYİ

BESLEME KARTI RF ALICI KARTI

DENEY 1- LABORATUAR ELEMANLARININ TANITIMI VE DC AKIM, DC GERİLİM, DİRENÇ ÖLÇÜMLERİ VE OHM KANUNU

DENEY NO:2 BJT Yükselticinin Darbe Cevabı lineer kuvvetlendirme Yükselme Süresi Gecikme Çınlama Darbe üst eğilmesi

DENEY-2 DEVRE KURMA. Şekil 1. DC Güç Kaynağı

EEM 311 KONTROL LABORATUARI

YILDIZ TEKNİK ÜNİVERSİTESİ MAKİNE FAKÜLTESİ MEKATRONİK MÜHENDİSLİĞİ BÖLÜMÜ MEKATRONİK MÜHENDİSLİĞİNE GİRİŞ DERSİ. Işığı Takip Eden Kafa 2 Nolu Proje

Sabit Gerilim Regülatörü Kullanarak Ayarlanabilir Güç Kaynağı

Deney 3: Asenkron Sayıcılar

DENEY 4a- Schmitt Kapı Devresi

MikroiĢlemci ile Analog-Sayısal DönüĢtürücü (ADC)

Boole Cebri. Muhammet Baykara

DİRENÇ ÇEŞİTLERİ. Sabit dirençler Ayarlı dirençler Entegre tipi dirençler Özel (ortam etkili) dirençler

1. Direnç değeri okunurken mavi renginin sayısal değeri nedir? a) 4 b) 5 c) 1 d) 6 2. Direnç değeri okunurken altın renginin tolerans değeri kaçtır?

DENEY 21 IC Zamanlayıcı Devre

ELEKTRİK MOTORLARI VE SÜRÜCÜLERİ ADIM MOTORLARI (STEP MOTORS)

DENEY 2- Sayıcılar. 1. Sayıcıların prensiplerinin ve sayıcıların JK flip-flopları ile nasıl gerçeklendiklerinin incelenmesi.

DERS NOTLARI. Yard. Doç. Dr. Namık AKÇAY İstanbul Üniversitesi Fen Fakültesi

Yapı Sistemlerinde Elverişsiz Yüklemeler:

TOBB EKONOMİ VE TEKNOLOJİ ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ

ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ SAYISAL DEVRE TASARIMI LABORATUVARI DENEY RAPORU. Deney No: 3 FF Devreleri

İşgücü Talebinin Tahmininde Sayısal ve. ve Ayrıntılı Yöntemler. İnsan Kaynakları Planlamasında Sayısal

KARADENİZ TEKNİK ÜNİVERSİTESİ Of Teknoloji Fakültesi Enerji Sistemleri Mühendisliği Bölümü. Doğru Akım Makinaları - I

SAKARYA ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ MAKİNA MÜHENDİSLİĞİ BÖLÜMÜ ELEKTRONİK DEVRELER LABORATUARI

ÜÇ FAZLI ASENKRON MOTORDA KAYMANIN BULUNMASI

T.C. YALOVA ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ ENERJİ SİSTEMLERİ MÜHENDİSLİĞİ BÖLÜMÜ ESM 413 ENERJİ SİSTEMLERİ LABORATUVARI 1

SAYISAL DEVRE TASARIMI LABORATUVARI DENEY 1: TEMEL LOJİK KAPI KARAKTERİSTİKLERİNİN ÖLÇÜMÜ

BÖLÜM 9 (COUNTERS) SAYICILAR SAYISAL ELEKTRONİK. Bu bölümde aşağıdaki konular anlatılacaktır

KARADENĠZ TEKNĠK ÜNĠVERSĠTESĠ Mühendislik Fakültesi Elektrik-Elektronik Mühendisliği Bölümü ELK2008 DEVRELER II LABORATUARI

SAYICILAR. Tetikleme işaretlerinin Sayma yönüne göre Sayma kodlanmasına göre uygulanışına göre. Şekil 52. Sayıcıların Sınıflandırılması

Temel elektronik laboratuvarı olarak kullanılmaktadır. Bu laboratuvarda ders alan öğrencilerimiz;

1. LİNEER PCM KODLAMA

ELEKTRİK DEVRELERİ-2 LABORATUVARI VIII. DENEY FÖYÜ

Transkript:

KTÜ Mühendislik Fakültesi Bilgisayar Mühendisliği Bölümü Sayısal Tasarım Laboratuarı SEVİYE MODLU ARDIŞIL DEVRELER - GENEL TANITIM Seviye modlu ardışıl devreler, kombinasyonal devrelere geri besleme özelliği kazandırılarak oluşturulmuş ardışıl devrelerdir. Bu devrelerde, durum geçişleri için giriş darbelerinin bulunması gereği ortadan kaldırılmıştır. Flip flopların lojik kapılı yapıları, bu devrelere ilişkin en çarpıcı örneği teşkil eder. Bir devrenin ardışıl özellik taşıyabilmesi için, çıkışların, girişlerin yalnız o andaki değerlerinedeğil, aynı zamanda daha öncekilerine de bağlı olması gerekir. Örneğin, JK flip-flopunda J = K = 0 olması durumunda daha önceki çıkış değerine bağlı olarak Qn- = 0 veya olabilir. Seviye modlu devrelere ardışıl özellik kazandıran geri besleme değişkenlerinin seçimi bir dereceye kadar keyfidir. Saat modlu ve darbe modlu devrelerde geri besleme değişkeninin ( durum değişkeni ), flip-flopların çıkışları olduğunu hatırlayınız. Şekil-. de seviye modlu devrenin genel yapısı verilmiştir. Buradaki gecikme elemanları, geri besleme yoluna gecikme amacıyla konulmuş özel elemanlar olmayıp, kombinasyonal lojikteki kapı gecikmelerini temsil etmektedir. Bir giriş değiştiği zaman Y, Y,.Yr nin yeni değerleri oluşuncaya kadar y, y, yr değişkenlerinin mevcut değerlerinin hatırlanması, bu gecikme elemanları sayesinde olur. den sonra Y, Y,.Yr ler y lerin bir sonrali durum değerleri olur.bu değerler kararlı durumda aynı ise de geçiş anında farklıdır. y lere ikinciller, Y lere ise uyarıcılar denir. x z x z x n İkinciller y y Y y r Kombinasyonal Lojik Y Y r z p Uyarıcılar Şekil-. Seviye m0dlu ardışıl derenin genel yapısı

- SEVİYE MODLU DEVRELERİN TASARIMI Seviye modlu devreler, saat ve darbe modlu devrelerde olduğu gibi geçiş ve akış tablolarıyla tanımlanabilir. Tasarım kolaylığı açısından, giriş değişkenlerinden yalnız birinin değişmesine izin verilir. Giriş değişkenlerine böyle sınırlamaların getirilmesi durumunda ana modlu devre elde edilir. Ana modlu devrenin geçiş tablosu, uyarıcıların ve çıkışların bir tablosudur. Bu tablonun bir satırında birden fazla kararlı durum bulunabilir. Girişler ve ikincil durumların mümkün olabilen her kombinasyonuna ayrı durumlar olarak numara vermek daha uygundur. Bunun sonucunda elde edilen tabloya ilkel akış tablosu denir. Tasarım sürecinde istenen devrenin sözlü ifadesinden ilkel akış tablosuna, oradan da geçiş tablosuna ve devreye geçilir. İlkel akış tablosunda gereğinden fazla kararlı durum bulunabilir. Bu durumların sayısının azaltılması için saat modlu devrelerdeki indirgeme tekniklerinden yararlanılabilir. Buradaki tek problem, ilkel akış tablosunda şimdiki durumun bulunmamasıdır. İlkel akış tablosunun her bir satırında yalnız bir kararlı durum olduğundan, bu durumlar her bir satır için şimdiki durum olarak kabul edilir. Böylece implikasyon tablosu yöntemiyle indirgeme yapılarak en az durumlu devre elde edilir. İndirgemede önce maksimum uyumlular bulunur. Daha sonra da bu uyumlu takımın örtme ve kapalı olma koşulunu yerine getirip getirmediği araştırılır. Bir durum takımı, orijinal durum tablosunun tüm durumlarını kapsarsa, bu takım örtme koşulunu sağlamış olur. Kapatma koşulu ise eğer imalı durumlar yoksa ( veya imalı durumlar bu takımda kapsatılmışlarsa ) sağlanır. Tüm durumları örten uyumluların kapalı bir takımına kapalı örtme denir. DENEYE HAZIRLIK Deneyde bir motor milinin dönme yönünün seviye modlu bir devreyle belirlenmesi amaçlanmıştır. Mil üzerine bir yarısı saydam, diğer yarısı saydam olmayan bir disk yerleştirilmiştir. Birbiri ile dik açı yapan iki eksen üzerine iki ışık kaynağı koyulmuş ve bunların tam karşısına düşecek şekilde iki fotosel yerleştirilmiştir. Saydam olmayan taraf, ışığı engellediği zaman fotosel lojik 0 vermektedir. Motor saat ibreleri yönünde döndüğünde bu devrenin Z=, ters döndüğünde ise Z=0 çıkışını üretmesi istenmektedir. Motorun dönme yönü değiştiği zaman, devrenin çıkışı en fazla çeyrek dönme süresi içinde değişebilmelidir. Deneyde bir motor milinin dönme yönünün seviye modlu bir devreyle belirlenmesi amaçlanmıştır. Durum değişkenleri X ve X şekil-. deki gibi seçilir. İki işaret arasındaki faz farkı 90 0 dir. Optik alıcı verici kullanılacağından X ve X işaretlerinde lojik aydınlık, lojik 0 ise karanlık (siyah bant) ile temsil edilecektir. Üzerine X ve X işaretleri yapıştırılan saydam bir disk motor miline monte edilir. Diskin bir tarafına ışık kaynağı olarak ledler ( X ve X için ayrı ayrı ), diğer tarafına da ( ledlerin tam karşısına ) alıcı olarak foto-dirençler ( X ve X için ayrı ayrı) yerleştirilir. Tasarlanacak kombinasyonel devrenin çıkışı; motor mili saat ibresi yönünde döndüğünde Z=, tersi yönde döndüğünde ise Z=0 üretecektir. ( Şekil-. ).

saat ibresi yönü saat ibresinin tersi X X Şekil-. Şekil-. Kombinasyonel devrenin tasarımı için önce işaretlerin zamanlama diyagramı çizilir. XX = 00 için devre kararlı durumunda iken, XX = 0 girişlerini aldığı zaman kararlı durumuna Z = 0 olacak şekilde geçer. Motor ters döndüğünde, kararlı durumunda iken XX = 00 girişlerini alacağı için devre 8 kararlı durumuna Z= olacak şekilde gider. Diğer durumlara ilişkin çıkışlar ilkel akış tablosunda verilmiştir. Girişlerden bir anda yalnız birinin değişmesine izin verildiğinden XX = 00 dan XX = geçişi mümkün olmayacağı için XX= sütununa bu geçiş için don t care ( --) konulmuştur. Kararlı durumlar, şimdiki durumlar olarak kabul edilip implikasyon tablosu yöntemiyle indirgeme yapılırsa, Merger diyagramı yardımıyla maksimum uyumlular olarak ( ) (8) (7) (6) takımı bulunur. İmalı durum bulunmadığı için bu takım hem örtme hem de kapatma koşulunu sağlamaktadır. Böylece minimum akış tablosu aşağıdaki gibi elde edilir.

6 7 8 00 0 0 00 0 0 0 8 0 7 0 6 0 7 6 7 8 7 8 İlkel akış tablosu 6 7 8-8 X -7 - X -7-7 X - -8 X -6 X -6 X -8 X - X -6-6 X - X -6 X - -7-7 X X -8 X -8 X -8 X -6-7 X -6-6 X - X -8 X -8 - X -7 X -7 - X -7 X 6 7 8 7 6 Merger Diyagramı 00 0 0 00 0 0 () a a a d b 0 0 (8) b b a c b 0 0 (7) c b d cc cc 0 0 (6) d a d d c 0 0 Minimum akış tablosu Tasarımın bundan sonraki adımında indirgenmiş akış tablosunun satırlarına, ikincillerin özel kombinasyonları atanır. Bu akış tablosuna ilişkin tamamlanmış geçiş tablosu ve çıkış tablosu aşağıda

verilmiştir. Bu diyagramlar üzerinde gerekli indirgemeler yapılarak uyarıcılara ve çıkışlara ilişkin bağıntılar bulunabilir. x x y y 00 0 0 00 00 00 0 0 0 0 00 0 0 0 0 00 0 0 Z x x y y 00 0 0 00 0 0 0 0 0 0 0 0 0 0 Y x x y y 00 0 0 00 0 0 0 0 0 0 0 0 0 0 Y Y = XX + yx + yx Y = XX + yx + yx Z = y y X + y y X + y y X + y y X DENEYİN YAPILIŞI - İlk olarak sistemde kullanılan LED li ışık kaynaklarının ışık üretmesini sağlayınız. - Fotosel ile LED arasında saydam bölge varken fotoselin çıkışındaki gerilim değerini ölçünüz. Ardından, aynı işlemi diskin saydam olmayan tarafı için gerçekleyip, sonuçları raporunuza yazınız. - Lojik devreyi yalnızca Y, Y durum değişkenlerini üretecek şekilde kurarak, devrenin doğru çalışıp çalışmadığına, kararlı durumda kapıların giriş ve çıkışlarını ayrı ayrı kontrol ederek karar veriniz. -Sistemin diğer parçası olan çıkış büyüklüğünü üreten devreyi gerçekleyiniz. Devrenin çalışmasını inceleyiniz. - Sistemin çalışmasını X, X girişlerine çeşitli lojik kombinasyonlar vererek deneyiniz.