Bölüm 7 Ardışıl Lojik Devreler

Bölüm 7 Ardışıl Lojik Devreler DENEY 7- Flip-Floplar DENEYİN AMACI. Kombinasyonel ve ardışıl lojik devreler arasındaki farkları ve çeşitli bellek birimi uygulamalarını anlamak. 2. Çeşitli flip-flop türlerinin çalışma prensiplerini ve uygulamalarını incelemek. GENEL BİLGİLER Şekil 7-- de, iki DEĞİL (NOT) yada TÜMLEME kapısı gösterilmiştir. IC2 nin çıkışı IC in girişine bağlanmıştır. IC in çıkışı ise, IC2 nin çıkışı olur. IC2 nin çıkışı IC in girişine bağlı olduğu için, IC in girişi tekrar e çevrilmiş olur. Eğer IC in girişine harici bir darbe uygulanırsa IC in çıkışı, IC2 nin çıkışı olur (IC in çıkışı tekrar a döner). Şekil 7-- İki NOT kapısı ile oluşturulan RS mandal (latch) Harici darbe A, IC2 nin çıkışı B olarak ifade edilirse, A ya da B olduğu zaman, IC in çıkışı olur. Şekil 7-- deki NOT kapıları, iki adet NOR kapısıyla değiştirilirse ve iki giriş R ve S olarak ifade edilirse, Şekil 7--2 deki R-S flip-flop elde edilmiş olur. R = Reset (sıfırlama) girişi, Q çıkışını yapar. S = Set (birleme) girişi, Q çıkışını yapar. 7-

Şekil 7--2 İki NOR kapısı ile oluşturulan RS flip-flop IC in çıkışı Q (normal çıkış) olarak adlandırılırken, IC2 nin çıkışı ise Q (tümleyen çıkış) olarak adlandırılır. Flip-flop, uygun bir lojik giriş uygulandığında durum değiştirir, güç sağlandığı sürece yada girişi değişene kadar kararlı durumda kalır. Çoğu durumda, flip-floplar NOR yada NAND kapılarıyla gerçekleştirilir. Şekil 7--3, NOR kapılarıyla gerçekleştirilmiş bir pozitif lojik R-S flip-flopu, Şekil 7--4 ise, NAND kapılarıyla gerçekleştirilmiş bir negatif lojik R-S flip-flopu göstermektedir. R-S flip-flop, en basit flip-flop olup diğer flip-flopları gerçekleştirmek için kullanılabilir. Bu yüzden RS flip-flop, temel-flip-flop olarak da adlandırılır. Tablo 7-- de, R-S flipflopun doğruluk tablosu gösterilmiştir. Qn şimdiki çıkış durumunu ifade ederken, Qn+ ise bir sonraki çıkış durumunu ifade eder. Şekil 7--3 NOR RS flip-flop Şekil 7--4 NAND RS flip-flop Tablo 7-- RS flip-flop doğruluk tablosu 7-2

R-S flip-flopun doğruluk tablosundan aşağıdaki sonuçlar çıkarılabilir: () R= ve S= iken Qn+=Qn dir, yani Qn+ bir önceki Qn durumuna ( yada olabilir) eşittir. (2) R= ve S= iken, flip-flop birlenir (Qn+= ). (3) R= ve S= iken, flip-flop sıfırlanır (Qn+= ). (4) R= ve S= iken, Qn+ aynı anda hem hem olmaya çalışır. Çıkış aynı anda iki duruma sahip olamayacağı için, R=S= durumunda Qn+ tanımsız yada belirsiz dir. Şekil 7--5 te, R-S flip-flopun tam sembolü gösterilmiştir. CK saat sinyalidir ve flip-flop, saat sinyali mevcut ise, durum değiştirecektir. PR = Preset ; Saat sinyaline bakmaksızın, Q çıkışını yapar. CL = Clear (Sil) ; Saat sinyaline bakmaksızın, Q çıkışını yapar. Şekil 7--5 R-S flip-flop Bir R-S flip-flop kullanılarak, D flip-flop gerçekleştirilebilir. D flip-flopun sembolü ve R- S flip-flop ile gerçekleştirilme şeması sırasıyla Şekil 7--6(a) ve (b) de gösterilmiştir. (a) Sembol (b) RS flip-flop ile gerçekleştirilmesi Şekil 7--6 D flip-flop 7-3

D flip-flop, genellikle veri iletimi için kullanılır. Doğruluk tablosu Tablo 7--2 de gösterilmiştir. Tablo 7--2 D flip-flop doğruluk tablosu Bir D flip-flop kullanılarak, T flip-flopu gerçekleştirilebilir. T flip-flopun sembolü ve D flip-flop ile gerçekleştirilme şeması sırasıyla Şekil 7--7(a) ve (b) de gösterilmiştir. T flip-flopun doğruluk tablosu Tablo 7--3 te gösterilmiştir. (a) Sembol (b) D flip-flop ile gerçekleştirilmesi Şekil 7--7 T flip-flop Tablo 7--3 Tablo 7--3 ten görüldüğü gibi, T flip-flopun çıkış durumu sadece T= ve CK= iken değişir. Başlangıçta Qn= kabul edilirse, T= ve CK= olduğunda, T flip-flopun çıkışı olur. T flip-flopun çıkışı, tekrar T= ve CK= oluncaya kadar, durumunda kalır ve koşul sağlanınca tekrar durumuna döner. 7-4

T flip-flopun çıkışı, T=, CK= olduğu zaman, ve arasında durum değiştirir. T flip-flopun bu benzersiz karakteristiğinden yararlanılarak, 2 ye bölme devreleri gerçekleştirilebilir. Şekil 7--8 e bakılacak olursa, iki giriş dalga şekline karşılık, sadece bir çıkış dalga şekli vardır. T flip-floplar genellikle sayıcıların gecikme devrelerinde kullanılır. Şekil 7--8 T flip-flopun giriş ve çıkışı J-K flip-flop, R-S flip-flopun belirsiz durumunu ortadan kaldırabilir. J-K flip-flopun sembolü, Şekil 7--9 da gösterilmiştir. Şekil 7--9 JK flip-flop Şekil 7-- RS flip-flop ile gerçekleştirilmesi Şekil 7-- da, R-S flip-flopla gerçekleştirilmiş bir J-K flip-flop eşdeğeri gösterilmiştir. Tablo 7--4 teki doğruluk tablosuna bakılacak olursa, J-K flip-flopun, J=, K= ve CK= durumu dışında, S-R flip-flopuyla aynı olduğu,bu durumda da T flip-flopa benzediği görülür. 7-5

Tablo 7--4 J-K flip-flop doğruluk tablosu J-K flip-flop, belirsiz duruma sahip olmadığı ve hemen hemen tüm flip-flopları gerçekleştirmek için kullanılabildiği için, genel flip-flop olarak da adlandırılır. Şekil 7-- de, bir Master/Slave J-K flip-flop devresi gösterilmiştir. Şekil 7-- Master/Slave J-K flip-flop CK= iken, master flip-flop yeni giriş kabul etmez ve Q ve ve Q ', uydu flip-flopun Q ve Q ' çıkışlarına iletilir. Q ' çıkışları aynı kalır, Q CK= iken master flip-flop yeni giriş kabul edebilir, ancak slave flip-flopun Q ve Q çıkışları değişmez. Şekil 7--2 de, master/slave flip-flopun zamanlama diyagramı verilmiştir. CK= iken, CK nın düşen kenarıyla son giriş değeri tutuluncaya kadar, giriş sürekli olarak değişir. CK= iken, slave flip-flop CK nın düşen kenarıyla tetiklendiği için, master flip-flopun çıkışı, slave flip flopa gönderilir. 7-6

Şekil 7--2 Master/slave flip-flopun zamanlama diyagramı KULLANILACAK ELEMANLAR. KL-22 Temel Elektrik Devreleri Deney Düzeneği 2. KL-266 Ardışıl Lojik Devre Deney Modülü () DENEYİN YAPILIŞI A. Lojik Kapılar ile RS Flip-Flop Gerçekleştirmek. Şekil 7--3 yardımıyla gereken bağlantıları yapın. +5VDC ve +2VDC sabit güç kaynaklarını, KL-266 modülüne bağlayın. 2. A3,A4 girişlerini sırasıyla SW,SW2 veri anahtarlarına ve F6,F7 çıkışlarını L,L2 Lojik Göstergelerine bağlayın. F6 ve F7 nin durumları nedir? Gücü kapatın ve birkaç saniye sonra yeniden açın. Şu anda F6 ve F7 nin durumları nedir? 7-7

Şekil 7--3 Bağlantı diyagramı (KL-266 blok c) Şekil 7--4 NAND RS flip-flop 3. Tablo 7--5 teki giriş dizilerini takip edin. F6,F7 yi gözleyin ve kaydedin. STATE A4 A3 F6 F7 2 3 Tablo 7--5 4. Tablo 7--5 teki sonuçlardan, Q ve Q çıkışları ile R ve S girişlerini belirleyin. R=, S=, Q=, Q = 5. Şekil 7--5 teki bağlantı diyagramı ve Şekil 7--6 daki devre yardımıyla gerekli bağlantıları yapın. CK2 yi +5V a bağlayın. 6. A ve A5 girişlerini sırasıyla SW ve SW2 girişlerine bağlayın. 7-8

Şekil 7--5 Bağlantı diyagramı (KL-266 blok c) Şekil 7--6 RS flip-flop 7. Tablo 7--6 daki giriş dizilerini takip edin. F6,F7 yi gözleyin ve kaydedin. STATE A5 A F6 F7 2 3 Tablo 7--6 B. RS Flip-Flop Kullanarak D Flip-Flop Gerçekleştirmek. Şekil 7--7 deki bağlantı diyagramı ve Şekil 7--8 deki D flip-flop devresi yardımıyla gerekli bağlantıları yapın. 7-9

Şekil 7--7 Bağlantı diyagramı (KL-266 blok c) Şekil 7--8 D flip-flop 2. A i SW e, CK2 yi SWA Darbe Anahtarının A çıkışına ve F6 yı L Lojik Göstergesine bağlayın. 3. Tablo 7--7 deki giriş dizilerini takip edin. Çıkış durumlarını gözleyin ve kaydedin. Tablo 7--7 7-

C. RS Flip-Flop Kullanarak D Flip-Flop Gerçekleştirmek. Şekil 7--9 daki bağlantı diyagramı ve Şekil 7--2 deki JK flip-flop devresi yardımıyla gerekli bağlantıları yapın. Şekil 7--9 Bağlantı diyagramı (KL-266 blok c) Şekil 7--2 JK flip-flop 2. CK2 yi SWA Darbe Anahtarının A çıkışına, A i SW veri anahtarına ve F6 yı L Lojik Göstergesine bağlayın. 3. Tablo 7--8 deki giriş dizilerini takip edin. Çıkış durumlarını gözleyin ve kaydedin. 7-

Tablo 7--8 D. RS Flip-Flop Kullanarak Master/Slave JK Flip-Flop Gerçekleştirmek. Şekil 7--2 deki bağlantı diyagramı ve Şekil 7--22 deki master/slave JK flipflop devresi yardımıyla gerekli bağlantıları yapın. Şekil 7--2 Bağlantı diyagramı (KL-266 blok c) Şekil 7--22 Master/Slave JK flip-flop 7-2

2. CK i SWA Darbe Anahtarının A çıkışına; J ve K yı, SW ve SW veri anahtarlarına bağlayın. F,F2,F6,F7 yi sırasıyla L,L,L2,L3 Lojik Göstergelerine bağlayın. 3. Tablo 7--9 daki giriş dizilerini takip edin. Çıkış durumlarını gözleyin ve kaydedin. CK K J F F2 F6 F7 -> F F2 F6 F7 -> -> -> -> -> Tablo 7--9 E. D Flip-Floplar ile Kaydırmalı Kaydedici Gerçekleştirmek. Şekil 7--23 yardımıyla gereken bağlantıları yapın. +5VDC ve +2VDC sabit güç kaynaklarını, KL-266 modülüne bağlayın. Şekil 7--23 Bağlantı diyagramı (KL-266 blok a) 7-3

2. B(clear) yi SW a; A(I/P) yı SW e; CK yı SWA nın A çıkışına; F,F2,F3,F4 ü sırasıyla L,L2,L3,L4 e bağlayın. 3. D flip-flopları silmek için, SW ı konumuna getirip daha sonra tekrar konumuna getirin. SW anahtarını konumuna getirin. SWA Darbe Anahtarını kullanarak, CK ya dört saat darbesi uygulayın. Her saat darbesi sonunda çıkış göstergelerini gözleyin ve kaydedin. F-F4= 4. D flip-flopları silmek için, SW ı konumuna getirip daha sonra tekrar konumuna getirin. SW anahtarını konumuna getirin ve bir saat darbesi sonunda tekrar konumuna getirin. Daha sonra SWA Darbe Anahtarını kullanarak, CK ya üç saat darbesi uygulayın. Her saat darbesi sonunda çıkış göstergelerini gözleyin ve kaydedin. F-F4= F. İki Yönlü Kaydırmalı Kaydedici Gerçekleştirmek. Şekil 7--24 yardımıyla gereken bağlantıları yapın. +5VDC ve +2VDC sabit güç kaynaklarını, KL-266 modülüne bağlayın. Şekil 7--24 Bağlantı diyagramı (KL-266 blok b, U7=7495) 2. Aşağıda belirtilen bağlantıları tamamlayın: A,B,C,D girişleri, SW,SW,SW2,SW3 veri anahtarlarına F,F2,F3,F4 çıkışları, L4,L3,L2,L lojik göstergelerine D (LOAD), SWA Darbe Anahtarının A çıkışına C (CK), SWB Darbe Anahtarının B çıkışına 7-4

B (Seri Giriş), SW7 veri anahtarına A (MODE), SW6 veri anahtarına Tablo 7-- 7495 in fonksiyon tablosu 3. A ve B için, Tablo 7-- deki giriş dizilerini takip edin. Çıkışları gözleyin ve kaydedin. GİRİŞLER ÇIKIŞLAR C B A F F2 F3 F4 Tablo 7-- 4. A ve B girişlerini yapın. D,C,B,A için, Tablo 7--2 deki giriş dizilerini takip edin. Çıkışları gözleyin ve kaydedin. GİRİŞLER ÇIKIŞLAR D D C B A F F2 F3 F4 Tablo 7--2 7-5

G. RS Flip-Floplar ile Gürütü Giderme Devresi Gerçekleştirmek. Şekil 7--25 yardımıyla gereken bağlantıları yapın. Gürültü giderme devresini gerçekleştirmek için, Şekil 7--25 ve 7--26 daki RS flip-flop devresi kullanılacaktır. Şekil 7--25 Bağlantı diyagramı (KL-266 blok c) Şekil 7--26 RS flip-flop 2. A4 girişini SW veri anahtarına ve A3 ü Saat Üretecinin çıkışına bağlayın. Bu durumda, Saat Üreteci, RS flip-flop için gürültü kaynağı gibi davranır. 3. A4= yapın. F6 yı ölçün. F6= 4. A3 girişini SW veri anahtarına ve A4 ü Saat Üretecinin çıkışına bağlayın 5. A3= yapın. F6 yı ölçün. F6= 7-6

DENEY 7-2 Sayıcılar DENEYİN AMACI. Sayıcıların çalışma prensiplerini ve JK flip-floplarla nasıl gerçekleştirileceğini anlamak. 2. Asenkron ve senkron sayıcıları incelemek. GENEL BİLGİLER Sayıcılar, flip-floplar ve temel lojik kapılar kullanılarak gerçekleştirilirler. Önceki deneyde, T flip-flop çıkışının, T= ve CK= durumunda, ile durumları arasında değiştiği ifade edilmişti. Şekil 7-2- Üç adet T flip-flopla gerçekleştirilen 3-bitlik sayıcı Şekil 7-2- de seri olarak bağlanmış üç adet T flip-flop görülmektedir. Önde bulunan flip-flopların Q çıkışları, bir sonraki flip-floplar için saat girişi (CK) olarak kullanılmıştır. Ardarda seri olarak bağlanan flip-flop sayısının n olduğu ve N adet giriş bulunduğu kabul edilirse, en son flip-flopun çıkışı N/2 n olur. Çıkış dalga şekilleri, Şekil 7-2-2 de gösterilmiştir. 7-7

Şekil 7-2-2 Şekil 7-2- deki sayıcının zamanlama diyagramı Şekil 4-27 den görülebildiği gibi, CK düşen kenarla tetiklendiği için, normal A,B,C çıkışları yukarı doğru sayarken, tümleyen A,B,C çıkışları aşağı doğru saymaktadır. A nın periyodu CK nın iki katı, frekansı ise CK nın yarısıdır. B nin periyodu A nın iki katı, frekansı ise A nın yarısıdır. C nin periyodu B nin iki katı, frekansı ise B nin yarısıdır. CK nın yükselen-kenarla tetiklenmesi durumu için çıkış dalga şekilleri, Şekil 7-2-3 te gösterilmiştir. Açıkça görüldüğü gibi, A,B ve C çıkışları yukarı doğru saymaktadır. Şekil 7-2-4 teki devre, CK, Q çıkışına bağlıyken yukarı doğru, Q çıkışına bağlıyken aşağı doğru sayacaktır. 7-8

Şekil 7-2-3 Sayıcının zamanlama diyagramı (yükselen kenarla tetikleme) Bu deneyde temel sayıcıları gerçeklemek için kullanılacak olan J-K flip-flop, genel bir flip-floptur. Şekil 7-2-4 te gösterilen devre, J-K flip-flopların ardarda seri olarak bağlanmasıyla elde edilmiş bir yukarı/aşağı sayıcıdır. Şekil 7-2-4 Yukarı/aşağı sayıcı M= iken, CK, Q çıkışına bağlanır ve devre YUKARI doğru sayar. M= iken, CK, Q çıkışına bağlanır ve devre AŞAĞI doğru sayar. Şekil 7-2-4 teki gibi seri bağlantılarla gerçekleştirilen devreler Asenkron Sayma yapar. n e Bölme etkisi ni elde etmek için, çıkış SİLME ucuna bağlanmalıdır. 7-9

Şekil 7-2-5(a) da, bir 5-e bölme devresi gösterilmiştir. Bu devrenin Şekil 7-2-5(b) deki doğruluk tablusundan, 5-e bölme devresi denilen bir çevrim oluşturacak şekilde, ve 5 durumlarının eşit olduğu görülmektedir. (a) Lojik diyagram (b) Doğruluk tablosu Şekil 7-2-5 Silme girişli 5-e bölen sayıcı Şekil 7-2-5(a) da A ve C çıkışları, bir VE kapısıyla CL (SİLME) girişine bağlanmıştır. 5 durumu e karşılık olduğu için, CBA= olduğunda sayıcı sıfırlanır. Asenkron N-e bölme işlemini gerçekleştirmenin bir başka yolu da, Şekil 7-2-6 da gösterilen, 5 e bölen sayıcı devresidir. CBA= durumunda, C çıkışı, bir VE kapısıyla, CL girişine bağlanmıştır. SİLME fonksiyonunun süresini uzatmak için, CL girişine bir kondansatör bağlanır. Kondansatör, CK düşerken, durumunu sürdürerek, flip-flopu SİLME modunda tutmaya devam eder. CK nın düşen kenarında, sayıcı hala etkisiz durumdadır. 7-2

Şekil 7-2-6 Farklı bir, silme girişli 5-e bölen sayıcı, yöntemi 2-ye bölen ve 5-e bölen sayıcı devrelerinin seri olarak bağlanması, bir BCD sayıcı oluşturur. -a bölen yada 6-ya bölen gibi endüstriyel sayıcıların, 6Hz lik AC güçle birlikte kullanılmasıyla, Hz lik bir zamanlama sinyali üretilebilir. Eğer tüm CK girişleri birbirine bağlıysa, bir senkron sayıcı elde edilmiş olur. Senkron sayıcıların çalışma hızı, seri olarak bağlanmış asenkron sayıcılara göre çok daha yüksektir, ancak senkron sayıcılarla, 2 nin kuvveti (2 n ) olmayan sayıcılar tasarlamak oldukça karmaşıktır. Şekil 7-2-7 de, 4-bitlik senkron sayıcı yada 6-ya bölen sayıcı gösterilmiştir. Şekil 7-2-7 4-bitlik senkron sayıcı Şekil 7-2-8 de, senkron 5 e bölen sayıcı devresi gösterilmiştir. Bu devrenin yapısının, asenkron sayıcıdan daha karmaşık olduğu açıktır. 7-2

Şekil 7-2-8 Senkron 5-e bölen sayıcı KULLANILACAK ELEMANLAR. KL-22 Temel Elektrik Devreleri Deney Düzeneği 2. KL-267 Ardışıl Lojik Devre Deney Modülü (2) 3. Osiloskop DENEYİN YAPILIŞI A. JK Flip-Floplar ile 8-e Bölen Sayıcı Gerçekleştirmek. Şekil 7-2-9 daki bağlantı diyagramına göre, gerekli bağlantıları yapın. +5VDC sabit güç kaynağını, KL-267 modülüne bağlayın. 2. CK girişini, SWA Darbe Anahtarının A çıkışına bağlayın. 3. Q, Q2 ve Q3 çıkışlarını, sırasıyla L5, L6 ve L7 Lojik Göstergelerine bağlayın. 7-22

Şekil 7-2-9 Bağlantı diyagramı (KL-267 blok c) 4. SWA Darbe Anahtarını kullanarak, CK girişine saat darbeleri uygulayın. Q, Q2 ve Q3 çıkışlarını gözleyin ve Tablo 7-2- e kaydedin. CK Q3 Q2 Q Tablo 7-2- B. JK Filip-Floplar ile Senkron Sayıcı Gerçekleştirmek. Şekil 7-2- daki bağlantı diyagramına göre, gerekli bağlantıları yapın. +5VDC sabit güç kaynağını, KL-267 modülüne bağlayın. 7-23

Şekil 7-2- Bağlantı diyagramı (KL-267 blok c) 2. CK girişini, SWA Darbe Anahtarının A çıkışına bağlayın. 3. Q2 ve Q3 çıkışlarını, sırasıyla L6 ve L7 Lojik Göstergelerine bağlayın. 4. SWA Darbe Anahtarını kullanarak, CK girişine saat darbeleri uygulayın. Q2 ve Q3 çıkışlarını gözleyin ve Tablo 7-2-2 ye kaydedin. CK Q3 Q2 Tablo 7-2-2 7-24

C. 749 ile 8-e Bölen Sayıcı Gerçekleştirmek. Şekil 7-2- deki bağlantı diyagramına göre, gerekli bağlantıları yapın. +5VDC sabit güç kaynağını, KL-267 modülüne bağlayın. Şekil 7-2- Bağlantı diyagramı (KL-267 blok b) 2. J girişini, SWA Darbe Anahtarının A çıkışına bağlayın. 3. A, B, C, D çıkışlarını sırasıyla L5, L6, L7, L8 Lojik Göstergelerine bağlayın. 4. SWA Darbe Anahtarını kullanarak, J girişine saat darbeleri uygulayın. A, B, C, D çıkışlarını gözleyin ve Tablo 7-2-3 e kaydedin. J D C B A Tablo 7-2-3 7-25

D. 749 ile BCD Sayıcı Gerçekleştirmek. Şekil 7-2-2 deki bağlantı diyagramına göre, gerekli bağlantıları yapın. +5VDC sabit güç kaynağını, KL-267 modülüne bağlayın. Şekil 7-2-2 Bağlantı diyagramı (KL-267 blok b) 2. J girişini, SWA Darbe Anahtarının A çıkışına bağlayın. 3. A, B, C, D çıkışlarını sırasıyla, D Dijital Göstergesinin A, B, C, D girişlerine bağlayın. 4. SWA Darbe Anahtarını kullanarak, J girişine saat darbeleri uygulayın. D Dijital Göstergesini gözleyin ve Tablo 7-2-4 e kaydedin. J D Tablo 7-2-4 7-26