Bölüm 4 Ardışıl Lojik Devre Deneyleri

Bölüm 4 Ardışıl Lojik Devre Deneyleri DENEY 4-1 Flip-Floplar DENEYİN AMACI 1. Kombinasyonel ve ardışıl lojik devreler arasındaki farkları ve çeşitli bellek birimi uygulamalarını anlamak. 2. Çeşitli flip-flop türlerinin çalışma prensiplerini ve uygulamalarını incelemek. GENEL BİLGİLER Şekil 7-1-1 de, iki DEĞİL (NOT) ya da TÜMLEME kapısı gösterilmiştir. IC2 nin çıkışı IC1 in girişine bağlanmıştır. IC1 in çıkışı 1 ise, IC2 nin çıkışı 0 olur. IC2 nin çıkışı IC1 in girişine bağlı olduğu için, IC1 in girişi tekrar 1 e çevrilmiş olur. Eğer IC1 in girişine harici bir darbe uygulanırsa IC1 in çıkışı 0, IC2 nin çıkışı 1 olur (IC1 in çıkışı tekrar 0 a döner). Şekil 4-1 İki NOT kapısı ile oluşturulan RS mandal (latch) Harici darbe A, IC2 nin çıkışı B olarak ifade edilirse, A ya da B 1 olduğu zaman, IC1 in çıkışı 0 olur. Şekil 4-1 deki NOT kapıları, iki adet NOR kapısıyla değiştirilirse ve iki giriş R ve S olarak ifade edilirse, Şekil 4-2 deki RS flip-flop elde edilmiş olur. R = Reset (sıfırlama) girişi, Q çıkışını 0 yapar. S = Set (birleme) girişi, Q çıkışını 1 yapar. 4-2

Şekil 4-2 İki NOR kapısı ile oluşturulan RS flip-flop IC1 in çıkışı Q (normal çıkış) olarak adlandırılırken, IC2 nin çıkışı ise (tümleyen çıkış) olarak adlandırılır. Flip-flop, uygun bir lojik giriş uygulandığında durum değiştirir, güç sağlandığı sürece ya da girişi değişene kadar kararlı durumda kalır. Çoğu durumda, flip-floplar NOR ya da NAND kapılarıyla gerçekleştirilir. Şekil 4-3, NOR kapılarıyla gerçekleştirilmiş bir pozitif lojik RS flip-flopu, Şekil 4-4 ise, NAND kapılarıyla gerçekleştirilmiş bir negatif lojik RS flip-flopu göstermektedir. RS flip-flop, en basit flip-flop olup diğer flip-flopları gerçekleştirmek için kullanılabilir. Bu yüzden RS flip-flop, temel-flip-flop olarak da adlandırılır. Tablo 4-1 de, RS flip-flopun doğruluk tablosu gösterilmiştir. Qn şimdiki çıkış durumunu ifade ederken, Qn+1 ise bir sonraki çıkış durumunu ifade eder. Şekil 4-3 NOR RS flip-flop Şekil 4-4 NAND RS flip-flop Tablo 4-1 RS flip-flop doğruluk tablosu RS flip-flopun doğruluk tablosundan aşağıdaki sonuçlar çıkarılabilir: (1) R=0 ve S=0 iken Qn+1=Qn dir, yani Qn+1 bir önceki Qn durumuna ( 0 yada 1 olabilir) eşittir. (2) R=0 ve S=1 iken, flip-flop birlenir (Qn+1= 1 ). 4-3

(3) R=1 ve S=0 iken, flip-flop sıfırlanır (Qn+1= 0 ). (4) R=1 ve S=1 iken, Qn+1 aynı anda hem 0 hem 1 olmaya çalışır. Çıkış aynı anda iki duruma sahip olamayacağı için, R=S=1 durumunda Qn+1 tanımsız yada belirsiz dir. Şekil 4-5 te, RS flip-flopun tam sembolü gösterilmiştir. CK saat sinyalidir ve flipflop, saat sinyali mevcut ise, durum değiştirecektir. PR = Preset ; Saat sinyaline bakmaksızın, Q çıkışını 1 yapar. CL = Clear (Sil) ; Saat sinyaline bakmaksızın, Q çıkışını 0 yapar. Şekil 4-5 RS flip-flop Bir RS flip-flop kullanılarak, D flip-flop gerçekleştirilebilir. D flip-flopun sembolü ve RS flip-flop ile gerçekleştirilme şeması sırasıyla Şekil 4-6 (a) ve (b) de gösterilmiştir. (a) Sembol (b) RS flip-flop ile gerçekleştirilmesi Şekil 4-6 D flip-flop 4-4

D flip-flop, genellikle veri iletimi için kullanılır. Doğruluk tablosu Tablo 4-2 de gösterilmiştir. Tablo 4-2 D flip-flop doğruluk tablosu Bir D flip-flop kullanılarak, T flip-flopu gerçekleştirilebilir. T flip-flopun sembolü ve D flip-flop ile gerçekleştirilme şeması sırasıyla Şekil 4-7 (a) ve (b) de gösterilmiştir. T flip-flopun doğruluk tablosu Tablo 4-3 te gösterilmiştir. (a) Sembol (b) D flip-flop ile gerçekleştirilmesi Şekil 4-7 T flip-flop Tablo 4-3 Tablo 4-3 ten görüldüğü gibi, T flip-flopun çıkış durumu sadece T=1 ve CK=1 iken değişir. Başlangıçta Qn= 0 kabul edilirse, T=1 ve CK=1 olduğunda, T flipflopun çıkışı 1 olur. T flip-flopun çıkışı, tekrar T=1 ve CK=1 oluncaya kadar, 1 durumunda kalır ve koşul sağlanınca tekrar 0 durumuna döner. T flip-flopun çıkışı, T=1, CK=1 olduğu zaman, 0 ve 1 arasında durum değiştirir. T flip-flopun bu benzersiz karakteristiğinden yararlanılarak, 2 ye bölme devreleri gerçekleştirilebilir. Şekil 4-8 e bakılacak olursa, iki giriş dalga şekline karşılık, sadece bir çıkış dalga şekli vardır. T flip-floplar genellikle sayıcıların gecikme devrelerinde kullanılır. Şekil 4-8 T flip-flopun giriş ve çıkışı 4-5

JK flip-flop, RS flip-flopun belirsiz durumunu ortadan kaldırabilir. JK flip-flopun sembolü, Şekil 4-9 da gösterilmiştir. Şekil 4-9 JK flip-flop Şekil 4-10 RS flip-flop ile gerçekleştirilmesi Şekil 4-10 da, RS flip-flopla gerçekleştirilmiş bir JK flip-flop eşdeğeri gösterilmiştir. Tablo 4-4 teki doğruluk tablosuna bakılacak olursa, JK flip-flopun, J=1, K=1 ve CK=1 durumu dışında, SR flip-flopuyla aynı olduğu,bu durumda da T flip-flopa benzediği görülür. Tablo 4-4 JK flip-flop doğruluk tablosu JK flip-flop, belirsiz duruma sahip olmadığı ve hemen hemen tüm flip-flopları gerçekleştirmek için kullanılabildiği için, genel flip-flop olarak da adlandırılır. 4-6

Şekil 4-11 de, bir Master/Slave JK flip-flop devresi gösterilmiştir. Şekil 4-11 Master/Slave JK flip-flop CK=0 iken, master flip-flop yeni giriş kabul etmez ve Q ve Q çıkışları aynı kalır, Q ve Q, uydu flip-flopun Q ve Q çıkışlarına iletilir. CK=1 iken master flip-flop yeni giriş kabul edebilir, ancak slave flip-flopun Q ve Q çıkışları değişmez. Şekil 4-12 de, master/slave flip-flopun zamanlama diyagramı verilmiştir. CK=1 iken, CK nın düşen kenarıyla son giriş değeri tutuluncaya kadar, giriş sürekli olarak değişir. CK=0 iken, slave flip-flop CK nın düşen kenarıyla tetiklendiği için, master flip-flopun çıkışı, slave flip flopa gönderilir. Şekil 4-12 Master/slave flip-flopun zamanlama diyagramı 4-7

KULLANILACAK ELEMANLAR 1. KL-31001 Dijital Lojik Lab. 2. KL-33008 Modülü DENEYİN YAPILIŞI A. Temel Lojik Kapılar ile RS Flip-Flop Gerçekleştirme 1. A3, A4 girişlerini SWA A', SWB B' darbe üretici anahtarlarına, F6, F7 çıkışlarını L1, L2 lojik göstergelerine bağlayın. F6 ve F7 çıkışlarının durumları nasıldır? Güç kaynağını birkaç saniye kapatıp tekrar açın. F6 ve F7 çıkışlarının durumlarını tekrar gözlemleyin? Şekil 4-13 Şekil 4-14 4-8

2. Tablo 4-5 te verilen giriş katarını takip ederek F6 ve F7 çıkışlarının durumlarını gözlemleyin ve kaydedin. Tablo 4-5 3. Q, Q çıkışlarını ve R, S girişlerini belirleyin. (Darbe üretici anahtarı önce 1 e, sonra 0 a, daha sonra tekrar 1 e getirin) 4. Şekil 4-15 teki devreyi kurmak için bağlantı klipslerini Şekil 4-13 e göre yerleştirin. A1, A5 girişlerini SWA A, SWB B darbe üretici anahtarlarına bağlayın. Şekil 4-15 Tablo 4-6 da verilen giriş katarını takip ederek F6 ve F7 çıkışlarının durumlarını gözlemleyin ve kaydedin. Tablo 4-6 4-9

B. RS Flip-Flop Kullanarak D Flip-Flop Gerçekleştirme 1. Şekil 4-17 deki D flip-flopu devresini kurmak için bağlantı klipslerini Şekil 4-16 ya göre yerleştirin. Şekil 4-16 Şekil 4-17 2. A1 girişini SW1 anahtarına, CK2 girişini SWA A anahtarına, F6 çıkışını ise L1 lojik göstergesine bağlayın. 3. Tablo 4-7 te verilen giriş katarını takip ederek çıkış durumlarını gözlemleyin ve kaydedin. Tablo 4-7 4-10

C. D Flip-Flop Kullanarak JK Flip-Flop Gerçekleştirme 1. Şekil 4-19 daki T flip-flopu devresini kurmak için bağlantı klipslerini Şekil 4-18 e göre yerleştirin. A1, A5 girişlerini SW0, SW1 anahtarlarına, CK2 girişini SWB B anahtarına, F6 çıkışını ise L1 lojik göstergesine bağlayın. Şekil 4-18 Şekil 4-19 2. Tablo 4-8 de verilen giriş katarını takip ederek çıkış durumlarını gözlemleyin ve kaydedin. Tablo 4-8 4-11

D. RS Flip-Flop Kullanarak JK Flip-Flop Gerçekleştirme 1. Şekil 4-21 deki JK flip-flopu devresini kurmak için bağlantı klipslerini Şekil 4-20 ye göre yerleştirin. J, K girişlerini SW0, SW1 anahtarlarına, CK1 girişini SWB B anahtarına, F1, F2, F6, F7 çıkışlarını ise L0, L1, L2, L3 lojik göstergelerine bağlayın. Şekil 4-20 Şekil 4-21 2. Tablo 4-9 da verilen giriş sırasını takip ederek çıkış durumlarını gözlemleyin ve kaydedin. Tablo 4-9 4-12

E. D Flip-Floplar ile Kaydırmalı Kaydedici Gerçekleştirme 1. Deneyin bu bölümünde KL-33008 modülünün c bloğu kullanılacaktır. Şekil 4-22 2. B girişini (CLEAR) SW0 anahtarına, A(I/P) girişini SW1 anahtarına, CK girişini SWA A anahtarına, F1, F2, F3, F4 çıkışlarını ise L1, L2, L3, L4 lojik göstergelerine bağlayın. 3. B yi silmek için SW0 anahtarını 0 konumuna getirip daha sonra tekrar 1 konumuna getirin. 4. Aşağıda A(I/P) için verilen giriş katarını takip edin. (1) A= 1 iken, CK girişine bir saat işareti gönderin (2) A= 0 iken, CK girişine bir saat işareti gönderin (3) A= 0 iken, CK girişine bir saat işareti gönderin (4) A= 1 iken, CK girişine bir saat işareti gönderin 4 tane saat işareti gönderdikten sonra çıkış göstergesini gözlemleyin. Göstergelerin durumu giriş katarına karşılık geliyor mu? Bu, Seri-Giriş, Paralel-Çıkış bağlantısıdır. F4 çıkışına bağlı göstergeyi gözlemleyiniz. Göstergenin durumu ilk I/P girişine karşılık geliyor mu? Bir saat işareti daha göndererek F4 çıkışını tekrar gözlemleyin. Göstergenin durumu bu sefer ikinci I/P girişine karşılık geliyor mu? Bu, Seri- Giriş Seri-Çıkış bağlantısıdır. 4-13

F. Önceden Belirlenmiş Sol/Sağ Kaydedici 1. Deneyin bu bölümünde KL-33008 modülünün b bloğu kullanılacaktır. Şekil 4-23 2. Aşağıdaki bağlantıları gerçekleştirin. A, B, C, D girişleri SW0, SW1, SW2, SW3 anahtarlarına F1, F2, F3, F4 çıkışları L0, L1, L2, L3 lojik göstergelerine D1 (LOAD) girişi SWA A anahtarına C1 (CK) girişi SWB B anahtarına B1 (I/P) girişi DIP 2.0 anahtarına A1 (MODE) girişi DIP 2.1 anahtarına Tablo 4-10 3. Tablo 4-11 de A1 için verilen giriş sırasını takip ederek çıkış durumlarını gözlemleyiniz ve kaydedin. Tablo 4-11 4-14

4. A1 girişine 1 uygulayarak Tablo 4-12 de A, B, C ve D için verilen giriş sırasını takip ederek çıkış durumlarını gözlemleyin ve kaydedin. Tablo 4-12 G. RS Flip-Floplar ile Gürültü Giderme Devresi Gerçekleştirme 1. Deneyin bu bölümünde Şekil 4-25 teki RS flip-flopu devresi kullanılacaktır. Şekil 4-24 Şekil 4-25 4-15

2. A4 girişini SW0 anahtarına, A3 girişini darbe üretecinin çıkışına bağlayın. Darbe üretecinin çıkışı RS flip-flopu için gürültü kaynağı olarak kullanılacaktır. 3. A4= 1 iken F6 çıkışını ölçün. F6 =. 4. A3 girişini SW0 anahtarına, A4 girişini darbe üretecine bağlayın. A3= 1 iken F6 çıkışını ölçün. F6 =. SONUÇLAR 1. Flip-flopun çıkışı yalnızca uygun bir giriş uygulandığında değişir. Güç kaynağı açık tutulduğu veya girişler değişmediği sürece çıkış aynı kalır. 2. VEYA DEĞİL kapıları kullanılarak gerçeklenmiş RS flip-flopları çıkan-kenarla, VE DEĞİL kapıları kullanılarak gerçeklenmiş RS flip-flopları ise inen-kenarla tetiklenir. 3. Flip-floplar çoğu zaman VEYA DEĞİL ve VE DEĞİL kapılarıyla gerçeklenir. HATA BENZETİMİ 1. KL-33008 modülünün d bloğundaki devrede A1 ve A2 giriş olarak kullanıldığında F6 ve F7 çıkışları (a) da gösterildiği gibi olmaktadır. A3 ve A4 giriş olarak kullanıldığında ise F6 ve F7 çıkışları (b) da gösterildiği gibi olmaktadır. Çıkışlardan hangisinin yanlış olduğunu belirleyin. 2. Bir JK flip-flopunun CK1 girişinde pozitif işaret varsa ve CK2= 0 ise olası hataları belirleyin. 3. KL-33008 modülünün d bloğundaki devrede U2 ve U3 kapılarıyla VE DEĞİL flip-flopu gerçeklenince F6=1 ve F7=A4 olmaktadır. Hata ne olabilir? 4. KL-33008 modülünün c bloğunda, U6 nın çıkışları 0000 olmaktadır. Hata ne olabilir? 4-16

5. KL-33008 modülünün c bloğunda, U6 nın F1 çıkışı rastgele değerler almaktadır.. Hata ne olabilir? 6. KL-33008 modülünün b bloğunda U7 ye giren girişler hatalıysa hata ne olabilir? ALIŞTIRMALAR 1. Aşağıda gösterilen flip-flopu gerçeklemek için CMOS VEYA DEĞİL kapıları kullanın. 2. Aşağıda gösterilen flip-flop devresini kurun. A=1, B=0 ve A=0, B=1 için çıkışta oluşan dalga şekillerini çizin. 4-17

ÇOKTAN SEÇMELİ SORULAR ( ) 1. Bir lojik devrenin herhangi bir geri besleme bağlantısı yoksa ve çıkışı sadece giriş durumlarına bağlıysa, bu nasıl bir lojik devredir? ( ) 2. Flip-flop bir: 1. Kombinasyonel lojik devre 2. Ardışıl lojik devre 3. Gecikmeli lojik devre 1. Tek kararlı devredir. 2. Kararsız devredir. 3. İki kararlı devredir. ( ) 3. Tek bir flip-flop kaç bitlik bilgiyi saklayabilir? 1. 1 2. 3 3. 2 ( ) 4. Aşağı lojik devrelerden hangisi bellek görevi görür? 1. Flip-flop 2. VEYA kapısı 3. VEYA DEĞİL kapısı ( ) 5. Hangi flip-flop ikiye bölme işlevini gerçekleştirir? 1. RS flip-flopu 2. D flip-flopu 3. T flip-flopu 4-18

( ) 6. Şekil H-1 deki flip-flop hangi türden bir flip-floptur? 1. D flip-flopu 2. RS flip-flopu 3. T flip-flopu Şekil H-1 ( ) 7. Aşağıdaki flip-floplardan hangisi aynı zamanda genel flip-flop olarak ta adlandırılır? 1. RS flip-flopu 2. JK flip-flopu 3. T flip-flopu ( ) 8. Şekil H-2 deki flip-flop hangi türden bir flip-floptur? 1. T flip-flopu 2. RS flip-flopu 3. D flip-flopu Şekil H-2 ( ) 9. A=1 ve B=0 iken Şekil H-2 deki flip-flopun Q çıkışı ne olur? 1. 0 2. 1 3. Bir önceki Q ile aynı ( ) 10. VEYA DEĞİL kapılarıyla gerçeklenmiş bir RS flip-flopunun R girişi 1, S girişi 1 olursa çıkışlar ne olur? 1. Q=1, Q =0 2. Q=0, Q =1 3. Q=0, Q =0 4-19

( ) 11. JK flip-flopunun girişleri birbirine bağlanırsa, elde edilen devre aşağıdakilerden hangisine eşdeğer olur? 1. RS flip-flopu 2. D flip-flopu 3. T flip-flopu ( ) 12. Bir T flip-flopu için T= 0 ve CK= 1 olursa, çıkış ne olur? 1. Bir önceki Q ile aynı 2. Bir önceki Q nun tümleyeni 3. 1 ( ) 13. Şekil H-3 teki flip-flop devresi aşağıdakilerden hangisinin eşdeğeridir? 1. T flip-flopu 2. JK flip-flopu 3. RS flip-flopu Şekil H-3 ( ) 14. Şekil H-3 deki devre için CK=2KHz ise F0 ın frekansı ne olur? 1. 4KHz 2. 1KHz 3. 2KHz ( ) 15. Şekil H-1 deki devre için A=1 ise Q ne olur? 1. 1 2. 0 3. -1 4-20

DENEY 4-2 JK Flip-Flop Devreleri DENEYİN AMACI 1. Sayıcıların prensiplerinin ve sayıcıların JK flip-flopları ile nasıl gerçeklendiklerinin incelenmesi. GENEL BİLGİLER Sayıcılar flip-floplar ve temel lojik kapılar kullanılarak gerçeklenirler. Bir önceki deneyde T flip-flopunun T=1 ve CK=1 olduğunda 0 ile 1 durumları arasında gidip geldiğini görmüştük. Şekil 4-26 Üç tane T flip-flopunun art arda bağlandığı Şekil 4-26 daki devreye bakalım. Öndeki flip-flopların Q çıkışları kendilerinden sonra gelen flip-flopun saat girişine (CK) bağlanmıştır. Art arda bağlanan flip-flop sayısını n kabul edersek, n tane giriş vardır ve en son flip-flopun çıkışı n/2 n olacaktır. Şekil 4-27 de çıkışların dalga şekilleri gösterilmiştir. 4-21

Şekil 4-27 Şekil 4-27 de A, B, C normal çıkışları yukarı doğru sayarken, A, B, C tümleyen çıkışları aşağı doğru saymaktadır ve CK inen-kenarla tetiklemektedir. A nın döngü süresi CK nın iki katı, frekansı ise yarısıdır. B nın döngü süresi A nın iki katı, frekansı ise yarısıdır. C nın döngü süresi B nin iki katı, frekansı ise yarısıdır. CK çıkan-kenarla tetiklerse çıkışların dalga şekli Şekil 4-28 de gösterildiği şekilde olur. Burada A, B ve C nin yukarı doğru saydığı açık olarak görülmektedir. Şekil 4-26 daki devre CK Q çıkışına bağlıyken yukarı doğru, Q çıkışına bağlıyken aşağı doğru sayacaktır. 4-22

Şekil 4-28 JK flip-flopu, bu deneyde temel sayıcı devrelerini gerçeklemek için kullanılan genel bir flip-floptur. Şekil 2-29 da gösterilen devre JK flip-floplarının art arda bağlanmasıyla gerçeklenmiş bir yukarı/aşağı sayıcıdır. Şekil 4-29 M=0 iken, CK Q çıkışına bağlanır ve devre YUKARI doğru sayar. M=1 iken, CK Q çıkışına bağlanır ve devre AŞAĞI doğru sayar. Şekil 4-29 daki devrede olduğu gibi art arda bağlamayla gerçeklenen devreler Asenkron Sayma yapar. n e bölme etkisi ni elde etmek için çıkış SİL girişine bağlanmalıdır. 4-23

Şekil 4-30 (a) da 5 e bölme devresi gösterilmiştir. Devrenin doğruluk tablosundan (Şekil 4-30 (b)) 0 ile 5 durumunun eşit olduğu ve bu şekilde bir çevrim oluşturarak 5 e bölme devresini meydana getirdiği görülmektedir. Şekil 4-30 (a) Şekil 4-30 (b) Şekil 4-30 (a) da A ve C çıkışları bir VE kapısıyla CL (SİL) girişine bağlanmıştır. Böylece, 5 durumu 2 tabanında 101 e eşit olduğu için, CBA=101 olduğunda sayıcı sıfırlanır. Asenkron n e bölme işlemini elde etmenin bir başka yöntemi de, bir 5 e bölen sayıcı devresi olan Şekil 4-31 deki devrede gösterilmiştir. CBA=100 durumunda C çıkışı CL girişine bir VE kapısıyla bağlanmıştır. Silme işlemini uzatmak için CL girişlerine bir kondansatör bağlanmıştır. Kondansatör burada 1 durumunu devam ettirerek CK düşerken flip-flopun Clear (Sil) modunda kalmasını sağlar. Saat işaretinin inen-kenarında sayıcı hala engellenmiş haldedir. Şekil 4-31 4-24

2 ye bölme ve 5 e bölme devreleri art arda bağlanarak BCD kodunda sayıcı devre gerçeklenir. 10 a bölme ve 6 ya bölme devreleri 60Hz frekansındaki AC gerilimle birleştirilerek 1Hz lik zamanlama işareti elde edilir. Eğer bütün saat girişleri birlikte bağlanırsa bir senkron sayıcı elde edilir. Böyle devrelerin çalışma hızlı art arda bağlanarak elde edilmiş asenkron sayıcılarınkinden çok daha fazladır, ancak senkron sayıcılarla 2 n sayıcılar tasarlamak oldukça karmaşıktır. Şekil 4-32 de 4-bitlik 16 ya bölen sayıcı devresi gösterilmiştir. Şekil 4-32 Şekil 4-33 te senkron 5 e bölen sayıcı devresi gösterilmiştir. Bu devrenin yapısının asenkron sayıcıdan daha karmaşık olduğu açıktır. KULLANILACAK ELEMANLAR Şekil 4-33 Senkron 5 e Bölen Sayıcı 1. KL-31001 Dijital Lojik Lab. 2. KL-33009 Modülü 3. KL-33010 Modülü 4. Osiloskop DENEYİN YAPILIŞI (a) Asenkron İki Tabanında Yukarı Sayıcı 1. Şekil 4-35 teki devreyi kurmak için bağlantı klipslerini Şekil 4-34 e göre yerleştirin. 4-25

Şekil 4-34 Şekil 4-35 2. A2 (Clear) girişini SW0 anahtarına, A1 girişini +5V a, F1, F3, F5, F7 çıkışlarını L1~L4 lojik göstergelerine, B1(CK) saat girişini darbe üretecine bağlayın ve frekansı 1KHz olarak ayarlayın. 3. Başlangıçta SW0 anahtarını 1 konumuna getirerek çıkışı sıfırlayın. Daha sonra saymaya başlamak için SW0 anahtarını 0 konumuna getirin. Saat işaretini ve çıkışları osiloskop ile ölçüp, çıkışları Şekil 4-36 ya kaydedin. 4-26

Şekil 4-36 4. Sayma sürecinde SW0 anahtarı 1 konumuna getirilirse ne olur? (b) Asenkron On Tabanında Yukarı Sayıcı 1. Deneyin bu bölümünde KL-33010 modülünün d bloğundaki U4 tümdevresi (7490) kullanılacaktır. Şekil 4-38 de tümdevrenin blok diyagramı verilmiştir. Şekil 4-37 Şekil 4-38 4-27

2. C3, C4, D1, D2 bacaklarını SW0, SW1, SW2, SW3 anahtarlarına, F1~F4 çıkışlarını L1~L4 lojik göstergelerine, A2 girişini SWA anahtarının Q çıkışına, B2 girişini SWB anahtarının Q çıkışına bağlayın. 3. (A) C3, C4, D1, D2 yi toprağa bağlayınız ve A2 ye SWA Q dan işaret gönderin. Çıkıştaki dalga şekillerini ölçüp Şekil 4-39 a kaydedin. (B) C3, C4, D1, D2 yi toprağa bağlayınız ve B2 ye SWB Q dan işaret gönderin. Çıkıştaki dalga şekillerini ölçüp Şekil 4-40 a kaydedin. Şekil 4-39 Şekil 4-40 4-28

4. F1 i B2 ye, A2 yi ise 1KHz frekansındaki darbe üretecine bağlayın. A2 (CK), F1, F2, F3, F4 ü ölçüp Şekil 4-41 e kaydedin. Şekil 4-41 5. C3, C4 ü +5V a, D1, D2 yi toprağa bağlayın. Çıkışlar nasıldır? 6. D1, D2 yi +5V a, C3, C4 ü toprağa bağlayın. Çıkışlar nasıldır? 4-29

(d) Asenkron İki Tabanında Aşağı Sayıcı 1. Şekil 4-45 teki D flip-flopu devresini kurmak için bağlantı klipslerini Şekil 4-44 e göre yerleştirin. Şekil 4-44 Şekil 4-45 4-32

2. A2 (Clear) girişini SW0 anahtarına, A1 girişini +5V a, B1(CK) saat girişini darbe üretecine bağlayın ve frekansı 1KHz olarak ayarlayın. F2, F4, F6, F8 çıkışlarını ise L5~L8 lojik göstergelerine bağlayın. Çıkışları osiloskop ile ölçüp, çıkıştaki dalga şekillerini Şekil 4-46 ya çizin. Şekil 4-46 4-33

(f) Senkron İki Tabanında Yukarı/Aşağı Sayıcı 1. Şekil 4-51 deki devreyi kurmak için bağlantı klipslerini Şekil 4-50 ye göre yerleştirin. Şekil 4-50 Şekil 4-51 2. A2 (Clear), A1 girişlerini SW1, SW2 anahtarlarına, B1(CK) saat girişini darbe üretecine bağlayınız ve frekansı 1KHz olarak ayarlayın. (A) A1 girişine 1 uygulayarak CK, F1, F3, F5, F7 i osiloskop ile ölçüp, çıkıştaki dalga şekillerini Şekil 4-52 ye çizin. 4-35

Şekil 4-52 (B) A1 girişine 0 uygulayarak CK, F1, F3, F5, F7 yi osiloskopla ölçüp, çıkıştaki dalga şekillerini Şekil 4-53 e çizin. Şekil 4-53 4-36

SONUÇLAR 1. Saat işaretleri pozitif saat işareti ve negatif saat işareti olarak ikiye ayrılır. Normal halde yüksek seviye durumunda olan devreler negatif saat işaretini kullanırken, Normal halde düşük seviye durumunda olan devreler pozitif saat işaretini kullanır. 2. Reset (sıfırla) ve Clear (sil) girişleri flip-flopları sıfırlamak için kullanılır. 3. Kullanılması en elverişli flip-flop JK flip-flopudur. 4. Bütün flip-floplar bellek görevi görürler. 4-48

ÇOKTAN SEÇMELİ SORULAR ( ) 1. Bir JK flip-flopu 2 ye bölme devresi olarak kullanılırsa J ve K girişlerinin durumları ne olur? 1. J=0, K=0 2. J=K=1 3. J=1, K=0 ( ) 2. 5 e bölme devresini gerçeklemek için kaç adet T flip-flopu kullanmak gerekir? 1. 2 2. 3 3. 4 ( ) 3. Dört adet flip-flop ile aşağıdaki sayıcılardan hangisi gerçeklenebilir? 1. 24 e bölen sayıcı 2. 48 e bölen sayıcı 3. 16 ya bölen sayıcı ( ) 4. Hangi tür sayıcıların bütün CK saat girişleri birbirine sağlanmıştır? 1. Senkron 2. Asenkron 3. Dalgalı ( ) 5. 99 e bölme devresi gerçeklemek için en az kaç adet flip-flop kullanmak gerekir? 1. 3 2. 6 3. 7 ( ) 6. Şekil H-1 deki devre bir: 1. 4 e bölen sayıcıdır 2. 5 e bölen sayıcıdır 3. 6 ya bölen sayıcıdır 4-50

Şekil H-1 ( ) 7. Şekil H-2 de gösterilen sayıcılardan hangisi 2 ye bölen sayıcıdır? Şekil H-2 ( ) 8. Şekil H-3 teki devrede her iki Q çıkışı da 0 durumundaysa ve girişe sabit frekansta bir kare dalga uygulanıyorsa B çıkışındaki dalga şekli nasıl olur? Şekil H-3 ( ) 9. 4 adet D flip-flopuyla gerçeklenmiş bir dalga halkalı (Johnson) sayıcının maksimum çıkış durumu sayısı ne olur? 1. 8 2. 16 3. 4 4-51

( ) 10. Bir T flip-flop için T= 0 ve CK= 1 olursa Q çıkışı ne olur? 1. Q 2. 3. 0 ( ) 11. Şekil H-4 te gösterilen sayıcı bir: 1. 6 ya bölen sayıcıdır 2. 5 e bölen sayıcıdır 3. 8 e bölen sayıcıdır ( ) 12. Şekil H-5 te gösterilen sayıcı bir: Şekil H-4 Şekil H-5 1. 7 ye bölen sayıcıdır 2. 8 e bölen sayıcıdır 3. 9 a bölen sayıcıdır ( ) 13. 6 adet flip-flopla gerçeklenmiş bir 2 tabanında sayıcı 0 dan kaça kadar sayabilir? 1. 6 2. 32 3. Hiçbiri ( ) 14. Şekil H-6 daki devrenin girişine 20KHz frekansında bir kare dalga uygulanırsa çıkıştaki dalganın frekansı ne olur? 1. 20 KHz 2. 40 KHz 3. 5 KHz 4-52

( ) 15. Şekil H-7 te gösterilen sayıcı bir: 1. 4 e bölen sayıcıdır 2. 5 e bölen sayıcıdır 3. 6 ya bölen sayıcıdır Şekil H-6 Şekil H-7 ( ) 16. Şekil H-8 de gösterilen J ve K girişleri birbirine bağlanmış JK flip-flopu aşağıdakilerden hangisine eşdeğerdir? 1. RS flip-flopu 2. JK flip-flopu 3. T flip-flopu Şekil H-8 4-53