DENEY 7-2 Sayıcılar DENEYİN AMACI 1. Sayıcıların çalışma prensiplerini ve JK flip-floplarla nasıl gerçekleştirileceğini anlamak. 2. Asenkron ve senkron sayıcıları incelemek. GENEL BİLGİLER Sayıcılar, flip-floplar ve temel lojik kapılar kullanılarak gerçekleştirilirler. Önceki deneyde, T flip-flop çıkışının, T=1 ve CK=1 durumunda, 0 ile 1 durumları arasında değiştiği ifade edilmişti. Şekil 7-2-1 Üç adet T flip-flopla gerçekleştirilen 3-bitlik sayıcı Şekil 7-2-1 de seri olarak bağlanmış üç adet T flip-flop görülmektedir. Önde bulunan flip-flopların Q çıkışları, bir sonraki flip-floplar için saat girişi (CK) olarak kullanılmıştır. Ardarda seri olarak bağlanan flip-flop sayısının n olduğu ve N adet giriş bulunduğu kabul edilirse, en son flip-flopun çıkışı N/2 n olur. Çıkış dalga şekilleri, Şekil 7-2-2 de gösterilmiştir. 7-18
Şekil 7-2-2 Şekil 7-2-1 deki sayıcının zamanlama diyagramı Şekil 4-27 den görülebildiği gibi, CK düşen kenarla tetiklendiği için, normal A,B,C çıkışları yukarı doğru sayarken, tümleyen A,B,C çıkışları aşağı doğru saymaktadır. A nın periyodu CK nın iki katı, frekansı ise CK nın yarısıdır. B nin periyodu A nın iki katı, frekansı ise A nın yarısıdır. C nin periyodu B nin iki katı, frekansı ise B nin yarısıdır. CK nın yükselen-kenarla tetiklenmesi durumu için çıkış dalga şekilleri, Şekil 7-2-3 te gösterilmiştir. Açıkça görüldüğü gibi, A,B ve C çıkışları yukarı doğru saymaktadır. Şekil 7-2-4 teki devre, CK, Q çıkışına bağlıyken yukarı doğru, Q çıkışına bağlıyken aşağı doğru sayacaktır. 7-19
Şekil 7-2-3 Sayıcının zamanlama diyagramı (yükselen kenarla tetikleme) Bu deneyde temel sayıcıları gerçeklemek için kullanılacak olan J-K flip-flop, genel bir flip-floptur. Şekil 7-2-4 te gösterilen devre, J-K flip-flopların ardarda seri olarak bağlanmasıyla elde edilmiş bir yukarı/aşağı sayıcıdır. Şekil 7-2-4 Yukarı/aşağı sayıcı M=0 iken, CK, Q çıkışına bağlanır ve devre YUKARI doğru sayar. M=1 iken, CK, Q çıkışına bağlanır ve devre AŞAĞI doğru sayar. Şekil 7-2-4 teki gibi seri bağlantılarla gerçekleştirilen devreler Asenkron Sayma yapar. n e Bölme etkisi ni elde etmek için, çıkış SİLME ucuna bağlanmalıdır. 7-20
Şekil 7-2-5(a) da, bir 5-e bölme devresi gösterilmiştir. Bu devrenin Şekil 7-2-5(b) deki doğruluk tablusundan, 5-e bölme devresi denilen bir çevrim oluşturacak şekilde, 0 ve 5 durumlarının eşit olduğu görülmektedir. (a) Lojik diyagram (b) Doğruluk tablosu Şekil 7-2-5 Silme girişli 5-e bölen sayıcı Şekil 7-2-5(a) da A ve C çıkışları, bir VE kapısıyla CL (SİLME) girişine bağlanmıştır. 5 durumu 101 e karşılık olduğu için, CBA=101 olduğunda sayıcı sıfırlanır. Asenkron N-e bölme işlemini gerçekleştirmenin bir başka yolu da, Şekil 7-2-6 da gösterilen, 5 e bölen sayıcı devresidir. CBA=100 durumunda, C çıkışı, bir VE kapısıyla, CL girişine bağlanmıştır. SİLME fonksiyonunun süresini uzatmak için, CL girişine bir kondansatör bağlanır. Kondansatör, CK düşerken, 1 durumunu sürdürerek, flip-flopu SİLME modunda tutmaya devam eder. CK nın düşen kenarında, sayıcı hala etkisiz durumdadır. 7-21
Şekil 7-2-6 Farklı bir, silme girişli 5-e bölen sayıcı, yöntemi 2-ye bölen ve 5-e bölen sayıcı devrelerinin seri olarak bağlanması, bir BCD sayıcı oluşturur. 10-a bölen yada 6-ya bölen gibi endüstriyel sayıcıların, 60Hz lik AC güçle birlikte kullanılmasıyla, 1Hz lik bir zamanlama sinyali üretilebilir. Eğer tüm CK girişleri birbirine bağlıysa, bir senkron sayıcı elde edilmiş olur. Senkron sayıcıların çalışma hızı, seri olarak bağlanmış asenkron sayıcılara göre çok daha yüksektir, ancak senkron sayıcılarla, 2 nin kuvveti (2 n ) olmayan sayıcılar tasarlamak oldukça karmaşıktır. Şekil 7-2-7 de, 4-bitlik senkron sayıcı yada 16-ya bölen sayıcı gösterilmiştir. Şekil 7-2-7 4-bitlik senkron sayıcı Şekil 7-2-8 de, senkron 5 e bölen sayıcı devresi gösterilmiştir. Bu devrenin yapısının, asenkron sayıcıdan daha karmaşık olduğu açıktır. 7-22
Şekil 7-2-8 Senkron 5-e bölen sayıcı KULLANILACAK ELEMANLAR 1. KL-22001 Temel Elektrik Devreleri Deney Düzeneği 2. KL-26007 Ardışıl Lojik Devre Deney Modülü (2) 3. Osiloskop DENEYİN YAPILIŞI A. JK Flip-Floplar ile 8-e Bölen Sayıcı Gerçekleştirmek 1. KL-26007 modülünü, KL-22001 Temel Elektrik Devreleri Deney Düzeneğinin üzerine koyun ve c bloğunu belirleyin. Şekil 7-2-9 daki bağlantı diyagramına göre, gerekli bağlantıları yapın. KL-22001 Düzeneğindeki +5VDC sabit güç kaynağını, KL-26007 modülüne bağlayın. 2. CK girişini, SWA Darbe Anahtarının A çıkışına bağlayın. 3. Q1, Q2 ve Q3 çıkışlarını, sırasıyla L5, L6 ve L7 Lojik Göstergelerine bağlayın. 7-23
Şekil 7-2-9 Bağlantı diyagramı (KL-26007 blok c) 4. SWA Darbe Anahtarını kullanarak, CK girişine saat darbeleri uygulayın. Q1, Q2 ve Q3 çıkışlarını gözleyin ve Tablo 7-2-1 e kaydedin. CK Q3 Q2 Q1 Tablo 7-2-1 B. JK Filip-Floplar ile Senkron Sayıcı Gerçekleştirmek 1. KL-26007 modülünü, KL-22001 Temel Elektrik Devreleri Deney Düzeneğinin üzerine koyun ve c bloğunu belirleyin. Şekil 7-2-10 daki bağlantı diyagramına göre, gerekli bağlantıları yapın. KL-22001 Düzeneğindeki +5VDC sabit güç kaynağını, KL-26007 modülüne bağlayın. 7-24
Şekil 7-2-10 Bağlantı diyagramı (KL-26007 blok c) 2. CK1 girişini, SWA Darbe Anahtarının A çıkışına bağlayın. 3. Q2 ve Q3 çıkışlarını, sırasıyla L6 ve L7 Lojik Göstergelerine bağlayın. 4. SWA Darbe Anahtarını kullanarak, CK1 girişine saat darbeleri uygulayın. Q2 ve Q3 çıkışlarını gözleyin ve Tablo 7-2-2 ye kaydedin. CK1 Q3 Q2 Tablo 7-2-2 7-25