BLM 221 MANTIK DEVRELERİ

Benzer belgeler
BLM 221 MANTIK DEVRELERİ

BLM 221 MANTIK DEVRELERİ

BLM 221 MANTIK DEVRELERİ

BLM221 MANTIK DEVRELERİ

BLM 221 MANTIK DEVRELERİ

BÖLÜM 10 KAYDEDİCİLER (REGİSTERS) SAYISAL TASARIM. Bu bölümde aşağıdaki konular anlatılacaktır

EEM122SAYISAL MANTIK SAYICILAR. Elektrik Elektronik Mühendisliği Yrd. Doç. Dr. Hüseyin Sağkol

Deney 5: Shift Register(Kaydırmalı Kaydedici)

SELÇUK ÜNĠVERSĠTESĠ MÜHENDĠSLĠK-MĠMARLIK FAKÜLTESĠ ELEKTRĠK-ELEKTRONĠK MÜHENDĠSLĠĞĠ BÖLÜMÜ LOJĠK DEVRE TASARIM DERS NOTLARI

BBM 231 Yazmaçların Aktarımı Seviyesinde Tasarım! Hacettepe Üniversitesi Bilgisayar Müh. Bölümü

Deney 6: Ring (Halka) ve Johnson Sayıcılar

SAYISAL TASARIM. Ege Üniversitesi Ege MYO Mekatronik Programı

Digital Design HDL. Dr. Cahit Karakuş, February-2018

T.C. BOZOK ÜNİVERSİTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ LOJĐK DEVRELER LABORATUARI DENEY FÖYÜ

Bu derste! BBM 231 Yazmaçların Aktarımı Seviyesinde Tasarım! Yazmaç Aktarımı Düzeyi! Büyük Sayısal Sistemler! 12/25/12

BLM 221 MANTIK DEVRELERİ

Temel Flip-Flop ve Saklayıcı Yapıları. Mikroişlemciler ve Mikrobilgisayarlar

Logical signals. Active high or asserted logic. Logic threshold, yaklasik 1.4 volts. Read H&P sections B.3, B.4, B.5 Read H&P sections 5.1 and 5.

Ders Adı Kodu Yarıyılı T+U Saati Ulusal Kredisi AKTS. Mantık Devreleri EEE

SAYISAL MANTIK LAB. PROJELERİ

Ders Adı Kodu Yarıyılı T+U Saati Ulusal Kredisi AKTS. Dijital Tasarım EEE

DERS 3 MİKROİŞLEMCİ SİSTEM MİMARİSİ. İçerik

BLM221 MANTIK DEVRELERİ

Geçtiğimiz hafta# Dizisel devrelerin tasarımı# Bu hafta# Örnek: Sekans algılayıcı# Örnek: Sekans algılayıcı# 12/11/12

HDL Dilleri VHDL. Son olarak, spesifik ASIC teknolojisi için devrenin yerleşimi netlist tanımlamalarından gelen diğer araçlarla oluşturulmuş olunur.

DENEY 8- Flip Flop ve Uygulamaları. Amaç: - Flip Flop çalışma mantığını kavramak

BÖL-1B. Fatih University- Faculty of Engineering- Electric and Electronic Dept.

Aşağıdaki uygulama faaliyetini yaparak asenkron yukarı sayıcıdevresini kurabileceksiniz.

Güz Y.Y. Lojik Devre Laboratuvarı Laboratuvar Çalışma Düzeni

Fatih University- Faculty of Engineering- Electric and Electronic Dept.

Mühendislik Fakültesi Bilgisayar Mühendisliği Bölümü Bölüm/Program Dersi Ders Tanım Bilgileri Dersin Adı

Deney 2: Flip-Floplar

DOKUZ EYLÜL ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ DEKANLIĞI DERS/MODÜL/BLOK TANITIM FORMU. Dersin Orjinal Adı: LOGIC DESIGN. Dersin Kodu: CME 2003

CHAPTER 1 INTRODUCTION NUMBER SYSTEMS AND CONVERSION. Prof. Dr. Mehmet Akbaba CME 221 LOGİC CİRCUITS

BBM 231 Zamanuyumlu dizisel devreler (synchronous sequential logic)" Hacettepe Üniversitesi Bilgisayar Müh. Bölümü

K uark projesi. Temel Özellikler :

Fatih University- Faculty of Engineering- Electric and Electronic Dept.

Sakarya Üniversitesi / İDÖ / HMYO/ Elektrik ve Endüstriyel Elektronik Prog.

SELÇUK ÜNİVERSİTESİ MÜHENDİSLİK-MİMARLIK FAKÜLTESİ ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ LOJİK DEVRE TASARIM DERS NOTLARI

TEKNOLOJİ FAKÜLTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ EET-206 SAYISAL ELEKTRONİK - II LABORATUVARI

GAZİ ÜNİVERSİTESİ FEN BİLİMLERİ ENSTİTÜSÜ BİLGİSAYAR MÜHENDİSLİĞİ ANABİLİM DALI DOKTORA YETERLİK SINAVI UYGULAMA ESASLARI

ENDA MODBUS PROTOKOLÜ

TEKNOLOJİ FAKÜLTESİ YMT-215 LOGIC CIRCUITS

Quiz:8086 Mikroişlemcisi Mimarisi ve Emirleri

DERS 5 PIC 16F84 PROGRAMLAMA İÇERİK. PIC 16F84 bacak bağlantıları PIC 16F84 bellek yapısı Program belleği RAM bellek Değişken kullanımı Komutlar

T.C. İstanbul Medeniyet Üniversitesi Mühendislik ve Doğa Bilimleri Fakültesi Elektrik-Elektronik Mühendisliği Bölümü

BLM 221 MANTIK DEVRELERİ

1 ELEKTRONİK KAVRAMLAR

Lecture. (saat/hafta. hour/week)

Fatih University- Faculty of Engineering- Electric and Electronic Dept.

Ders Adı Kodu Yarıyılı T+U Saati Ulusal Kredisi AKTS

1. DENEY-1: DİYOT UYGULAMALARI

DENEY NO:1 SAYISAL MODÜLASYON VE DEMODÜLASYON

Lecture 7. Assembler language nedir? Language in 3 seviyesi. Language 3 seviyesi. Nicin onu ogreniriz?

İnönü Üniversitesi Mühendislik Fakültesi Bilgisayar Mühendisliği Bölümü

Bölüm 4 Ardışıl Lojik Devre Deneyleri

Lecture. (saat/hafta. hour/week) 4 3/

SAYISAL TASARIM Derin

BİLİM (Yazılı) SINAVI KONULARI

Embedded(Gömülü)Sistem Nedir?

Bölüm 7 Ardışıl Lojik Devreler

BĠLEġĠMSEL DEVRELER (COMBĠNATIONAL)

Mantık Devreleri Lab

7.Yazmaçlar (Registers), Sayıcılar (Counters)

Onluk duzende toplama. Lecture 4. Addition and Subtraction. Onluk tabanda toplama

DENEY 2- Sayıcılar ve Kaydırmalı Kaydediciler

PICBIT_PLC İLE LOJİK TASARIM. Doç. Dr. Murat UZAM Niğde Üniversitesi Mühendislik-Mimarlık Fakültesi Elektrik-Elektronik Mühendisliği Bölümü

DELTA PLC DE ZAMANLAYICILAR

x86 Ailesi Mikroişlemciler ve Mikrobilgisayarlar

25. Aşağıdaki çıkarma işlemlerini doğrudan çıkarma yöntemi ile yapınız.

DİJİTAL DEVRELERLE ÇALIŞMAK

Mikrobilgisayar Mimarisi ve Programlama

VHDL ile Mikroişlemci Tasarımı ve Eğitimde Uygulanabilirliği

TEKNOLOJİ FAKÜLTESİ ELEKTRİK ELEKTRONİK MÜHENDİSLİĞİ EET-206 SAYISAL ELEKTRONİK - II LABORATUVARI

DENEY 1 BOOLEAN CEBİRİ TEMEL İŞLEMLERİ

T.C. KOCAELİ ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLİŞİM SİSTEMLERİ MÜHENDİSLİĞİ

Sayısal Sistemler (MECE 305) Ders Detayları

BÖLÜM 8 MANDAL(LATCH) VE FLİP-FLOPLAR SAYISAL ELEKTRONİK. Bu bölümde aşağıdaki konular anlatılacaktır

Eğitim Amaçlı Temel Bir Mikrobilgisayarın Tasarlanması ve Gerçeklemesi Design and Implementation of a Basic Microcomputer for Educational Purpose

SAYISAL DEVRE LABORATUVARI DENEY KİTAPÇIĞI

İKİ TABANLI SİSTEM TOPLAYICILARI (BINARY ADDERS)

Bellekler. Mikroişlemciler ve Mikrobilgisayarlar

BÖLÜM 2 SAYI SİSTEMLERİ

SAYISAL ELEKTRONİK. Ege Üniversitesi Ege MYO Mekatronik Programı

Sakarya Üniversitesi Bilgisayar ve Bilişim Bilimleri Fakültesi Bilgisayar Mühendisliği Bölümü

BİLGİSAYAR MİMARİSİ. Bilgisayar Bileşenleri Ve Programların Yürütülmesi. Özer Çelik Matematik-Bilgisayar Bölümü

Deney 8: ALU da Aritmetik Fonksiyonlar

BERKLEY LOGISIM SİMÜLATÖRÜ İLE BİLGİSAYAR MİMARİSİ

CISC Complex Instruction Set Computers

Deney 3: Asenkron Sayıcılar

Ek 20: Digital Design Bologna

8051 Ailesi MCS51 ailesinin orijinal bir üyesidir ve bu ailenin çekirdeğini oluşturur çekirdeğinin temel özellikkleri aşağıda verilmiştir:

İÇİNDEKİLER. 1-1 Lojik ve Anahtara Giriş Lojik Kapı Devreleri... 9

EGE ÜNİVERSİTESİ EGE MYO MEKATRONİK PROGRAMI

AND Komutu. and hedef, kaynak

ELM019 - Ölçme ve Enstrümantasyon 3

T.C. KOCAELİ ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLİŞİM SİSTEMLERİ MÜHENDİSLİĞİ

8086 nın Bacak Bağlantısı ve İşlevleri. 8086, 16-bit veri yoluna (data bus) 8088 ise 8- bit veri yoluna sahip16-bit mikroişlemcilerdir.

Fatih University- Faculty of Engineering- Electric and Electronic Dept.

SAYISAL DEVRELERE GİRİŞ ANALOG VE SAYISAL KAVRAMLARI (ANALOG AND DIGITAL) Sakarya Üniversitesi

Transkript:

12. HAFTA BLM 221 MANTIK DEVRELERİ Prof Dr Mehmet AKBABA mehmetakbaba@karabuk.edu.tr

Temel Kavramlar REGİSTERS (KAYDEDİCİLER) Akümülatör (Accumulator-ACC) lü Paralel Toplayıcı Shift Register (Kayma Registeri) 2

REGİSTERS (KAYDEDİCİLER) Şekil 12.1: 4-Bit D Flip-Flop Registers with Data, Load, Clear, and Clock Inputs 3

REGİSTERS (KAYDEDİCİLER) Şekil 12.2: Registerlar arasında Data (Veri) Transferi 4

REGİSTERS (KAYDEDİCİLER) Şekil 12.3: Tri-State (üç durumlu) Çıkışlı 8-bit Register için Lojik Diyagram 5

REGİSTERS (KAYDEDİCİLER) If EF = 00, A is stored in G (or H) If EF = 01, B is stored in G (or H) If EF = 10, C is stored in G (or H) If EF = 11, D is stored in G (or H) 6

REGİSTERS (KAYDEDİCİLER) Şekil 12.4: Tri-State Bus kullanarak Data (Veri) Transferi 7

Akümülatör (Accumulator-ACC) lü Paralel Toplayıcı Şekil 12.5: n-bit Parallel Adder with Accumulator 8

Akümülatör (Accumulator-ACC) lü Paralel Toplayıcı Şekil 12.6: Multiplexer ile Toplayıcı Hücresi (Birimi) 9

Şekil 12.7: Sağa Kaymalı Register 10

Şekil 12.8: 8-Bit Seri-Giriş, Seri-Çıkış Shift Register 11

Şekil 12.7: Sağa Kaymalı Register 12

Şekil 12.8: 8-Bit Seri-Giriş, Seri-Çıkış Shift Register 13

Şekil 12.9: Şekil 12-8 deki Shift Register için Zamanlama Diyagramı 14

Şekil 12.10: Paralel-Giriş, Paralel-Çıkış Sağa Kaydırmalı Register 15

Tablo 12-1: Shift Register İşlemi Inputs Next State Action + + + + Sh (Shift) Ld (Load) Q 3 Q 2 Q 1 Q 0 0 0 Q 3 Q 2 Q 1 Q 0 no change 0 1 D 3 D 2 D 1 D 0 load 1 X SI Q 3 Q 2 Q 1 right shift 16

Q 3 + = Sh.L.Q 3 + Sh.L.D 3 + Sh.SI Q 2 + = Sh.L.Q 2 + Sh.L.D 2 + Sh.Q 3 Q 1 + = Sh.L.Q 1 + Sh.L.D 1 + Sh.Q 2 Q 0 + = Sh.L.Q 0 + Sh.L.D 0 + Sh.Q 1 (12.1) 17

Şekil 12.11: Shift Register için Zaman Diyagramı 18

Şekil 12.12: Tersleyen Geribeslemeli Shift Register 19

Şekil 12.29a: 4-Değişkenli Harita kullanarak Flip-Flop giriş eşitliklerinin belirlenmesi 20

Şekil 12.29b: 4-Değişkenli Harita kullanarak Flip-Flop giriş eşitliklerinin belirlenmesi 21

Şekil 12.29c: 4-Değişkenli Harita kullanarak Flip-Flop giriş eşitliklerinin belirlenmesi 22

Kaynakça 1.Hüseyin EKİZ, Mantık Devreleri, Değişim Yayınları, 4. Baskı, 2005 2.Thomas L. Floyd, Digital Fundamentals, Prentice-Hall Inc. New Jersey, 2006 3.M. Morris Mano, Michael D. Ciletti, Digital Design, Prentice-Hall, Inc.,New Jersey, 1997 4.Hüseyin Demirel, Dijital Elektronik, Birsen Yayınevi, İstanbul, 2012 23

Teşekkür Ederim Sağlıklı ve mutlu bir hafta geçirmeniz temennisiyle, iyi çalışmalar dilerim 24