SAYISAL TASARIM Derin

Transkript

1 0

2 BÖLÜM 7 (OSİLATÖLE) MULTİVİBBATÖLE Bu bölümde aşağıdaki konular anlatılacaktır. Multivibratör(Osilatörler) Monostable (tek kararlı) Multivibratörler, Yeniden tetiklenmeyen (Nonretrigerrable) Monostable Multivibratörler, Yeniden tetiklenen (etrigerrable) Monostable Multivibratörler, Astable ( serbest çalışan)multivibratörler, Entegre zamanlama devreleri

3 GİİŞ Sayısal devrelerde tetikleme sinyali olarak kullanılan kare,dikdörtgen sinyali üreten devrelere multivibratör (osilatör) adı verilir. Multivibratörler üç grupta incelenirler. I. Tek kararlı (Monostable) multivibratörler, II. Serbest çalışan (Astable) multivibratörler, III. Çift kararlı (Bistable) multivibratörler. 7.. MONOSTABLE (TE AALI) MULTİVİBATÖLE Monostable multivibratörler girişlerine uygulanan işarete bağlı olarak sadece tek bir darbe şeklinde çıkış işareti verirler. Bu devreler one-shot olarak adlandırılırlar. Çıkış işaretinin süresi, dışarıdan bağlanacak olan zamanlama (direnç ve kondansatör) elemanlarının değerlerine bağlıdır. Şekil 7. de bir monosatable multivibratörün giriş (tetikleme) ve çıkış işaret gerilimleri gösterilmiştir. Tetikleme sinyalinin süresi çıkış darbesinden bağımsız olarak büyük veya küçük olabilir.çıkış darbesinin süresi, giriş darbesinden geniş olabilir. Tetikleme Sinyali Çıkış T y Şekil 7. Monostale multivibratörde giriş ve çıkış Aşağıda Şekil 7.2 transistörlü monostable multivibratör devresini göstermektedir. Başlangıçta direnci üzerinden beyz polarması alan T tranzistörü iletimde,t 2 tranzistörü kesimdedir. Bu sırada C kondansatörü şekildeki gibi şarj olacaktır. Tetikleme girişinden pozitif bir tetikleme sinyali verildiği anda T 2 tranzistörü iletime geçecek, C kondansatörü ve T 2 tranzistörü üzerinden deşarj olacak ve beyz polarması alamayan T transiztörü kesime gidecektir. Bu durum kondansatör deşerj olana kadar devam edecektir. ondansatör deşarj olduğunda T tranzistörü tekrar iletime geçecek ve T 2 tranzistörü kesime gidecektir.bir sonraki tetikleme sinyaline kadar bu durum korunacaktır. 2

4 V CC Şekil 7.2 Transiztörlü Monostable Multivibratör C C2 2 C - T T 2 Tetikleme girişi 3 Çeşitli lojik kapılardan elde edilmiş monostable multivibratörlerde vardır. Şekil 7.3-a VEYA-eğil (NO) ve EĞİL(NOT) kapısından oluşmuş bir monostable multivibratör devresini ve 7.3-b ise lojik sembolünü göstermektedir. V V t t 2 Tetikleme girişi (trigger-t) G G 2 C t t 2 T T CX X/CX t t 2 t t 2 (a) (b) Şekil 7.3. Basit bir monostable multivibratör (a) Lojik diyagramı (one-shot); (b) Blok diyagramı Şekil 7.3 deki devrenin tetikleme girişine uygulanan tetikleme sinyalinin yüksek lojik seviyesi (lojik-) G kapısının çıkışını alçak seviyeye (lojik-0), G 2 kapısının çıkışını yüksek seviyeye (lojik-) çekecektir. Bu durumda C kondansatörü direnci üzerinden şarj olmaya başlayacak ve G 2 girişindeki gerilim artacaktır. C kondansatörü şarj olunca G 2 girişindeki gerilim yüksek seviyeye (lojik-) çekilecek ve G 2 kapı çıkışı alçak seviyeye (lojik-0) çekilecektir. G kapısının her iki girişide alçak seviyeye (lojik- 0) çekildiğinden çıkış yüksek (lojik-) olacaktır. Çıkışta oluşan darbenin süresi -C elemanı tarafından belirlenmektedir. 3

5 7... Monostable Multivibrator Entegre evreleri Monostable multivibratörler entegre devreleri yeniden tetiklenebilen (retriggerable) ve yeniden tetiklenmeyen (nontriggerable) olmak üzere iki temel türdedir. Bu iki temel türdeki ayrım ilk tetikleme ile başlayan çıkış dalga süresince gelen bir sonraki tetikleme sinyaline verilen cevapla ilgilidir. Şekil 7.4 yeniden tetiklenmeyen (nontriggerable) türdeki devrelere ait çıkış dalga şekillerini göstermektedir. Şekil 7.4. a gelen ilk tetikleme sinyali ile yeniden tetiklenmeyen (nonretriggerable) monostable multivibratörün çıkış dalga şeklini göstermektedir. T T t w (a) Çıkış sinyali devam ettiğinden, tetikleme sinyali kabul edilmez (b) t w Şekil 7.4 Şekil 7.4. b ise ilk tetikleme sinyali ile oluşan çıkış devam ederken gelen ikinci bir tetikleme sinyalinin yeni bir tetikleme sinyali olarak kabul edilmediğini göstermektedir. Bu durumda yeni bir tetikleme gerçekleşmez ve çıkış işareti t w süresince devam edecektir. T t w (a) T Yeniden tetikleme t w (b) Şekil 7.5 Şekil 7.5 yeniden tetiklenen (retriggerable) monostable multivibratörlerde tetikleme sonrası çıkış dalga şekillerini göstermektedir. Şekil 7.5 a gelen ilk tetikleme sinyali ile yeniden tetiklenen (retriggerable) monostable multivibratörün çıkış dalga şeklini göstermektedir. Şekil 7.5.b ise ilk tetikleme sonrası çıkış işareti devam ederken gelen ikinci bir tetikleme sonrası çıkış işaretinin t w süresince devam etmesini göstermektedir. 4

6 742 Yeniden Tetiklenmeyen (Nonretriggerable) Monostable Multivibratör Yeniden tetiklenmeyen (nontriggerable) monostable multivibrator entegrelerine Şekil 7.7 de gösterilen 742 verilebilir. A,A 2 ve B ile gösterilen girişler tetikleme girişleridir. Harici olarak zamanlama elemanlarının bağlanabilmesi için EXT ve C EXT adlı iki girişe sahiptir. INT ile gösterilen giriş dahili zamanlama direnç girişidir. (3) A (4) A 2 (5) B (9) İNT (0) C EXT () EXT /C EXT 2Ω I CX X/CX (6) () Girişler Çıkışlar A A 2 B L X X L H X L H L H X X L L H H H X L H H H H H H L X X L (a)blok diyagramı (b) oğruluk tablosu Şekil Yeniden tetiklenmeyen (nonretriggerable) Monostable multivibrator Çıkış sinyalinin değeri harici zamanlama elemanları tarafından belirlenir. Harici -C zamanlama elemanlarının kullanılmaması halinde(şekil 7.7. a) çıkış sinyalinin süresi 30ns olacaktır. Harici zamanlama elemanları yardımı ile bu aralık 40ns ile 28s olabilir. Harici olarak bağlanabilen zamanlama elemanları; EXT,4 ile 40Ω, C EXT, 0 ile 000µF aralığında seçilmelidir. Şekil 7.7 (b) dahili direnç (2Ω) ve harici kondansatörün bağlantısını göstermektedir. Şekil 7.7 (c) ise harici ve C elemanlarının bağlantısını göstermektedir. alga genliği; t w = 0,7..C EXT olarak hesaplanabilir. Eğer harici direnç EXT bağlanmamışsa =2Ω alınacaktır. 5

7 (3) A (4) A 2 (5) B (9) (0) () 2Ω I CX X/CX (6) () (3) A V cc (4) A 2 (5) B C EXT 2Ω I CX X/CX (6) () (a) Harici bir eleman bağlı değil (tw=30ns) (b) ahili ve C EXT C EXT B A A 2 2Ω I CX X/CX EXT (c) EXT ve C EXT Şekil 7.7 Bir 742 ile dalga genliği ayarı üç farklı bağlantı Örnek: Çıkış dalga genliği 0ms olan bir monostable multivibrator devresini 742 kullanarak gerçekleştiriniz. Çözüm: Böyle bir devre için harici olarak bağlanması gereken EXT direnç değerini 0Ω olarak seçersek bu durumda C EXT değerinin hesaplanması gerekecektir. t w = 0,7. EXT.C EXT C EXT = ifadesinden C EXT değeri hesaplanabilir. tw 0,7. EXT bulunur. C EXT = 0,7.(0 0 3 = 4,285 0 ) - 6 = 4,285µF 6

8 5V B 0,7µF A A 2 2Ω I CX X/CX 0ms 0Ω Şekil Yeniden Tetiklenebilir (etriggerable) Monostable Multivibrator Yeniden tetiklenebilir (retriggerable) monostable multivibrator entegrelerine örnek TTL ailesinden 7422 verilebilir. A,A 2 ve B, B 2 ile gösterilen tetikleme girişleri ile birlikte düşük lojik seviyede aktif olan silme ( ) girişine sahiptir. Harici olarak zamanlama elemanlarının bağlanabilmesi için EXT ve C EXT adlı iki girişe sahiptir. INT ile gösterilen giriş dahili zamanlama direnç girişidir. () A (2) A 2 (3) B (4) B 2 İNT C EXT EXT /C EXT (9) I (0) CX () X/CX (8) (6) (5) Şekil 7.9 Yeniden tetiklenen(retrigerable) monostable multivibrator lojik sembolü Çıkış dalga genliği harici olarak bağlanan direnç ( EXT ) ve kondansatör (C EXT ) ile ayarlanabilir. Çıkış dalga genliği; 0,7. w =. EXT.C EXT EXT t olarak bulunabilir. Burada kullanılan monostable multivabrator için üretici veri sayfalarında verilen sabittir için sabiti 0,32 dir. 7

9 Örnek: Çıkış dalga genliği 0µsn olan yeniden tetiklenen (retriggerable) monostable multivibratoru 7422 kullanarak elde ediniz. Çözüm: 7422 için üretici veri sayfasında =0,32 olarak verildiğine göre; ifadesinde C EXT = 200pF seçilirse; t w t..c 0,7. w = EXT EXT EXT t 0,7. w =. EXT.C EXT EXT =. EXT EXT EXT EXT.C EXT t w =. EXT.C EXT t = 0,7..C.CEXT = 56,250Ù bulunur. Standart direnç değeri olarak w. 0,7 EXT = (0,32).(200 0 EXT.C EXT 0,7.. C tw =.C 2 EXT EXT 0,7 ) EXT 0,7 seçilebilir. EXT =60Ω 8

10 7.2. SEBEST ÇALIŞAN (ASTABLE) MULTİVİBATÖLE Bir diğer tür multivibrator devresi astable (serbest çalışan) multivibrator adını alır. Çalışma gerilimi uygulandığı andan itibaren zamanlama elemanlarının belirlediği sürelerde durum değiştiren devrelerdir. Astable multivibrator zamanlama devrelerinde tetikleme sinyali amaçlı bir kare dalga osilatör olarak kullanılırlar. A V CC Şekil 7.0 Transistorlü Astable Multivibratör C C2 C C 2 B C 2 T T 2 Şekil 7.0 transistorlü astable multivibrator devresini göstermektedir. evrede birbirine simetrik bağlı iki npn transistör vardır. evredeki elemanlar T =T 2, C =C 2, c = c2 ve = 2 seçilse bile, güç uygulandığı zaman transistorlerden biri iletimde diğeri kesimde olacaktır. V CC V CC C I 2 2 C2 C C I C 2 C2 C C T (esimde) T 2 (oyumda) T (esimde) T 2 (oyumda) (a) (b) Şekil 7. evrenin çalışmasını açıklamak için güç verildiği anda T transistörünün kesim ve T 2 transistörünün iletimde olmasını (Şekil 7. a) kabul edelim. Bu anda C kondansatörü deşarj ve C 2 kondansatörü sarj olmuş durumdadır. Bundan sonra C kondansatörü C direnci üzerinden şarja, C 2 kondansatörü 2 direnci üzerinden 9

11 deşarja başlayacaktır. Bir süre sonra C 2 kondansatörü T transistörünü iletime sokacak şekilde deşarj, C kondansatörü T 2 transistörünü kesime götürecek şekilde şarj olacaktır. Şekil 7. b bu durumda kondansatörlerin polaritelerini göstermektedir. V CC V CC C I 4 I 3 2 C2 C C C 2 C2 C C T (oyumda) T 2 (esimde) T (oyumda) T 2 (esimde) (a) (b) Şekil 7.2 Şekil 7.2 a da görüldüğü gibi T transistörü doyuma, T 2 transistörü kesime gidecektir. Bu andan sonra C kondansatörü direnci üzerinden deşarja ve C 2 kondansatörü C2 direnci üzerinden şarja başlayacaktır. Bir süre sonra C kondansatörü T 2 transistörünü doyuma götürecek şekilde deşarj, C 2 kondansatörü T transistörünü iletime sokacak şekilde şarj olacaktır. Şekil 7.2 b bu durumda kondansatörlerin polaritelerini göstermektedir. Transistorlerin iletimde olma süreleri kondansatörlerin deşarj sürelerine bağlıdır. Yani T transistörü 2 -C 2, T 2 transistörü -C zamanlama elemanlarının belirlediği sürelerde kesimde ve doyumda olacaktır. Astable multivibratorün osilasyon peryodu; T=0,7.(.C 2.C 2 ) süresi ile belirlenir. Lojik kapılar ile gerçekleştirilmiş basit bir astable multivibrator devresi Şekil 7.3 a da gösterilmiştir. evre tek bir schmitt trigger inverter ve C devresinden oluşmuştur. 0

12 V C V cc V T V T- V out 0V V C C V out V OH V OL (a) (b) Şekil 7.3 Schmitt trigger astable multivibratör ve çıkış dalga formları evrenin çalışması aşağıdaki gibi olacaktır, evreye güç verildiği an kondansatör üzerindeki gerilim V c =0V olduğundan çıkış gerilimi V out yüksek gerilim seviyesine çekilecektir. ondansatör çıkış geri beslemesi ile direnci üzerinden sarj olacaktır. ondansatör sarj gerilimi inverter pozitif eşik gerilimine (V T ) ulaşınca, inverter çıkışı konum değiştirerek düşük gerilim seviyesine çekilecektir. V out =0V olduğundan, kondansatör direnç üzerinden deşarj olmaya başlayacaktır. ondansatör üzerindeki deşarj gerilimi iverter negatif eşik gerilimine(v T- ) ulaşınca çıkış gerilimi yüksek gerilim seviyesine çekilecektir. Çıkış dalga formları Şekil 7.3 b de gösterilmiştir. Bu durumda çıkışın yüksek gerilim seviyesinde kalma süresi (t H ) ve çıkışın düşük gerilim seviyesinde kalma süreleri aşağıdaki gibi hesaplanmalıdır. şeklinde olacaktır. t t H L V = C ln V V = C ln V OH OH OL OL - V - V - V - V T - T T T -

13 Örnek: 74HC4 yüksek-hızlı CMOS Schmitt inverter ile yapılmış bir astable multivibrator devresi ve çıkış dalga şekilleri verilmiştir. 0 V C V cc =5V V T =2,75V V T- =,67 V V out 0V 0,022µF 74HC4 V out V H =5V V L =0V Çıkış sinyalinin yüksekte kaldığı süre (t OH ), sinyalin alçakta kaldığı süre (t OL ), çıkış sinyalinin peryodu ve frekansını hesaplayınız.- t OH t OL Çözüm: Çıkış sinyalinin yüksekte kaldığı süre (t OH ), t OH VOH - VT - = C ln VOH - VT 5 -,67 = (0Ω) (0,022µF) ln 5-2,75 Çıkış sinyalinin alçakta kaldığı süre (t OL ), Çıkış sinyalinin peryodu ve frekansı, = 86,2µs VOL - VT t OL = C ln VOL - VT - 0-2,75 = (0Ω) (0,022µF) ln 0 -,67 = 0µs T =86,20 =96,2µsf = T f =5, Hz olacaktır. 2

14 7.3. ÇİFT AALI (BİSTABLE) MULTİVİBATÖLE ışarıdan bir tetikleme sinyali gelmediği müddetçe durumlarını koruyan devrelere çift kararlı (bistable) multivibrator adı verilir. ışarıdan uygulanan her tetikleme sinyalinde devre konum değiştirecektir. V CC Şekil 7.4 Transistörlü Bistable Multivibratör C C 2 2 T T 2 4 S S 2 3 Şekil 7.4 transistörlü bistable multivibrator devresini göstermektedir. evrede birbirine simetrik bağlı iki npn transistör vardır. evredeki elemanlar T =T 2, c = c2, = 2 ve 3 = 4 seçilse bile, güç uygulandığı zaman transistorlerden biri iletimde diğeri kesimde olacaktır. evrenin çalışmasını açıklamak için güç verildiği anda T transistörünün doyumda, T 2 transistörünün kesimde olduğunu kabul edelim. Bu durumda = ve = 0 durumu (Şekil 7.5 a) çıkışlarda görülecektir. evreye bir tetikleme sinyali gelmediği müddetçe transistorler bu durumlarını koruyacaktır. V CC V CC = 0 C 2 C2 = C I 2 C2 = =0 T (oyumda) T 2 (esimde) T (esimde) T 2 (oyumda) 4 S S S S 2 3 (a) (b) Şekil 7.5 3

15 evrenin konumunu değiştirmek için S anahtarına basıp T transistörünün beyzine negatif bir tetikleme sinyali verilirse (Şekil 7.5 b), bu durumda T transistörü kesime,t 2 transistörü doyuma geçecektir. Bu durumda çıkışlar =0 ve = olacaktır. Bir sonraki tetikleme sinyaline kadar çıkışlar bu durumlarını koruyacaktır. evrenin konumunu değiştirmek için S 2 anahtarına basılırsa (Şekil 7.6 a), T 2 transistörünün beyzine negatif tetikleme sinyali uygulanır. Bu durumda T 2 transistörü kesime,t transistörü doyuma gideceğinden (Şekil 7.6 b) çıkışlar konum değiştirecek, = ve = 0 olacaktır. V CC V CC C C 2 C 2 2 = =0 = 0 2 = C I 2 T (esimde) 3 T 2 4 S S 2 (oyumda) T (oyumda) 4 S S 2 3 T 2 (esimde) (a) (b) Şekil 7.6 evrenin durumunu değiştirecek olan tetikleme girişi o an doyumda olan trnsistörün beyzine bağlı olan giriştir. evrenin anahtarlama zamanlarını azaltmak, devrenin çalışma frekansının arttırılması için ve 2 dirençlerine 00pF lık kondansatörler bağlanmalıdır.çift kararlı multivibratör devreleri Flip-Flop olarak adlandırılır. Ve sayıcı devreleri,kaydedici devreleri, bellek devreleri gibi uygulama alanlarında sıklıkla kullanılırlar ENTEGE ZAMANLAMA EVELEİ Osilatör (multivibrator) devrelerinin yapımında hazır entegre zamanlama devrelerinden faydalanılır. En çok kullanılan zamanlama entegresi NE555 devresidir. Maliyeti ucuz olup çok farklı uygulama alanı vardır. Şekil entegresini göstermektedir. 4

16 (8) Eşik (6) ontrol Gerilimi (5) - Tetikleme (2) - 2 S Çıkış katı Çıkış (3) eşarj (7) eşarj transistörü Toprak () eset (4) Şekil 7.7 Besleme gerilimi 5V ile 8V arasında herhangi bir gerilim olabilir. İç devrenin sürülebilmesi için besleme geriliminin her voltuna karşılık 0,7mA akım gerekir. Yani besleme gerilimi 0V ise kaynaktan 7mA akım çekilir. Maximum güç kaybı 600mW tır. 555 in çıkış ucu 3 nolu uç olup çıkışın veya 0 olduğu her iki durum için 0Ω luk dirençler üzerinden toprağa veya kaynağa bağlanır (Şekil 7.8). aynaktan çekilebilecek maximum akım 200mA olup, 0 seviyesi için bu akım en çok 0mA olabilir. Vcc Vcc 0Ω L 0 0Ω Şekil 7.8 5

17 2 Eşik geriliminin uygulanacağı 6 nolu uç gerilimi, kaynak geriliminin Vcc ye eşit 3 veya büyük iken. arşılaştırıcı çıkışı değişir. Flip-Flop eset girişi olacağından çıkış 0 olacak ve deşarj transistörü iletime geçecektir. Tetikleme girişi 2 numaralı uç olup, bu uçtaki gerilim 3 Vcc ye eşit veya küçük olduğunda Flip-Flop çıkışı tetiklenir, buna bağlı olarak çıkış (3 nolu uç) olur. Ve deşarj transistorü kesime gidecektir. Sıfırlama (eset) girişi 4 numaralı uçtur. Bu uç kullanılmadığı zaman ye bağlanmalıdır. Topraklandığı zaman veya 0,4V tun altında ki bir gerilimde 7numaralı deşarj ucu yaklaşık olarak sıfır potansiyelinde olur. Çıkış seviyesinde ise bu reset ucu topraklanırsa çıkış 0 seviyesine çekilir. Çıkışın 0 seviyesinde olduğu sürece dışarıdan bağlanmış zamanlama kondansatörünün deşarjı 7 numaralı uç üzerinden olur. Çıkış seviyesinde iken kondansatör dışarıdan bağlanmış direnç üzerinden şarj olur. (7) (7) I d C 0Ω V C C I d =eşarj akımı (a) (b) Şekil 7.9 ondansatörün şarj ve deşarjı 6

18 5 nolu kontrol girişi ile toprak arasına 0,0µF kondansatör bağlanır. Böylece çeşitli gürültü ve besleme kaynağındaki titreşimlerin etkisi azaltılır. Bu uç aynı zamanda tetikleme ve eşik gerilim seviyelerini değiştirmek için kullanılır Monostable (Tek kararlı) Çalışma Bazı uygulamalarda belirli süreli tek bir kare dalga gereklidir. 555 zamanlama entegresini monostable multivibrator olarak çalıştırarak kontrollü tek dalga veya senkronize peryodik işaretler elde etmek mümkündür. Bu çalışmaya ait bağlantı Şekil 7.20 de gösterilmiştir V cc Şekil 7.20 A V out 555 zamanlama entegresi ile Monostable multivibratör devresi C 2 5 Tetikleme girişi 0,0µF Tetikleme girişine uygulanan tetikleme işaretinin düşen kenarında deşarj olan C kondansatörü şarj olmaya başlayacaktır. Bu durumda çıkış yüksek gerilim seviyesine çekilecektir. ondansatör üzerindeki gerilim xc zaman sabiti süresince dolacaktır. 2 ondansatör üzerindeki gerilim Vcc ye ulaşınca numaralı karşılaştırıcı konum 3 değiştirecek ve çıkış alçak gerilim seviyesine çekilecektir. alga şekilleri aşağıda gösterilmiştir. 7

19 V tetikleme V cc V c 2 Vcc 3 V cc -,5V V out 0,V T Şekil 7.2 Monostable multivibratör dalga şekilleri Çıkış geriliminin yüksek gerilim seviyesinde kalma süresi, T=,x A xc dir. Çıkış darbesinin frekansı ise, f = T =, A C olacaktır. A ve C değerleri uygun olarak seçilerek istenilen zaman süresi elde edilebilir. Ω< A <3,3MΩ C>500pF aralığında seçilmesi gereklidir. 8

20 Örnek: Aşağıda verilen monostable multivibrator devresinde A =9,Ω ve C=0,µ F seçilirse çıkış darbesinin periyodunu bulunuz. V cc 9,Ω V out 0,µF 2 5 Tetikleme girişi 0,0µF Çözüm: Monostable multivibrator çıkış darbe süresi, T=,x A xc eğerleri formülde yerine yazarsak, T=,x9,x0 3 x0,x0-6 = ms olacaktır. Çıkış darbesinin frekansı, olacaktır. f = T = 0 = 3 Hz 9

21 7.4.. Astable (Tek kararlı) Çalışma Bir 555 zamanlayıcı entegresi ile astable (kararsız) multivibrator elde etmek için gerekli bağlantı Şekil 7.22 de gösterilmiştir. V cc Şekil zamanlama entegresi ile astable multivibrator devresi A B C V out 0,0µF evrede tetikleme girişi ile eşik gerilim girişi birbirine kısa devre edilmiştir. C kondansatörü A ve B dirençleri üzerinden şarj, B direnci ve 7 numaralı uç üzerinden toprağa deşarj olur. ondansatör A ve B direnci üzerinden şarj olurken çıkış yüksek gerilim seviyesindedir. ondansatör şarj gerilimi 3 2 Vcc ye ulaşınca numaralı karşılaştırıcı çıkışı konum değiştirerek çıkışın düşük gerilim seviyesine çekilmesini sağlar. ondansatör B direnci üzerinden deşarj olmaya başlar. ondansatör deşarj gerilimi Vcc olunca 2 numaralı karşılaştırıcı konum değiştirecek ve çıkış yüksek gerilim 3 seviyesine çekilecektir. Çıkış geriliminin yüksek gerlim seviyesinde kalma süresi kondansatör geriliminin 2 Vcc den Vcc ye kadar şarj olma süresidir. Bu süre, 3 3 t H = 0,7 ( A B ) C olacaktır. Çıkışın düşük gerilim seviyesinde kalma süresi ise kondansatörün 2 Vcc den Vcc ye kadar deşarj olma süresidir. Yani, 3 3 olacaktır. t L =0,7 B C 20

22 Çıkış sinyalinin toplam peryodu, olacaktır. Frekans ise, T= t H t L = 0,7 ( A 2 B ) C f = T = 0,7( 2 A B )C şeklinde yazılabilir. ullanılan zamanlama elemanlarının seçimi, A B <3,3MΩ A >Ω B >Ω C 500Pf aralığında olmalıdır. Şekil zamanlama entegresi ile elde edilmiş bir astable multivibrator devresine ait dalga şekilleri gösterilmiştir. τ = (A B) C τ = B C V c 2 3 Vcc Vcc 3 V cc t L t H V cc -,5V V out 0,V Şekil astable multivibrator devresi dalga şekilleri Böyle bir titreşimin sıfır seviyesinde kalma süresinin, titreşimin peryoda oranı dalga boşluk oranı (dalga boşluk yüzdesi) diye adlandırılır. tl = = T A B 2 B 2

23 Eşitlikten görüleceği gibi bu oran = = % 50 yapılamaz. Yani t L =t H eşitliği 2 sağlanamaz. Bu eşitliğin sağlanabilmesi için A direncinin 0 olması gerekmektedir. Bu durumda deşarj transistor ü kaynağa bağlanmış olacağından deşarj anında devreden yüksek akım akacaktır. Bu durum transistor ün tahrip olmasına yol açar. Transistor üzerinden akacak olan akım maxsimum 0,2A dir. Bu durumda A direncinin minimum değeri A(min) =5V cc olmalıdır. uty scale değerinin %50 den büyük yapmak için B direncine paralel ve anodu 7 no lu uca gelecek şekilde bir diyot bağlanmalıdır. olayısı ile kondansatör yalnız A üzerinden şarj ve B üzerinden deşarj olacaktır. Bu devreye ait büyüklükler, t H =0,7 A C t L =0,7 B C T=0,7 ( A B ) olacaktır. Eğer A = B ise =%50 ve çıkış işareti kare dalga olacaktır. Örnek: Aşağıda verilen astable multivibrator devresinin t L, t H, dalga boşluk oranı ve frekansını hesaplayınız. 2V 4,7Ω Ω V out 680pF 6 5 0,0µF 22

24 Çözüm: Verilen değerleri ifadelerde yerine yazarsak, t L = 0,7 B C = 0, = 4,76µs t H = 0,7 ( A B ) C = 0,7 ( ,7 0 3 ) = 6,99µs alga boşluk oranı ise, olacaktır.çıkış darbe frekansı, = t = H tl t L 4,76ìs 6,99ìs 4,76ìs = 0,405 = %40,5 f = T f = f = th tl 6,99ìs 4,76ìs olacaktır. f = 85,Hz 23

25 BÖLÜM 8 MANAL(LATCH) VE FLİP-FLOPLA Bu bölümde aşağıdaki konular anlatılacaktır Mandallar(Latches),-S Mandalı, Mandalı ontak sıçramasının mandallar yardımı ile engellenmesi Flip-Floplar,-S Flip-Flop, Flip-Flop, - Flip-Flop, T Flip-Flop Tetikleme sinyali (Clock pulse) Flip-Flop larda asenkron girişler Ana-Uydu Flip-Flop (Master Slave Flip-Flop) Flip-Flop uyarma (geçiş ) tabloları 24

26 GİİŞ Bu bölüme kadar birleşik devreler ele alındı. Bir birleşik devrenin çıkışı o anda girişlerin durumuna bağlıdır. Sayısal devrelerde çoğu zaman birleşik devreler bulunsa bile bilginin saklanması ve işlenmesi için bir sıralı devreye ihtiyaç vardır. Sıralı bir devre birleşik bir devre ve oluşan bilginin saklaması için bellek elemanlarından oluşur. Böylelikle belli bir zaman ve sırada ikili durumların oluşması sağlanabilir. Bellek elemanının bellibir anda saklanan ikili bilgiler sıralı devrenin o andaki durumunu belirler. Sıralı bir devrenin çıkışı ise o anda sadece girişlerin durumu ile değil aynı zamanda bellek elmanlarında saklanan ikili bilgiye de bağlıdır. En fazla karşılaşılan sıralı devre uygulamaları sayıcılar (counters), kaydediciler (registers),belleklerdir (memory). İki temel sıralı devre türü vardır. Sınıflandırma sıralı devrenin bilgiyi işleyebilmesi için gerekli olan zamanlama sinyaline bağlıdır. Senkron sıralı devre, bellek elemanlarının etkilenmesi aynı anda olacaktır. Bunu sağlamanın bir yolu sistemin tamamında aynı tetikleme sinyalınin kullanılmasıdır. Asenkron sıralı devre ise giriş sinyallerinin değişim sırasına bağlıdır. Bu yüzden asenkron sıralı devrelerde sayısal devrele elemanlarındaki yayılım gecikmesi süresi kullanılır.sıralı devrelerde kullanılan devre elemanları mandal (latch) veya Flip-Flop lardır. Bu devre elemanları üzerindeki ikili bir bilgiyi saklayabilen hücrelerdir. Bir mandal (latch) veya flip-flop un saklanan bilgiyi ve saklana bilginin değilini gösteren iki ayrı çıkışı vardır. Aşağıda kullanılan çeşitli mandal ve flip-flop türleri incelenecektir. 8. MANALLA ( LATCHS) Bir mandal (latch) devresi bir giriş sinyali ile durumu değişmedikçe ikili bir bilgiyi güç verildiği müddetçe saklayabilen devre elemanlarıdır. Çeşitli mandal (mandal) devreleri arasındaki fark, giriş sayısı ve çıkışın girişlerin durumuna göre etkilenme şeklidir S Mandalı (-S Latch) Temel olarak bir -S Mandalı VEYA eğil (NO) ve VE eğil (NAN) kapıları olmak üzere iki temel kapı türü ile elde edilebilir. (eset) ve S (Set) olmak üzere iki girişi ve ve ile gösterilen iki çıkış vardır.bu iki çıkış normal çalışma durumlarında birbirinin tersidir. Temel olarak -S Mandalının iki farklı çıkış durumu vardır. Bu durumlar =0 olduğu duruma silme, = durumuna kurma adı verilir. Aşağıda Şekil 7. -S mandalına ait lojik diyagramı,sembolü ve doğruluk tablosunu göstermektedir. 25

27 S S S 2 2 (a) VEYA EĞİL kapılı (b) VE EĞİL kapılı (c) Sembolü Girişler Çıkışlar S n n 0 0 n n urum eğişme yok 0 0 Silme 0 0 urma Tanımsız (d) oğruluk tablosu Şekil 8. -S Mandalı 8..2 Mandalı ( Latch) Bir -S mandalının S ve girişleri arasına EĞİL kapısı bağlanarak (ata) mandalı elde edilebilinir. Aşağıda mandalına ait lojik diyagram, sembol, doğruluk tablosu Şekil 7.2 de verilmiştir. S S S 2 2 (a) VEYA EĞİL kapılı (b) VEEĞİL kapılı (c) Sembolü 26

28 n n (d) oğruluk tablosu Şekil 8.2 Mandalı ( Latch) 8..3 ontak Sıçramasının Mandal (Latch) Yardımı ile Önlenmesi Mandallarda kontak sıçraması sinyal kaynağı olarak mekanik anahtarların kullanımında oldukça sık görülen bir olaydır. ontak sıçraması tek bir bağlantı yapılmadan önce anahtarın mekanik yapısı nedeni ile ortaya çıkan farklı çıkış darbeleridir. V Şekil 8.3 Mekanik anahtarlarda kontak sıçraması 2 V 0 Anahtar kapandığında çıkış ontak sıçramaları özellikle sıralı devrelerin çalışmasını etkileyen en önemli faktörlerdir.bir seri darbe devre çalışmasına etki eden girişleri oluştururlar. ontak sıçramasının etkisini önlemek için kullanılan S- Mandal devresi Şekil 7.4 de gösterilmiştir. Eğer anahtar pozisyonunda ise girişi 0, S girişi olacağından(silme durumu) çıkış 0 olacaktır. Anahtar 2 pozisyonuna alınırsa girişi pull-up direnci ile e çekilecek ve S girişi 0 olacaktır. Çok kısa süre S girişinde kontak sıçraması görülecek ( S =0) ancak bu durumda mandal bir önceki konumunu koruyacaktır.aşağıda Şekil 8.4 ontak sıçrama etkisini ortadan kaldırmak için kullanılan S- mandal devresini göstermektedir. 27

29 V 2 2 S S Anahtar - 2 Anahtar Yetki Girişli -S Mandalı Şekil 8.4 ontak sıçrama etkisini ortadan kaldıran S- Mandal devresi Bazı tip mandallarda yetki girişi (enable input- EN) bulunmaktadır. Şekil 8.5 yeki girişli bir -S Mandalını göstermektedir. -S girişlerinin durumuna bağlı olarak çıkışın konum değiştirebilmesi için EN girişinin yetkilenmesi gerekmektedir. Yetkilenme EN girişine Lojik- uygulanması ile gerçekleşecektir. S S EN EN 2 (a)lojik diyagram (b) Lojik sembol EN S n n 0 x x n n 0 0 n n (c)-oğruluk tablosu Şekil 8.5 Yetki Girişli -S Mandalı 28

30 8..5. Yetki Girişli Mandalı Bir diğer yetki girişli mandal türü mandalıdır. girişine uygulanan işarete bağlı olarak çıkışın değişmesi için yetkilendirme işleminin yapılması gerekmektedir.yetkilendirme EN girişine lojik- uygulayarak gerçekleştirilir. Yetkilendirme işlemi yapılmazsa çıkışlarda bir önceki durum korunacaktır. Şekil 8.6 Yetki girşli mandalını göstermektedir. EN 2 EN 7475 ört-bit Mandalı a- Lojik diyagram b-lojik sembol EN 0 x c-oğruluk tablosu Şekil 8.6 Yetki girişli Mandalı mandalı için bir IC örnek 7475 dört bit mandalı gösterilebilir. Şekil 8.7 lojik sembol ve doğruluk tablosunu göstermektedir. Tekbir entegre içinde dört tane mandalı bulunmaktadır. İki mandal için tek bir yetki girişi vardır.oğruluk tablosunda x ile gösterilen durumlar dikkate alınmaz durumları(don t care) göstermektedir. Eğer yetkilendirme işlemi gerçekleşmezse girişlerin durumları ne olursa olsun mandal bir önceki durumunu koruyacaktır. Girişler Çıkışlar EN 0 0 Silme 0 urma x eğişim yok 2 2 EN -2 GN a- oğruluk tablosu b-lojik sembolü Şekil ört bit Mandalı EN EN EN EN EN Vcc

31 8.2. FLIP- FLOPLA (FLIP-FLOPS) Temel bir mandal (latch) asenkron sıralı bir devredir. Girişlerin değişimine bağlı olarak çıkış değeri değişecektir. Temel bir mandal devresinin girişine kapı eklemek suretiyle mandalın çıkışının harici bir saat darbesi (clock pulse- ) ile girişlerin değişimine tepki vermesi sağlanabilir. Flip-Flopların bu anlık değişimine tetiklenme adı verilir. Ve bu değişimi sağlayan duruma ise flip-flop un tetiklenmesi denir. Saat darbesi belli bir frekansta 0 ve arasında değişen bir kare dalga sinyalidir. Flip-Flop ların tetiklenmesi, saat darbesinin () veya 0 düzeyinde gerçekleşebilir. 0 Flip-Flop Flip-Flop a-saat darbesi (Clock Pulse) b- düzeyinde tetikleme c- 0 düzeyinde tetikleme Şekil 8.8 Tetikleme sinyali ve düzey tetiklemeleri Bir diğer tür tetikleme biçimi kenar tetiklemesidir. Bu tür flip-floplar kenar tetiklemeli flip-flop lar olarak adlandırılırlar. Tetikleme saat darbesinin den 0 a yükselen kenarında gerçekleşiyorsa yükselen kenar tetiklemeli flip-flop, 0 dan e düşen kenarda gerçekleşiyorsa düşen kenar tetiklemeli flip-flop adını alırlar. Flip Flop Flip Flop (a) Yükselen kenar (b) üşen kenar (c) Yükselen kenar tetiklemeli (d) üşen kenar tetiklemeli S (eset-set) Flip-Flop Şekil 8.9 enar tetiklemesi Bir -S mandalının girişlerine harici VE kapıları eklemek suretiyle -S flip-flopu elde edilebilir. Aşağıda Şekil 8.0 yükselen kenar tetiklemeli -S Filip-Flop a ait lojik diyagramı, sembolü ve doğruluk tablosunu göstermektedir. 30

32 S S 2 S 2 (a) Lojik diyagramı (c) Sembolü S x x n n 0 0 n n eğişim yok eğişim yok Silme urma Tanımsız (d) oğruluk tablosu Şekil 8.0 Yükselen kenar tetiklemeli -S Flip-Flop Bir flip-flop un tetiklenmemesi halinde bir önceki durumunu koruyacağı doğruluk tablosundan görülmelidir (ata) Flip-Flop Bir -S flip-flop un S girişine EĞİL kapısı bağlanarak girişine bağlanması halında flip-flop elde edilebilir. Aşağıda Şekil 8. de yükselen kenar tetiklemeli flip-flop a ait lojik diyagram, sembol ve doğruluk tablosu gösterilmektedir. S = S 2 S 2 (a) Lojik diyagramı (b) Sembolü ve -S denkliği 3

33 n n x n n 0 0 eğişim yok Silme 0 urma Flip-Flop (c) oğruluk tablosu Şekil 8. Yükselen kenar tetiklemeli Flip-Flop - filp-flop -S flip-flop tipindeki tanımsız durumun ortadan kaldırılması açısından bu tipin gelişmiş bir şekli denilebilir. ve girişleri gösterirken, ve olmak üzere iki çıkışı vardır. Aşağıda Şekil 8.2 de yükselen kenar tetiklemeli - flip-flop a ait lojik diyagram, sembol ve doğruluk tablosu gösterilmektedir. 2 S 2 (a) Lojik iyagram (b) Sembolü n n x x n n eğişim yok 0 0 n n eğişim yok 0 0 Silme 0 0 urma n n Tümleyen (c) oğruluk Tablosu Şekil.8.2 Yükselen kenar tetiklemeli - Flip-Flop 32

34 oğruluk tablosu incelenirse -S Flip-Flop doğruluk tablosuna çok yakın olduğu görülecektir. Ancak -S Flip-Flop un tanımsız olduğu durum - Flip-Flop ta tanımlı hale gelmiştir, çıkış bir önceki durumun tersi olmaktadır(toggle-tümleyen çalışma). Bu özelliğinden dolayı - flip-flop lar en fazla tercih edilen türlerin başında yer almaktadır T (Toggle) Flip-Flop Bir - flip-flop un iki girişini kısa devre ederek T (Toggle) Flip Flop elde edilebilir. T Flip-Flop un kullanışlı iki durumu vardır eğer giriş 0 ise çıkışta bir önceki durum ( n ), eğer giriş ise çıkışta bir önceki durumun tersi görünecektir( ). Aşağıda Şekil 8.3 de T flip-flop a ait lojik diyagram, sembol ve doğruluk tablosu gösterilmektedir. T T T 2 S 2 (a)lojik iyagram (b) Sembolü T x n n 0 n n eğişim yok eğişim yok n n Tümleyen (Toggle) (c) oğruluk Tablosu Şekil 8.3 Yükselen kenar tetiklemeli T Flip-Flop 33

35 Flip-Flop Türleri 7474 İkili flip-flop Bu TTL entegresi iki flip-flop tek bir chip içerisinde bulunur. V cc ve GN ile adlandırılan iki besleme girişine sahiptir. Yükselen kenar tetiklemeli olan bu tür flipflop lojik-0 da yetkilenen preset ve clear ile adlandırılan iki ayrı asenkron girişe sahiptir. Vcc Preset Clear CLEA CLOC CLEA CLOC PE PE GN 0 0 x x 0 0 x a-lojik sembolü b-oğruluk tablosu 74LS2A İkili - Flip-Flop Şekil İkil Flip-Flop İçerisinde iki tane düşen kenar tetiklemeli - flip-flop olan TTL entegresi preset ve clear ile adlandırılan iki asenkron girişe sahiptir. Lojik sembolü ve doğruluk tablosu Şekil 8.6 da verilmiştir. P P (2) (4) () (6) (3) (7) (9) (6) (2) (8) (5) (4) () (0) 2 2 Girişler Çıkışlar P 0 x x x 0 0 x x x x x x x x 0 0 a-lojik diyagram b-oğruluk tablosu Şekil LS2A İkili - Flip-Flop 34

36 4027 İkili - Flip-Flop İçerisinde iki tane yükselen kenar tetiklemeli - flip-flop olan bu entegre CMOS mantık ailesinden olup Set ve eset diye adlandırılan iki tane asenkron girişe sahiptir. Set ve eset girişleri lojik- seviyesinde aktif olmaktadır. Şekil 8.7 entegrenin lojik diyagramını ve doğruluk tablosunu göstermektedir. E (9) (0) (3) () (2) (7) (6) (3) (5) (4) (5) (4) () (2) 2 2 Girişler Çıkışlar E 0 x x x 0 0 x x x 0 x x x x x 0 0 E Flip-Flop larda Asenkron Girişler Filp-Flop larda tetikleme sinyali () ile senkron (eş zamanlı) çalışan grişler olduğu gibi tetikleme sinyalinden bağımsız asenkron (eş zamanlı olmayan) girişlere sahiptirler. Bu girişler Flip-Flop çıkışı yapan kurma (Set) ve çıkış 0 yapan silme (eset) adını alırlar. Bu girişler Filp-Flop un durumunu tetikleme sinyali ve senkron girişlerin durumuna bakılmaksızın belirlerler. Şekil 8.4 Set (kurma) ve eset(silme ) asenkron girişlerine sahip yükselen kenar tetiklemeli - Flip Flop sembolü ve doğruluk tablosunu göstermektedir. Şekildeki devrede asenkron girişler de yetkilenir. Her iki girişin 0 olduğu anda - Flip-Flop çalışma gerçekleşeceği doğruluk tablosundan görülmelidir. 35

37 S n n 0 x x x 0 S 0 x x x x x n n n n n n a-lojik Sembolü b-oğruluk tablosu Şekil 8.4 Set ve eset asenkron girişli yükselen kenar tetiklemeli - Flip-Flop Şekil 8.5 Set (kurma) ve eset ( Silme ) asenkron girişlerine sahip düşen kenar tetiklemeli - Flip Flop sembolü ve doğruluk tablosunu göstermektedir. Şekildeki devrede asenkron girişler 0 da yetkilenir. Her iki girişin olduğu anda - Flip-Flop çalışma gerçekleşeceği doğruluk tablosundan görülmelidir. S n n 0 x x x 0 S 0 x x x 0 x x n n 0 0 n n n n a-lojik Sembolü b-oğruluk tablosu Şekil 8.4 Set ve eset asenkron girişli yükselen kenar tetiklemeli - Flip-Flop 36

38 8.4 ANA- UYU (MASTE-SLAVE) FLİP-FLOP Bir Ana-Uydu Flip-Flop devresi iki -S Flip-Flop ve harici bir EĞİL kapısından oluşur. oluşur. Birinci Flip-Flop ana, ikinci Flip-Flop ise uydu Flip-Flop u oluşturur. Şekil 7.0 Ana-Uydu Flip-Flop devresini göstermektedir. S Ana (Master) Y Y S Uydu (Slave) (Tetikleme Girişi) Şekil 7.0 Ana-Uydu (Master-Slave) Flip-Flop devresi Tetikleme girişi () düşen kenar ( ) olduğu zaman EĞİL kapısı çıkışı uydu Flip- Flop tetikleme girişini () yükselen kenar ( ) yapacağından uydu Flip-Flop yetkilenir ve -S girişlerinde ana flip-flop un çıkışları olan Y ve Y görülecektir. Bu durumda uydu flip-flop un çıkışında Y, çıkışında Y görülecektir. Ana Flip-Flop tetikleme girişinde bir düşen kenar olduğundan girişteki değişim ne olursa olsun bir önceki durum korunacaktır. Tetikleme girişinin bir yükselen kenar ( ) olması halinde uydu tetikleme girişi bir düşen kenar ( ) olacağından girişlerdeki değişin ne olursa olsun çıkışa yansımayacaktır. Ana Flip-Flop tetikleneceğinde çıkışlarda girişlere uygulanan değerlere eşit olacaktır. 8.5 FLİP-FLOP GEÇİŞ (UYAMA) TABLOLAI Flip-Flop doğruluk tabloları girişlerin durumuna bağlı olarak çıkışların ne olması gerektiğini anlatan tablolardır. ısaca bir doğruluk tablosu Flip-Flop çalışma şeklini ve özelliklerini tanımlar. Geçiş(uyarma) tablosu ise Flip-Flop un önceki konumdan bir sonraki konuma geçmesi için girişlerin ne olması gerektiğini gösterir. oğruluk tabloları yardımı ile geçiş (uyarma) tabloları kolaylıkla çıkarılabilir. Tabloda n mevcut durumu, n ise bir sonraki durumu göstermektedir. 37

39 n n S S n n x 0 0 n n x 0 Tanımsız (a) Geçiş (uyarma) Tablosu (b) oğruluk tablosu Tablo 7. -S Flip-Flop Geçiş(Uyarma) ve oğruluk tabloları n n n n (a) Geçiş(uyarma) tablosu (b) oğruluk tablosu Tablo 7.2 Flip-Flop Geçiş(Uyarma) ve oğruluk tablola n n n n x 0 0 n n 0 x x 0 0 x 0 n n (a) Geçiş (uyarma) Tablosu (b) oğruluk tablosu Tablo Flip-Flop Geçiş(Uyarma) ve oğruluk tabloları n n T n n n n 0 n 0 0 n Tablo 7.4 T Flip-Flop Geçiş(Uyarma) ve oğruluk tabloları 38

40 BÖLÜM 9 (COUNTES) SAYICILA Bu bölümde aşağıdaki konular anlatılacaktır Sayıcılarda Mod kavramı Asenkron sayıcılar Asenkron yukarı sayıcı (Up counter) Asenkron aşağı sayıcı (own counter) Asenkron sayıcılarda sıfırlama Senkron sayıcılar 39

41 GİİŞ Giriş darbelerine bağlı olarak belirli bir durum dizisini tekrarlayan devrelere sayıcı (counters) adı verilir. Geniş bir uygulama alanı bulan sayıcı devreleri zamanlama (frekans bölme vb.) ve kontrol ( kodlama, bilgi depolama vb.) devrelerinde kullanılmaktadır. Genel olarak sayıcı devrelerini aşağıdaki gibi sınıflandırabiliriz. a- Tetikleme sinyalinin uygulanmasına göre I. Asenkron Sayıcılar II. Senkron Sayıcılar b- Sayma yönüne göre I. Yukarı İleri Sayıcılar (Up Counters) II. Aşağı Geri Sayıcılar (own Counters) III. Yukarı / Aşağı Sayıcılar (Up / own Conters ) c- Elde edilen sayının kodlanmasına göre I. İkilik Sayıcı (Binary Counter) II. BC Sayıcı (BC Counter) III. Onluk Sayıcı (ecimal Counter) Bir sayıcının tekrar yapmadan alabildiği durum sayısına veya sayabildiği sayı miktarına o sayıcının mod u adı verilir. Örneğin Mod-3 sayıcı tekrar yapmadan on üç değişik durum alabilir. Yani Mod-3 sayıcı 0-2 arası sayıları sayacak ve tekrar 0 a dönecektir. 9.. ASENON SAYICILA (ASYNCHOUNS COUNTES) Asenkron sayıcılar dalgacık sayıcılar veya seri sayıcılar olarak adlandırılmaktadır. Bu tip sayıcılarda flip-flop ların tetikleme sinyali bir önceki flip-flop çıkışlarından alınır. Bütün flip-flop ların girişleri (en düşük değerlikli bite ait flip-flop hariç) gelen harici tetikleme sinyali ile değil önceki flip-flop çıkış değişimleri ile tetiklenir. Bu çalışma özelliklerinden dolayı Asenkron sayıcıların tasarımında kullanılan Flip-Flop tetikleme sinyalinin türü (Yükselen kenar veya üşen kenar tetiklemeli) sayıcının çalışmasında belirleyicidir. Asenkron sayıcılarda kullanılan flip-flop ların gelen her darbe ile konum değiştirmesi (toggle-tümleyen çalışma) istendiğinden - veya T flip-flop kullanılır. Bu tip sayıcı devrelerinde tetikleme bir önceki flip-flop çıkışından alınacağından devreye her bir flip-flop un yayılım gecikmesi (propagasyon delay) flip-flop adedi ile çarpılması sonucu elde edilen süre sonrasında en sondaki flip-flop konum değiştirecektir. 40

42 Asenkron sayıcıları; a- Yukarı Sayıcılar (Up Counters) b- Aşağı Sayıcılar (own Counters) c- Yukarı / Aşağı Sayıcılar (Up/own Counters) olmak üzere sınıflandırabiliriz. 9.. Asenkron Yukarı Sayıcılar (Asynchrouns Up Counters) Aşağıda Şekil 9. Yükselen kenar tetiklemeli - Flip-Flop kullanılarak elde edilmiş iki bitlik (Mod-4) asenkron yukarı sayıcı devresini göstermektedir. Bu devre iki bitlik asenkron yukarı sayıcı olarak da adlandırılabilir. B A B B A t 0 t t 2 t 3 t 4 (a) Lojik iyagram (b) Çıkış dalga şekli A B (c) urum tablosu Şekil. 9. İki bitlik (Mod-4) Asenkron yukarı sayıcı Sayıcı devresi için yükselen kenar tetiklemeli - Flip-Flop kullanılmış olup bütün Flip-Flop lar tümleyen (toggle) olarak çalıştırılmıştır. Tetikleme sinyalinin yükselen kenarında ilgili Flip-Flop konum değiştirecektir. En düşük değerlikli biti taşıyan B Flip- Flop unun çıkışı yüksek değerlikli biti taşıyan A Flip-Flop una uygulanacak olan tetikleme sinyali görevini görmektedir. En düşük değerlikli biti taşıyan B Flip-Flop u gelen tetikleme sinyalinin ilk yükselen kenarında (t 0 zamanı) konum değiştirecek ve 4

43 B çıkışı olacaktır. B Flip-Flop un B çıkışı 0 olduğundan A Flip-Flop u konum değiştirmeyecektir. Tetikleme sinyalinin ikinci yükselen kenarında (t zamanı) Flip- Flop lar tümleyen (toggle) olarak çalıştığından B Flip-Flop u konum değiştirecek ve B çıkışı 0 ve B çıkışı olacaktır. Bu durumda A Flip-Flop unun tetikleme girişine bir yükselen kenar uygulandığından A çıkışı olacaktır. Gelen tetikleme darbelerine bağlı olarak çıkış dalga şekilleri çizilirse (Şekil.8..b) deki çıkış dalga şekilleri oluşacaktır. Bu çalışmaya ait tablo oluşturulursa (Şekil 8..c) iki bitlik sayma işlemi görülecektir. Sayıcıda bulunan her bir Flip-Flop çıkışlarına ait dalga şekilleri(şekil 8.. b) incelenirse Flip-Flopların çıkışlarındaki sinyalin tetikleme girişine uygulana sinyalin frekansının yarısı olduğu görülmektedir. Örneğin Şekil 8. de gösterilen Mod-4 asenkron sayıcıya 0Hz lik bir tetikleme sinyali () uygulandığında.flip-flop çıkışında 5hz, 2. Flip-Flop çıkışında 2,5Hz lik bir sinyal edilmiş olur. Bu özelliklerinden dolayı asenkron sayıcılara dalgacık sayıcılar da denmektedir. Genel olarak n tane Flip-Flop tan oluşmuş bir Mod-2 n asenkron sayıcıda en düşük değerli biti taşıyan Flip-Flop girişlerine uygulanan tetikleme sinyali () en son Flip- Flop çıkışında 2 n e bölünmüş haliyle görülecektir. Aşağıda n tane yükselen kenar tetiklemeli - Flip- Flop tan oluşmuş Mod-2 n asenkron yukarı sayıcıya ait prensip şeması verilmiştir. 0 2 n- SE T n Şekil.9.2. Yükselen kenar tetiklemeli - Flip-Flop ile Asenkron yukarı sayıcı prensip şeması üşen kenar tetiklemeli Flip-Flop kullanarak asenkron yukarı sayıcı tasarımında en düşük değerlili biti taşıyan Flip-flop hariç tüm Flip-Flop ların tetikleme sinyali bir önceki Flip-Flop un çıkışlarından alınmalıdır.şekil 8.3. n tane düşen kenar tetiklemeli - Flip-Flop tan oluşmuş Mod-2 n asenkron sayıcıyı göstermektedir. 42

44 0 CL SE T SE T 2 n- n CL Şekil 9.3. üşen kenar tetiklemeli - Flip-Flop ile asenkron yukarı sayıcı prensip şeması Not: Asenkron yukarı sayıcı tasarlarken; I- Flip-Flop yükselen kenar tetiklemeli ise en düşük değerlikli biti taşıyan Flip- Flop hariç diğer bütün Flip-Flop ların tetikleme sinyali bir önceki Flip- Flop un çıkışından alınır. II- Flip-Flop düşen kenar tetiklemeli ise en düşük değerlikli biti taşıyan Flip- Flop hariç diğer bütün Flip-Flop ların tetikleme sinyali bir önceki Flip- Flop un çıkışından alınır. Örnek: Mod-6 asenkron yukarı sayıcıyı (up counter) yükselen kenar tetiklemeli - Flip- Flop kullanarak tasarlayınız. Çözüm: Mod-6 asenkron yukarı sayıcı 0-5 arasındaki sayıları sayacak ve tekrar 0 sayısına dönecektir. Sayma işlemi 6 durum(2 n =6) içerdiğinden sayıcıda kullanacağımız Flip- Flop adedi n=4 olacaktır. Sayma işlemine ait durum tablosu aşağıdaki gibi olacaktır. ec A B C

45 C B A CL SE T C SE T B SE T A 9..2 Asenkron Aşağı Sayıcılar(Asynchrouns own Counters) Aşağıda Şekil 9.4 yükselen kenar tetiklemeli - Flip-Flop kullanılarak elde edilmiş iki bitlik (Mod-4) asenkron aşağı sayıcı devresini göstermektedir. Bu devre iki bitlik asenkron aşağı sayıcı (down counters) olarak da adlandırılabilir. B A B A t 0 t t 2 t 3 t 4 (a) Lojik iyagram (b) Çıkış dalga şekli 44

46 A B (c) urum tablosu Şekil. 9.4 İki bitlik (Mod-4) Asenkron aşağı sayıcı Sayıcı devresi için yükselen kenar tetiklemeli - Flip-Flop kullanılmıştır. Bütün Flip- Flop lar tümleyen (toggle) olarak çalıştırılmıştır. Tetikleme sinyalinin yükselen kenarında ilgili Flip-Flop konum değiştirecektir. En düşük değerlikli biti taşıyan B Flip- Flop unun çıkışı yüksek değerlikli biti taşıyan A Flip-Flop unun tetikleme sinyali görevini görmektedir. En düşük değerlikli biti taşıyan B Flip-Flop u gelen tetikleme sinyalinin ilk yükselen kenarında (t 0 zamanı) konum değiştirecek ve B çıkışı olacaktır. B çıkışı olduğundan A Flip-Flop u konum değiştirecek ve A çıkış olcaktır. Tetikleme sinyalinin ikinci yükselen kenarında (t zamanı) Flip-Flop lar tümleyen (toggle) olarak çalıştığından B Flip-Flop u konum değiştirecek ve B çıkışı 0 olacaktır. Bu durumda A Flip-Flop unun tetikleme girişine bir düşen kenar uygulandığından A çıkışı konum değiştirmeyecektir. Gelen tetikleme darbelerine bağlı olarak çıkış dalga şekilleri çizilirse (Şekil.9.4 b) deki çıkış dalga şekilleri oluşacaktır. Bu çalışmaya ait tablo oluşturulursa (Şekil 9.4 c) iki bitlik aşağı sayma işlemi görülecektir. Aşağıda n tane yükselen kenar tetiklemeli - Flip- Flop tan oluşmuş Mod-n Asenkron aşağı sayıcıya ait prensip şeması verilmiştir. 0 2 n- SE T n Şekil. 9.5 Yükselen kenar tetiklemeli - Flip-Flop ile asenkron aşağı sayıcı prensip şeması 45

47 üşen kenar tetiklemeli Flip-Flop kullanarak asenkron aşağı sayıcı tasarımında en düşük değerlili biti taşıyan Flip-flop hariç tüm Flip-Flop ların tetikleme sinyali bir önceki Flip-Flop un çıkışlarından alınmalıdır.şekil 8.6 n tane düşen kenar tetiklemeli - Flip-Flop tan oluşmuş Mod-2 n asenkron aşağı sayıcıyı (down counter) göstermektedir. 0 CL SE T SE T 2 n- n CL Şekil 9.6. üşen kenar tetiklemeli - Flip-Flop ile asenkron aşağı sayıcı prensip şeması Not: Asenkron aşağı sayıcı tasarlarken; I- Flip-Flop yükselen kenar tetiklemeli ise en düşük değerlikli biti taşıyan Flip- Flop hariç diğer bütün Flip-Flop ların tetikleme sinyali bir önceki Flip- Flop un çıkışından alınır. II- Flip-Flop düşen kenar tetiklemeli ise en düşük değerlikli biti taşıyan Flip- Flop hariç diğer bütün Flip-Flop ların tetikleme sinyali bir önceki Flip- Flop un çıkışından alınır. Örnek: Mod-6 asenkron aşağı sayıcıyı(down counter) düşen kenar tetiklemeli T Flip-Flop kullanarak tasarlayınız. Çözüm: Mod-6 asenkron aşağı sayıcı 5-0 arasındaki sayıları sayacak ve tekrar 5 sayısına dönecektir. Sayma işlemi 6 durum(2 n =6) içerdiğinden sayıcıda kullanacağımız Flip-Flop adedi n=4 olacaktır. Sayma işlemine ait durum tablosu aşağıdaki gibi olacaktır. 46

48 ec A B C C B A CL SE T C SE T B SE T A 9..3 Asenkron Sayıcılarda Sıfırlama ve Önkurma üzenekleri Flip-Floplarda asenkron girişler diye adlandırılan kurma (-PE) ve silme (-E) adında iki giriş olduğu bir önceki bölümde anlatılmıştı. Bu girişler yardımı ile asenkron sayıcının istenilen bir değerde sıfırlama veya istenilen bir değerden sayma işlemine başlaması (önkurma) işlemi gerçekleştirilebilir. Şekil 9.7 Sıfırlama girişli asenkron yukarı sayıcı gösterilmiştir. Sıfırlama işleminde, bütün Flip-Flop ların sıfırlama () girişlerine S, ve C elemanlarından oluşan sıfırlama devresi eklenmiştir.sıfırlama işleminin güç verildiği anda gerçekleştirilmesi için S anahtarı devrenin çalışma anahtarı ile eşzamanlı çalışmalıdır. ullanılan Flip- Flop ların sıfırlama () girişleri Lojik- seviyesinde aktif olduğu devreden görülmelidir. evreye güç verildiği anda S anahtarının kapatılması ile seri -C devresi üzerinden akan yüksek şarj akımı direnci üzerinde geriliminin 47

49 görülmesini sağlayacaktır. direnci üzerindeki bu gerilim bütün Flip-Flop ların sıfırlama () girişlerini Lojik- seviyesine çekeceğinden tüm Flip-Flop ların çıkışları 0 olacaktır. Yani sayıcı sıfırlanacaktır. Bu işlem C kondansatörünün sarj olmasına kadar devam edecektir. ondansatörün giriş gerilimine sarj olması ile devreden akan akım sıfırlanacağından direnci üzerindeki gerilim 0 Volt olacak ve sayma işlemi başlayacaktır. C B A A CL SE T C SE T B SE T A S C Şekil 9.7 Sıfırlamalı Asenkron yukarı sayıcı ullanılan Flip-Flop ların sıfırlama girişlerinin Lojik-0 seviyesinde aktif olması durumunda sıfırlama devresindeki ve C elamanlarının yer değiştirilmesi yeterli olacaktır. evreye güç verildiği anda S anahtarının kapatılması ile seri -C devresi üzerinden akan yüksek şarj akımı direnci üzerinde geriliminin görülmesini sağlayacaktır. direncinin diğer ucu C kondansatörü sarj olana kadar 0 Volt olacaktır. Bu gerilim bütün Flip-Flop ların sıfırlama () girişlerini Lojik-0 seviyesine çekecek ve tüm Flip-Flop ların çıkışları 0 olacaktır. Yani sayıcı sıfırlanacaktır. Bu işlem C kondansatörünün sarj olmasına kadar devam edecektir. ondansatörün giriş gerilimine sarj olması ile bütün Flip-flop ların silme () girişleri Lojik- e çekilecek ve sayma işlemi başlayacaktır. 48

50 C B V A cc C B A S C Şekil 9.8 Sıfırlamalı Asenkron yukarı sayıcı Sayma işleminin istenilen bir değerden başlanacağı tür asenkron sayıcılara önkurmalı (presetlemeli) asenkron sayıcılar denir. Bu devrelerde sayıcının başlayacağı değer bulunduktan sonra, kurulması istenilen flip-flop ların girişleri ile, sıfırlanması istenilen flip-flop ların girişleri kısa devre edilerek -C devresine bağlanmalıdır. evreye güç verilmesi ile birlikte devredeki flip-flop lar istenilen değere kurulacak ve sayıcı bu değerden itibaren saymaya devam edecektir. Şekil 8.9 (000) 2 =2 sayısında saymaya başlayan ön kurmalı asenkron sayıcı devresini göstermektedir. C B A S C Şekil 9.9 (000) 2 sayısından başlayan asenkron yukarı sayıcı 49

51 Sayma işleminin başlayacağı değeri isteğe göre ayarlanabilen devrelere çok seçenekli ön kurmalı asenkron yukarı sayıcı denir. Sayma işleminin başlayacağı sayının ikilik karşılığı ABC diye adlandırılan kurma girişlerine uygulanır. C B A PE Vcc Vcc Vcc Vcc C B A Şekil 9.0 Çok seçenekli önkurmalı sayıcı 9..4 Asenkron Yukarı/ Aşağı Sayıcılar(Asynchrouns Up/ownCounters) Asenkron sayıcıların yukarı veya aşağı sayma işlemini tetikleme sinyalinin bir önceki Flip-Flop un hangi çıkışından alındığına göre belirlendiği önceki konularda anlatıldı. Şekil 9. ört bitlik (Mod-6) Yukarı/Aşağı asenkron sayıcı devresini göstermektedir. C CL SE T B CL A CL Up/ own ontrol Girişi Şekil.9.. ört bitlik (Mod-6) Asenkron yukarı aşağı sayıcı 50

52 Up/own girişi yapılırsa Flip-Flop lara etkiyen tetikleme sinyali bir önceki Flip- Flop un çıkışı olacağından devre yukarı sayıcı olarak çalışacaktır. Up/own girişi 0 olursa bu durumda tetikleme sinyali bir önceki Flip-Flop un çıkışından alınacağından devre aşağı sayıcı olarak çalışacaktır Asenkron Sayıcıların Modlara Göre Belirlenmesi Bir Asenkron sayıcının Mod u n Flip-Flop adedini göstermek üzere 2 n ifadesinden bulunabilir. Eğer bir asenkron sayıcı dört Flip-Flop tan oluşmuşsa bu sayıcı Mod-6 asenkron sayıcıdır. Yani 0 ila 5 arası sayma işlemini gerçekleştirebilir. Bu durumda Mod-2 n sayıcının tasarımı n bitlik Asenkron sayıcıya ait devre çizilerek gerçekleştirilebir. Ancak sayma işleminin Mod-2 n dışında bir değer(mod-0,mod-3 gibi) olması durumunda Mod-2 n sayıcı devresine bir sıfırlama kapısı eklenmesi gerekmektedir. Bu yönteme Modlara göre sıfırlama yöntemi adı verilir. Bu yöntemle yapılacak tasarımda; I- Sayma işlemine ait tablo oluşturulur. II- Tablonun en altına sıfırlamanın yapılacağı sayı yazılır. III- Sayıcıda kullanılacak Flip-Flop adedi ve türü belirlenir. IV- n sayıcıda kullanılacak Flip-Flop adedini göstermek üzere Mod-2 n sayıcıya ait prensip şeması çizilir. V- Sıfırlama kapısı bütün Flip-Flop ların Clear (eset) girişlerine uygulanarak sıfırlama işlemi gerçekleştirilir. Örnek: Mod-0 Asenkron yukarı sayıcıyı yükselen kenar tetiklemeli - Flip-Flop kullanarak tasarlayınız. Çözüm: Mod-0 sayıcı sayma işlemini 0 ila 9 arasındaki sayılar için gerçekleştirir. Sayma işlemine ait tabloyu oluşturalım 5

53 A B C Sıfırlama işleminin yapılacağı sayı (00) 2 =0 Sayma işleminden görüldüğü gibi böyle bir sayıcıyı elde edebilmek için dört tane Flip- Flop kullanmak zorundayız. ört bitlik bir sayıcı ile 0-5 arası (2 4 =6) sayan bir sayıcı elde ederiz. Fakat tasarımı istenen sayıcının sayma işlemini 0-9 arasında gerçekleştirmesi ve 0 sayısına geçmeden sıfırlamanın gerçekleşmesi isteniyor. C B A Ω Sıfırlama kapısı Şekil.9.2. Mod-0 Asenkron sayıcı Yukarıdaki devrede sayıcı 0-9 a kadar sayacak, 0 sayısını gördüğü zaman sıfırlama kapısını her iki girişi Lojik- seviyesine çekileceğinden çıkış olacak ve bu çıkış bütün sıfırlama () girişlerine uygulandığından sayıcı tekrar 0 sayısına dönecektir. 52

54 9.2 SENON SAYICILA (SYNCHOUNS COUNTES) Senkron sayıcılar eşzamanlı veya paralel sayıcılar olarak adlandırılırlar. Tetikleme sinyalinin bütün Flip-Flop ların girişlerine uygulanması açından Asenkron sayıcılardan farklılık gösterir. Ortak darbe dalgacık sayıcıda olduğu gibi sırasıyla Flip-Flop ları sırasıyla tetiklemek yerine bütün Flip-Flop ları aynı anda tetikler. Bir Flip-Flop un konum değiştirmesi o sırada Flip-Flop girişlerinde belirlenir. Senkron sayıcılar çalışma hızı açısından asenkron sayıcılara üstünlüğü vardır.her bir durum için ulanılan sıralı devre elemanının yayılım gecikmesi (propagasyon delay) süresi kadar gecikmesi vardır. Ancak tasarımda kullanılan devre elemanları asenkron sayıcılara göre fazladır İki Bitlik Senkron Yukarı Sayıcı ( Synchrouns Up Counter) Aşağıda Şekil 9.7 de iki bitlik senkron sayıcıya ait Lojik şemayı ve çıkış dalga şekillerini göstermektedir. Sayıcı devresinin başlangıç anında her iki çıkışının 0 olduğu kabul edilerek devre çalışması açıklanmıştır. B A B A t 0 t t 2 t 3 t 4 (a) Lojik iyagram (b) alga şekilleri Şekil 9.7 İki Bit Senkron Yukarı Sayıcı Gelen ilk tetikleme darbesi ile tümleyen (toggle) çalışan B Flip-Flop u tetiklenir ve B çıkışı olur. A Flip-Flop u aynı tetikleme sinyali uygulanacağından ve - girişlerine 0 uygulandığından A çıkışı 0 olur. Bu tetikleme anında sayıcı çıkışları A = 0 ve B = olur. İkinci tetikleme sinyalin ile - girişlerinde olan B Flip-Flop u tetiklenir B çıkışı 0 olur. A Flip-Flop unun girişlerinde olduğundan A flip-flop u konum değiştirir ve A çıkışı olur. Bu tetikleme anında sayıcı çıkışları A = ve B =0 olur. Üçüncü tetikleme sinyali ile B Flip-Flop u konum değiştirir B =, A Flip-Flop u girişlerinde 0 olduğundan konum değiştirmez ve A = olur. Bu tetikleme anında sayıcı çıkışları A = ve B = olur. 53

55 ördüncü tetikleme sinyalinde her iki Flip-Flop girişlerinde olduğundan her iki Flip-Flop konum değiştirerek başlangıç değerlerine A =0 ve B =0 döner Senkron Sayıcıların Tasarımı Çalışma programı verilen bir Senkron sayıncın tasarımında aşağıdaki işlem sıraları izlenmelidir; I- Tasarımda kullanılacak Flip-Flop türü ve adedi belirlenir II- Sayma işlemine ilişkin çalışma tablosu oluşturulur. III- Flip-Flop geçiş(uyarma) tabloları kullanılarak her bir Flip-Flop için geçişlere ait gerekli giriş değerleri bulunur. IV- Her bir Flip-flop için bulunan giriş değerleri arnough haritalama yöntemi ile sadeleştirilir. V- İndirgenmiş eşitliklerden Senkron sayıcı devresi çizilir. Not: Senkron sayıcıların tasarımında kullanılan Flip-Flop ların tetikleme türü tasarım için belirleyici bir özellik değildir Örnek: Mod-7 Senkron sayıcıyı - Flip-Flop kullanarak tasarlayınız. Çözüm: I. Tasarımda kullanılacak Flip-Flop türü ve adedi belirlenir. Mod-7 senkron sayıcı sayma işlemini 0 ila 6 arasındaki sayılar için gerçekleştirir. Sayma işlemindeki en büyük sayı olan 6 sayısını kaç bitle ifade ediyorsak o kadar Flip-Flop kullanmak zorundayız. (6) = (0) 2 olduğuna göre tasarımda üç tane Flip-Flop kullanmak zorundayız. İstenilen tür soruda - olarak belirlenmiştir. II. III. Sayma işlemine ilişkin çalışma tablosunu oluşturalım. Çalışma tablosu bize sayıcının mevcut durumunu ve gelen tetikleme sinyali ile geçmesi gereken sonraki durumu göstermelidir. 54

56 Mevcut urum Sonraki urum A B C A B C A A B B C C x 0 x x x x x x x 0 x x x x x 0 0 x x x 0 x x x x 0 x IV. Her bir Flip-Flop için çalışma tablosundan elde edilen geçişler arnough haritasına yerleştirilir. Ve her bir girişe ait indirgenmiş eşitlik elde edilir. A B.C A B.C x x 0 x x x x x x x C = A B C = V CC B.C A A B.C x x 0 x x x x x x x B = C B = AC A B.C A B.C x x x x x x x x x A = B.C A =B.C 55

57 V. Senkron sayıcının çizimi ile devre tasarımı tamamlanır. SE T C B A CL 56

58 SOULA. Mod-8 Asenkron yukarı sayıcıyı yükselen kenar tetiklemeli T flip-flop kullanarak tasarlayınız. 2. Mod- Asenkron yukarı sayıcıyı yükselen kenar tetiklemeli - flip-flop kullanarak tasarlayınız. 3. Mod-3 Asenkron aşağı yukarı sayıcıyı yükselen kenar tetiklemeli - filp-flop kullanarak tasarlayınız. 4. Mod-6 Asenkron aşağı sayıcıyı düşen kenar tetiklemeli T flip-flop kullanarak tasarlayınız. 5. Asenkron sayıcılar ile senkron sayıcılar arasındaki farklar nelerdir. 6. Mod-9 Senkron yukarı sayıcıyı - flip-flop kullanarak tasarlayınız. 7. Mod- Senkron aşağı sayıcıyı flip-flop kullanarak tasarlayınız. 8. Mod-3 Senkron yukarı sayıcıyı T filip-flop kullanarak tasarlayınız durumlarını gerçekleştiren senkron sıralı devreyi tasarlayınız durumlarını gerçekleştiren senkron sıralı devreyi tasarlayınız durumlarını gerçekleştiren devreyi filp-flop kullanarak tasarlayınız. 2. Bir kavşaktaki trafik lambalarının aşağıda iştenilen sıra ve sürelerde yanması isteniyor; 4s 6s 5sn ırmızı ırmızı-sarı Yeşil a) Gerekli tetikleme sinyali devresini tasarlayınız. b) Gerekili sıralı devreyi tasarlayınız. 57

59 BÖLÜM 0 AYEİCİLE (EGİSTES) Bu bölümde aşağıdaki konular anlatılacaktır aydedicilerin(egisters) bilgi giriş çıkışına göre ve kaydırma yönüne göre sınıflandırılması. Sağa kaydırmalı kaydedici(ight shift registers) Sağa kaydırmalı kaydedici(ight shift registers) Seri giriş- seri çıkışlı kaydırmalı kaydedici (SISO) Seri giriş-paralel çıkışlı kaydırmalı kaydedici (SIPO) Paralel giriş-paralel çıkışlı kaydırmalı kaydedici (PIPO) Paralel Giriş- seri çıkışlı kaydırmalı kaydedici( PISO) ohnson Sayıcı Halka(ing) sayıcı 58

60 GİİŞ Sayısal bilgileri geçici bir süre saklayan devrelere kaydediciler ( egisters) adı verilir. Bu yüzden dijital elektronikte önemli bir yer tutarlar. Bilginin saklanması için kaydedicilerde her bir bitlik bilgi için bir adet flip-flop kullanılmaktadır. Bilginin işlenmesi tetikleme sinyali (Clock pulse) ile senkron olarak yapılır. aydediciler besleme olduğu sürece bilgiyi tutar., besleme kesildiğinde ise bilgiyi kaybederler. Bu kaydediciler kaydetme işlemini kaydırmalı olarak yaptıkları için bunlara kaydırmalı kaydediciler (Shift egisters) adı verilmektedir. aydırmalı kaydediciler bit uzunluklarına, bilgi giriş-çıkış şekline ve kaydırma yönüne göre sınıflandırılabilirler. aydırma yönüne göre I. Sola aymalı kaydedici (Left Shift egister) II. Sağa aymalı kaydedici (ight Shift egister) III. Sola-Sağa aymalı kaydedici (Left/ight Shift egister) Bilgi giriş-çıkışına göre I. Seri giriş- Seri çıkışlı kaydedici (Serial in- Serial out-siso) II. Seri giriş- Paralel Çıkışlı kaydedici (Serial in- Parallel out- SIPO) III. paralel giriş- Seri çıkışlı kaydedici (Parallel in- Serial out-piso) IV. Paralel giriş- Paralel çıkışlı kaydedici (Parallel in- Parallel out-pipo) 0. SOLA AYMALI AYEİCİLE (LEFT SHİFT EGİSTES) Şekil 9. ört uzunluklu tipi flop la elde edilmiş sola kaymalı kaydedici devresini göstermektedir. Bilgi Çıkışı A B C Bilgi Girişi Şekil 0. Bütün Flip- Flop ların tetikleme girişleri aynı tetikleme kaynağına bağlanmıştır. Gelen her tetikleme sinyali ile bilgi bir sonraki Flip- Flop a aktarılacaktır. 59

61 Bilgi aydırma Girişi Sinyali() A B C Tablo.0. Tablo 0. ört bitlik sola kaydırmalı kaydedicinin çalışmasını anlatmaktadır. Başlangıç anında bütün çıkışların 0 olduğu kabul edilmelidir. Gelen ilk kaydırma sinyali ile en düşük değerlikli biti taşıyan Flip-Flop çıkışı bir sonraki Flip-Flop girişine bağlandığından ikinci kaydırma sinyalinde bilgi C de, üçüncü kaydırma sinyalinde B de, dördüncü kaydırma sinyalinde A Flip-Flop çıkışında görülecektir.bilgi gelen her kaydırma sinyali ile bir sola kayacaktır. 0.2 SAĞA AYMALI AYEİCİLE (İGHT SHİFT EGİSTES) Şekil 0.2 ört bit uzunluklu tipi Flip-Flop la elde edilmiş sağa kaymalı kaydedici devresini göstermektedir. Bilgi Girişi A B C B C Bilgi Çıkışı Şekil 0.2 Bilgi aydırma Girişi Sinyali() A B C Tablo

62 Tablo 9.2 ört bitlik sağa kaydırmalı kaydedicinin çalışmasını anlatmaktadır. Başlangıç anında bütün çıkışların 0 olduğu kabul edilmelidir. Gelen ilk kaydırma sinyali ile bilgi en yüksek değerlikli biti taşıyan A tipi Flip-Flop çıkışlarında görülecektir. Her bir Flip-Flop çıkışı bir sonraki Flif-Flop girişine bağlandığından ikinci kaydırma sinyalinde Flip-Flop çıkışında görülecektir. Bilgi gelen her kaydırma sinyali ile bir sağa kayacaktır. 0.3 SOLA-SAĞA AYIMALI AYEİCİLE (LEFT-İGHT SHİFT EGİSTES) Bilginin sadece sağa veya sola bir yönde kaydırıldığı durumlar dışında bazı durumlarda tek bir kaydedicinin bilgiyi hem sola, hemde sağa kaydırması istenebilir. aymanın yönü Sağa / Sola adlı harici bir kontrol girişi tarafından belirlenir. Şekil 0.3 dört bitlik sola-sağa kaydırmalı kaydedici devresini göstermektedir. aydırma yönü Sağa / Sola kontrol girişine uygulanan lojik seviye ile belirlenir. Eğer bu giriş lojik- e çekilirse G kapısının çıkışında seri giriş datası, G 2,G 3 ve G 4 kapılarının çıkışlarında ise bir önceki flip-flop un çıkışları görülecektir. Bu çıkışlar flip-flop ların girişlerine bağlanmıştır. Bu durumda bilgi seri olarak yüklenecek ve gelen her tetikleme sinyali ile birlikte sağa doğru kaydırılacaktır. Sağa/Sola Seri data girişi G G 5 G 2 G 6 G 3 G 7 G 4 G 8 A B C B C Şekil 0.3 6

63 Sağa / Sola kontrol girişinin lojik-0 yapılması ile birlikte G 8 kapısının çıkışında seri giriş datası, G 7,G 6,G 5 kapılarının çıkışlarında sağdaki flip-flop ların çıkışları görülecektir. Bu durumda, bilgi seri olarak en düşük değerlikli biti taşıyan flip-flop a yüklenecek ve sola doğru kaydıralacaktır. 0.4 SEİ GİİŞ-SEİ ÇIIŞ (SISO) AYIMALI AYEİCİ: Şekil 9.3 ört bit seri giriş-çıkış (SISO) kaydırmalı kaydediciyi göstermektedir. Şekilde görüldüğü gibi Bütün flip-flop lar birbirlerine seri bağlanmıştır. A flip-flop nun girişine uygulanan bilgi gelen ilk tetikleme sinyali ile birlikte A çıkışında görülecektir. Gelen her tetikleme sinyali ile birlikte bilgi kaydırılarak seri olarak flip-flop lara yüklenecektir.bu tarz kaydırmalı kaydedicilere seri yüklemeli kaydediciler adı da verilir.örtten daha fazla bilgi verildiği anda ise her fazlalık bilgide kaydedicinin içindeki son bilgi kaybolacaktır. aydediciye yüklenen bilgilerin çıkışta görülebilmesi için dört tetikleme sinyali verilmesi yeterlidir. Her tetikleme sinyalinde bilgiler kaydedici çıkışından birer birer alınacaktır. Bilgiler alındığında ise kaydedicideki bilgi kaybolacaktır. Seri Giriş A B C B C Seri Çıkış Şekil SEİ GİİŞ-PAALEL ÇIIŞ (SIPO) AYIMALI AYEİCİ Seri giriş-paralel çıkışlı (SIPO) kaydedicilerde bilginin yüklenmesi işlemi Seri giriş- Seri çıkış kaydedici ile aynı şekilde olmaktadır. Seri giriş- Paralel çıkış kaydedicinin Seri giriş-seri çıkış kaydediciden tek farkı tüm çıkışlardan dışarıya bilgi çıkışı olmasıdır. Bu sayede bilgi okunması daha hızlı olacaktır. Seri olarak yüklenen bilgi flip-flop çıkışlarından paralel olarak göründüğünden bilginin okunması için tetikleme sinyaline ihtiyaç yoktur. Ancak doğru bilginin Flip-Flop lar üzerinde görülebilmesi için flip-flop sayısı kadar tetikleme sinyaline ihtiyaç vardır. Bilgi okunduktan sonra da kaydedici içindeki bilgi kaybolmayacaktır. Şekil 9.4 Seri giriş- Paralel çıkış kaydırmalı kaydedicinin devresini göstermektedir. 62

64 Paralel Çıkışlar A B C Seri Giriş A B C B C Şekil PAALEL GİİŞ- PAALEL ÇIIŞ ( PIPO) AYIMALI AYEİCİ: Şekil 9.5 paralel giriş-paralel çıkışlı kaydırmalı kaydediciye ait lojik diyagramı göstermektedir. Paralel Girişler A B C A B C Bilgi giriş kontrol Bilgi çıkış kontrol A B C Şekil 0.5 Paralel Çıkışlar 63

65 Paralel giriş-paralel çıkışlı kaydedicide ise bilgi her bir Flip-Flop a paralel olarak yüklenip, her bir çıkıştan hat alınarak paralel olarak okunmaktadır.bilgi giriş kontrol hattı tetikleme giriş sinyali VE- kapısı ile bağlanarak bilgi girişini kontrol etmektedir. Bu hat olmadığı sürece bilgi Flip-Flop lara yüklenmeyecektir. Çıkış kontrol hattı ise her bir paralel çıkış hattı ile VE kapısına bağlanmıştır. Bu hat olmadığı sürece çıkıştan bilgi okunmaz. 0.7 PAALEL GİİŞ SEİ ÇIIŞ (PISO) AYIMALI AYEİCİ Paralel giriş-seri çıkış (PISO) kaydedicide ise bilgi Flip-Flop lara paralel olarak yüklenmektedir. Çıkış tek uçtan oluşur. Çıkıştan bilgi seri olarak okunur. Bilginin çıkıştan görülebilmesi her bir bit için bir tetikleme sinyalinin uygulanması ile sağlanır. Bilgiler okunduktan sonra kaydedici içindeki bilgiler kaybolur. Paralel in/serial out A B C Seri çıkış A B C Şekil AYIMALI AYEİCİ SAYICILA Bir kaydırmalı kaydedici sayıcı temel olarak seri giriş-seri çıkışlı kaydedicide seri girişle seri çıkışın uygun bağlantısı ile elde edilir. İki temel tür kaydırmalı kaydedici sayıcı vardır. Bunlar ohnson sayıcı ve ring (halka) sayıcıdır. 64

66 0.8. ohnson Sayıcı (ohnson Counter) Bir ohnson sayıcı önceki flip-flop çıkışının bir sonraki flip-flop girişine bağlanması ile elde edilir. En düşük değerlikli biti taşıyan flip-flop girişine ise en yüksek değerlikli biti taşıyan flip-flop un çıkış bağlanarak seri yükleme işi gerçekleştirilir. ullanılacak flip-flop sayısı sayma işleminin her bitli için bir flip-flop kullanılarak elde edilir. Örneğin altı bitlik bir ohnson sayıcı için altı tane flip-flop kullanılması gerekir.tablo 03. dört bitlik johnson sayıcıya ait çalışma tablosunu gösterirken şekil 0.7 sayıcıya ait devreyi göstermektedir. Clock Pulse Tablo C B A B C Şekil 0.7 Başlangıçta bütün flip-flop çıkışları lojik-0 dır. Gelen ilk tetikleme darbesi ile en düşük değerlikli biti taşıyan flip-flop girişindeki lojik- çıkşın lojik- e çekilmesini sağlayacaktır. Gelen her tetikleme sinyali ile birlikte lojik- en yüksek değerlikli bite kadar seri olarak kaydırılacaktır. En yüksek değerlikli biti taşıyan flip-flop çıkışının lojik- olması ile birlikte çıkış lojik-0 a çekilecek ve en düşük değerlikli biti taşıyan flip-flop girişinde lojik-0 görülecektir. Bundan sonra gelen her tetikleme sinyalinde çıkışlarda sırasıyla lojik-0 görülecektir. Bu işlem en yüksek değerlikli biti taşıyan flip- 65

67 66 SAYISAL TASAIM flop çıkışında lojik-0 görülünceye kadar devam edecektir. evre bu durumdan sonra başlangıç adımlarına geri dönecektir Şekil 0.8 ört bit ohnson sayıcı çıkış dalga şekilleri Halka Sayıcı (ing Counter) Bir halka sayıcı aslında bir binary-decimal kod çözücüdür. Sayıcı çıkışlarında girişindeki binary bilginin kodu çözülerek ilgili decimal çıkış lojik- yapılacaktır. Sayma işleminin her bir biti için bir flip-flop kullanılmalıdır. Şekil 0.9 dört bitlik halka sayıcı devresini göstermektedir. B C C B A urma/silme Şekil 0.9 ört bitlik halka (ring) sayıcı evrede flip-flopların girişleri önceki flip-flop çıkışlarına bağlanmıştır. urma ve silme girişi ile en düşük değerlikli flip-flop lojik- değerine kurulurken diğer tüm flip-flop lar sıfırlanır. Gelen tetikleme sinyali ile bir sonraki flip-flop girişinde lojik- görüleceğinden, çıkış lojik- çekilecektir. Bilgi sırasıyla gelen her tetikleme darbesi ile ilgili flip-flop çıkışında sırasıyla görülecektir.

68 67 SAYISAL TASAIM Clock Pulse Tablo Şekil 0.0 ört bit halka(ring) sayıcı

69 SOULA. - flip-flop kullanarak dört bit sola kaydırmalı kaydedici devresini çiziniz. Bilgi girişine sırasıyla -0-- bilgisi girilirse dördüncü (Clock pulse) sonunda çıkışlarda ne olacaktır. 2. -S flip-flop kullanarak dört bit sağa kaydırmalı kaydedici devresini çiziniz. Bilgi girişine sırasıyla bilgisi girilirse dördüncü (Clock pulse) sonunda çıkışlarda ne olacaktır. 3. ört bitlik seri giriş-paralel çıkışlı kaydırmalı kaydediciyi - flip-flop kullanarak tasarlayınız. Flip-Flop lara --0- bilgisi yüklenmek isteniyor. Bilgi kaç clock pulse () sonrasında flip-flop lara yüklenecektir. 4. Sekiz bitlik ohnson Sayıcı devresini -S flip-flop kullanarak gerçekleştiriniz sıralı durumlarını sağlayan senkron sıralı devreyi tasarlayınız. 6. Beş bitlik halka sayıcı devresini tasarlayınız. 68

70 BÖLÜM SAYISAL-ANALOG (AC) ANALOG-SAYISAL(AC) ÖNÜŞTÜÜCÜLE Bu bölümde aşağıdaki konular anlatılacaktır. Sayısal ve Analog sinyaller İşlemsel yükselteçler (Operatinal Amplifier-Op-Amp) Sayısal-Analog Çeviriciler (/A Converters) İkilik Ağırlıklı /A çevirici -2 Merdiven tipi /A çevirici Analog-Sayısal Çeviriciler (A/ Converters) Paralel arşılaştırıcı, Simultane (Flash) A/ çeviriciler Tek rampalı veya tek eğimli (single slope) A/ çeviriciler Çift rampalı veya çift eğimli (dual slope) A/ çeviriciler 69

71 GİİŞ Günümüzde kullanılan bir çok fiziksel büyüklük analog formdadır. Sıcaklık, basınç, hız gibi büyüklükler anolog büyüklüklere örnek gösterilebilir. Bir analog büyüklüğün sayısal sitemler için anlaşılabilir olması için verilerin analog şekilden sayısal şekle dönüştürülmesi gerekir. Bu işlem için anlog-sayısal çevirici (anlog-to-digital converter) kullanılmalıdır. Aynı şekilde bir sayısal verinin analog büyüklüklere dönüştürülmesi için sayısal-analog çevirici (digital-to-analog converter) kullanılmalıdır. Fiziksel büyüklüklerin elektriksel büyüklüklere çevrilmesi dönüştürücüler (transducers) yardımı ile olur. Çeviriciler (transducers), basınç, sıcaklık, pozisyon, analog gerilim veya akım gibi dönüştürdüğü fiziksel büyüklük ile adlandırılırlar. Örneğin termistör sıcaklık ölçümü için kullanılan en temel çeviricidir. Bir termistör aslında sıcaklık duyarlı bir dirençtir. Sıcaklık değişiminde direnci değişecektir. Böylece üzerinden akan akım ve gerilim değişeceğinden sıcaklık elektriksel büyüklüklere dönüştürülmüş olacaktır.. İŞLEMSEL YÜSELTEÇLE (OPEATİONAL AMPLIFIE) /A çevirici veya A/ çevirici konularına başlamadan önce bu iki devrede kullanılan bir elemanın tanınması gerekir. Bu eleman işlemsel yükselteç(operational amplifier) veya kısaca op-amp diye adlandırılır. Günümüzde işlemsel yükselteçler entegre devre yapısında üretilirler. ışarıdan bağlanan birkaç eleman yardımı ile eviren yükselteç, evirmeyen yükselteç, toplayıcı devre, çıkarıcı devre, integral alıcı devre veya türev alıcı devre gibi geniş bir uygulama alnı vardır. Op-amp eviren(inverting) ve evirmeyen(noninverting) adlı iki girişe sahip lineer bir yükselteçtir. Eviren giriş (-) ile işaretlenirken, evirmeyen giriş () ile işaretlenmiştir. Eviren girişe uygulanan işaret çıkışta 80 derecelik faz farkına uğrayacaktır. görülecektir. Evirmeyen girişe uygulana işaret çıkış işareti ile aynı fazda olacaktır. Op-amp ın iki giriş ucundan başka iki adet besleme ve bir çıkış ucu vardır. Besleme gerilimi simetrik besleme kaynağından sağlanabileceği gibi, tek besleme kaynağıda kullanılabilir. Şekil. bir işlemsel yükselteç (op-amp) sembolünü göstermektedir. V Eviren giriş Evirmeyen giriş - Çıkış Şekil. İşlemsel yükselteç (op-amp) sembolü -V 70

72 Bir op-amp özellikleri aşağıdaki gibidir; Çok yüksek giriş empedansına (ideal op-amp için sonsuz kabul edilir) sahiptir. Çıkış empedansı çok düşüktür (ideal op-amp için 0 kabul edilir). Gerilim kazancı(a V ) çok yüksektir. Bant genişliği çok yüksektir. Evirmeyen giriş ile eviren giriş aynı potansiyeldedir... Eviren Yükselteç (Inverting Amplifier) Bir op-amp yükseltec olarak kullanıldığı zaman gerilim kazancının doğru olarak belirlenebilmesi için negatif bir geri beslemenin olması gerekir. Şekil.2 bir op-amplı eviren yükselteç devresini göstermektedir. F I I F V IN 0V - V OUT Şekil.2 Eviren yükselteç evrede evirmeyen giriş toprağa bağlanmış, giriş işareti direnci ile evirmeyen girişe bağlanmıştır. Çıkış ile eviren giriş arasına bağlanan F direnci geri beslemeyi sağlamaktadır. Op-amp ın gerilim kazancı çok yüksek olduğundan toprağa bağlı olan evirmeyen giriş, eviren giriş potansiyelinin toprak potansiyelinde olmasına yol açar. Bu duruma görünür toprak (zahiri toprak ) adı verilir. Op-amp ın iç direnci çok yüksek olduğundan iç devre üzerinden bir akım akmaz. Bu durumda giriş akımı geribesleme akımına eşit olacaktır. Eşitliği yazarsak; V I = I OUT A A V V F VIN V = F = -V V = V IN OUT IN = - F OUT F 7

73 olacaktır. Son eşitlikten görüldüğü gibi gerilim kazancı geribesleme direnci ile giriş direnci arasındaki orandır. İfadedeki işareti giriş gerilimi ile çıkış arasında 80 derece faz farkı olduğunu gösterir. Örnek: Şekildeki eviren yükselteç devresinde çıkış gerilimi (V OUT ) ve gerilim kazancını hesaplayınız. 0 V - V OUT Çözüm: olacaktır. Gerilim kazancı ise; V OUT F = -VIN 0Ω = -V Ω = -0V Av = - 0Ω = - Ω = F 0 olacaktır...2 Evirmeyen Yükselteç (Noniverting Amplifier) Evirmeyen yükselteç devresinde, eviren giriş bağlanırken, giriş işareti evirmeyen girişe uygulanmıştır. direnci üzerinden toprağa 72

74 F I I F - 0V V OUT V IN Şekil.3 Evirmeyen yükselteç- Op-amp ın eviren uçu ile evirmeyen ucu arasındaki potansiyel fark 0V olduğundan direnci üzerinde giriş gerilimi görülecektir. Bu durumda giriş akımı ile geribesleme akımı birbirine eşittir(i =I F ). Bu durumda, I F = I olacaktır. V - V F OUT V OUT A V V = F = V ( ) = F Örnek: Şekildeki evirmeyen yükselteç devresinde çıkış gerilimi (V OUT ) ve gerilim kazancını hesaplayınız. F V OUT V IN =2V 73

75 Çözüm: olacaktır.gerilim kazancı ise, V OUT F = V ( ) 500 = 2V ( ) 00 = 2V A A A V V V = ( F ) 500 = ( ) 00 = 6 olacaktır...3 Toplam Alma Yükselteç (Summing Amplifier) Aynı zamanda eviren yükselteç olarak çalışan bu devre, analog sistemlerde kullanılan işlemsel yükselteç devrelerinin belki en yararlısıdır. Şekil.3 de her bir giriş gerilimini sabit bir kazanç faktörüyle çarpıp, sonra bunları toplayan iki girişli bir toplam alma yükselteç devresi gösterilmiştir. V V 2 I I 2 2 F I F - 0V V OUT Şekil.4 Toprağa bağlı olan evirmeyen giriş, eviren giriş potansiyelinin toprak potansiyelinde olmasına yol açacağından, geribesleme akımı ve 2 dirençleri üzerinden akan akıma eşit olacaktır. Bu durumda, 74

76 - V V F I F OUT OUT = I I 2 V V = 2 2 = -(V F F V2 ) 2 olacaktır. Örnek: Şekildeki evirmeyen yükselteç devresinde çıkış gerilimini (V OUT ) hesaplayınız. F V =5V V 2 =-3V 500Ω 2 500Ω M Ω - V OUT Çözüm: olacaktır. V OUT MÙ = -(5V 500Ù = -4V = -(V F F V2 ) 2 MÙ (-3V) 500Ù ).2 SAYISAL-ANALOG ÇEVİİCİLE (/A CONVETES).2. İkilik Ağırlıklı irenç Sayısal-Analog Çevirici En temel tür sayısal-analog çevirici ikilik ağırlıklı dirençlerin bir op-amp girişlerine bağlanması ile elde edilmiş bir toplayıcı devresidir. Şekil.? dört-bitlik ikilik ağırlıklı sayısal analog çevirici devresini göstermektedir. evrede sayısal veriler 3, 2, ve 0 anahtarlarının durumları ile belirlenir. 3 anahtarı dört bitlik sayısal verinin en yüksek değerli bitini, 0 ise en düşük değerlikli bitini göstermektedir. 75

77 V F V OUT Şekil.5 ört bitlik ikilik ağırlıklı direnç /A çevirici evrenin çalışmasını inceleyelim; I. 0 anahtarı kapalı iken, V F I I F I in =0 V OUT Bu durumda sayısal veri 3 =0, 2 =0, =0, 0 = durumundadır. Op-amp iç empedansı çok yüksek olduğundan içinden akım akmayacaktır (I in =0). Evirmeyen giriş toprağa bağlandığından, eviren giriş 0V ta tutulacaktır. Bu durumda çıkışa ait ifade I0 = IF olacaktır. V V ( ) = ( 8 F V OUT = -V ( OUT ) F 8 ) 76

78 II. anahtarı kapalı iken, V F I I F I in =0 V OUT Bu durumda sayısal veri 3 =0, 2 =0, =, 0 =0 durumundadır. Çıkışa ait ifade, I = I F olacaktır. V V ( ) = ( 4 F V OUT = -V ( OUT ) F 4 ) III. ve 0 anahtarlarının ikisi birden kapalı iken, V F I I I in =0 - I F V OUT Bu durumda sayısal veri 3 =0, 2 =0, =, 0 = durumundadır. Çıkışa ait ifade, 77

79 olacaktır. I I V - 0 V V ( ) ( ) = ( 4 8 F V 0 OUT = I F = -V ( OUT ) F F 4 8 ) irençlerin değerleri giriş verisinin basamak ağırlıklarına göre seçilmiştir. üşük değerlikli direnç () yüksek değerlikli biti (2 3 ) gösteren 3 anahtarına bağlanmıştır. iğer dirençler 2, 4, 8 ise basamak ağırlılarına göre sırasıyla 2, ve 0 anahtarlarına bağlanmıştır. Bu tip /A çeviricilerin bir dezavantajı direnç değerleri aralığının ve sayısının farklı olmasıdır. Örneğin sekiz bitlik bir /A çevirici için sekiz direnç kullanılmalı ve bu dirençlerin değerleri ile 28 arasında olmalıdır. irencin, toleransları ve sıcaklığa bağlı olan değişimlerine bağlı olarak sonuç değişeceğinden, kararlılığı düşüktür. Şekil.? İkilik ağırlıklı /A çeviricinin sayısal veriye ait çıkış gerilim değerlerini ve çıkış geriliminin şeklini göstermektedir. 5V , (a) - 20 V OUT V out (-V) V V V 0 0-3V V 0 0-5V 0 0-6V 0-7V V 0 0-9V 0 0-0V 0 -V 0 0-2V 0-3V 0-4V -5V 78

80 79 SAYISAL TASAIM V -2V -3V -9V -0V -4V -5V -6V -7V -8V -2V -V -3V -4V -5V V OUT SayısalVeri (c) Şekil.6 İkilik ağırlıklı /A çevirici.2.2 /2 Merdiven Tipi Sayısal-Analog Çevirici Bir diğer tip /A çevirim metodu Şekil.7 de gösterilen dört bitlik /2 merdiven tipi /A çeviricidir. Sadece iki direnç değeri kullanılarak ikilik ağırlıklı akımlar üretilir. evreden akan ikilik ağırlıklı akımlar, op-amp ve geri besleme direnci ( F ) yardımı ile girişle orantılı çıkış gerilimine çevrilirler. evre oldukça karışık görünmesine rağmen basit direnç oranlarından dolayı oldukça kolaydır. V OUT - F V Şekil.7 /2 Merdiven Tipi Sayısal-Analog Çevirici

81 Başlangıçta en yüksek değerlikli bit anahtarı 3 ün 5V luk referans gerilimine ( 3 =), diğer anahtarların ise toprağa bağlandığını ( 2 =0, =0, 0 =0) kabul edelim, giriş verisi (000) 2 dir. Bu durumda ve 2 paralel olarak toprağa bağlı olur. 2 değerindeki paralel bir direncin eşdeğer direnci 4 direncine seri değerinde bir direnç olur, bu iki seri direncin eşdeğeri ise 3 direncine paralel 2 değerinde bir dirençtir. Bu iki direncin eşdeğer direnci 6 direncine seri ağırlığında olacaktır. evrenin geri kalanında aynı tekniği kullanarak Şekil.8 a da gösterilen basitleştirilmiş devre elde edilir. Opamp ın evirmeyen girişi toprağa bağlıdır. Eşdeğer direnç üzerinden toprağa akım akmayacağından, eşdeğer direnç ihmal edilir. Bu durumda çıkış gerilimi; F VOUT = - V ( ) 7 olacaktır. 2 = - 5 ( ) 2 = - 5V 2 anahtarının 5V luk referans gerilimine ( 2 =), diğer anahtarlar ise toprağa bağlanırsa ( 3 =0, =0, 0 =0), bu durumda giriş verisi (000) 2 olacaktır ve Şekil.8 b de gösterildiği gibi 5 direncinin solundaki bütün dirençler 2 lik bir eşdeğer dirence indirgenecektir. evrenin 8 direncinden itibaren Thevenin eşdeğeri bulunursa ; V TH =2,5V ve 8 direncine seri TH = direncini elde ederiz. Eviren giriş toprağa bağlı olduğundan 7 direnci üzerinden akım akmayacaktır. Bu durumda çıkış gerilimi; F VOUT = - VTH ( ) TH 8 olacaktır. 2 = - 2,5 ( = - 2,5V anahtarının 5V luk referans gerilimine ( =), diğer anahtarlar ise toprağa bağlanırsa ( 3 =0, 2 =0, 0 =0), bu durumda giriş verisi (000) 2 olacaktır ve Şekil.8 c de gösterildiği gibi 3 direncinin solundaki bütün dirençler 2 lik bir eşdeğer dirence indirgenecektir. evrenin 8 direncinden itibaren Thevenin eşdeğeri bulunursa; V TH =,25V ve 8 direncine seri TH = direncini elde ederiz. Eviren giriş toprağa bağlı olduğundan 7 direnci üzerinden akım akmayacaktır. Bu durumda çıkış gerilimi; ) 80

82 V OUT = - V TH F ( ) TH 8 2 = -,25 ( ) olacaktır. = -,25V 0 anahtarı 5V luk referans gerilimine ( =), diğer anahtarlar ise toprağa bağlanırsa ( 3 =0, 2 =0, =0), bu durumda giriş verisi (000) 2 olacaktır. evrenin 8 direncinden itibaren Thevenin eşdeğeri bulunursa; V TH =0,625V ve 8 direncine seri TH = direncini elde ederiz. Eviren giriş toprağa bağlı olduğundan 7 direnci üzerinden akım akmayacaktır. Bu durumda çıkış gerilimi; V OUT = - V TH F ( ) TH 8 2 = - 0,625 ( ) olacaktır. = - 0,625V 8

83 5V 3 = 5V I = 2 F 5V 2 = 2,, 0 anahtarları toprağa bağlı iken eşdeğer direnç 7 2 EŞ 2 V in =0V a) 3 =, 2 =0, =0, 0 =0 durumuna ait eşdeğer devre F - 2 V OUT 2 = -5 ( ) 2 = -5V F = -V ( ) 7 2,5V I = 2 F 5 2 EŞ V in =0V - 2 V TH 2,5V TH 8 I=0 7 2 V in =0V 2 - V OUT = -V TH F ( ) TH 8 0 =0 =0 3 =0 b) 3 =0, 2 =, =0, 0 =0 durumuna ait eşdeğer devre 2 = -2,5 ( ) 2 = -2,5V 5V = EŞ 2 0 = =0 7 2 V in =0V 3 =0 - F 2 V TH,25V TH c) 3 =0, 2 =0, =, 0 =0 durumuna ait eşdeğer devre 8 I=0 V in =0V 7 2,25V I = 2 - V F 2 OUT = -V TH = -,25V F ( ) TH 8 2 = -,25 ( ) 2 5V 0 = 2 2 F 0,625V I = 2 F V in =0V - - V TH 0,625V TH 8 I=0 V in =0V 7 2 V OUT - = -V TH F ( ) TH 8 =0 2 =0 3 =0 2 = -0,625 ( ) 2 d) 3 =0, 2 =0, =0, 0 = durumuna ait eşdeğer devre = -0,625V Şekil.8 /2 merdiven tipi /A çeviricinin analizi 82

84 83 SAYISAL TASAIM V OUT (V) , , , , , , , , , , , , , ,25-9, , V OUT Giriş Verisi -0,625V -,250V -,875V -2,500V -3,25V -3,750V -4,375V -5,000V -5,625V -6,250V -6,875V -7,500V -8,25V -8,750V -9,375V Şekil.9 /2 Merdiven tipi /A çevirici.2.3 Entegre evre Sayısal Analog Çeviriciler Çok popüler ve ucuz bir entegre devre /A çevirici MC408 veya eşdeğeri olan AC0808 dir. MC408 standart 6 bacaklı IP paket olarak gelir ve 5V luk V cc ile minimum -5V, maximum -5V luk V EE gerilimi gerektirir. MC408 de, bir /2 merdiven tipi /A çevirici,akım yükseltecinden gelen referans akımını, 8 ikilik ağırlıklı akıma böler. Bipolar transistör anahtarlar (A -A 8 ), girişlerindeki ikilik bilgiye göre ikilik ağırlıklı akımları çıkış hattına bağlar. En yüksek değerlikli biti taşıyan girişin A, en düşük değerlikli taşıyan girişin A 8 ile gösterilmiştir. MSB ve LSB etiketlindirilmeleri normal etiketlendirilmenin tersinedir. Bu nedenle kullanılacak bir entegrenin veri sayfası dikkatle incelenmelidir. Şekil.0 MC408 in blok diyagramını, bacak bağlantısını ve tipik uygulamasını göstermektedir. MC408 in bir işlemsel yükselteç (op-amp) ve bir dirençle gerilime çevrilebilen akım çıkış vardır. Bu gerilim aşağıdaki formülden hesaplanabilir; ) 256 A 28 A 64 A 32 A 6 A 8 A 4 A 2 A ( V = V F 4 EF OUT Böyle bir devrede 8-bitlik sayısal verilerin (A -A 8 ) durumuna bağlı olarak 0-0V arasında analog çıkış gerilimi elde edilebilir. Bu çeviriciye 0V tam ölçekli çeviricide denilir.

85 MSB LSB A A 2 A 3 A 4 A 5 A 6 A 7 A Akım anahtarları I 0 (4) NC V ref () 4 5 V ref (-) /2 Merdiven utuplama Akımı eferans akım yükselteci (2) GN (3) MC V EE (3) NPN akım kaynağı çifti (6) ompanzasyon (a) (b) Sayısal veri girişi 5 A 6 A 2 7 A 3 8 A 4 9 A 5 0 A 6 A 7 2 A 8 2 GN 5V 3 V CC MC408 V EE I OUT 270pF Tipik eğerler V ref =0V 4 = 5 =5 F =5 V ref F - 74 V OUT -5V Çıkış gerilimi; V OUT V = ref 4 A A2 A3 A4 F( V OUT =0V ile 9,96V arasında olacaktır A5 32 A6 64 A7 A8 ) (c) Şekil. MC408 /A çevirici (a) Blok diyagram (b) Bacak bağlantı şeması (c) Tipik uygulama 84

86 MC408 gibi kullanışlı ve ucuz /A çeviriciler, özel ses ve dalga biçimleri üretmede sıklıkla kullanılırlar.şekil. /A çeviriciye ait test devresini göstermektedir. evrede, sekiz-bitlik bir sayıcının çıkışları /A çeviricinin veri girişlerine bağlanmıştır, sayma işlemi ile birlikte /A çevirici çıkışlarında 255 basamaktan oluşan bir testere dişi dalga şekli görülecektir. Çıkış frekansı, sayıcının tetikleme sinyal frekansının 256 ya bölünmesi ile bulunabilir. 5V 0 Hz A 6 A 2 7 A 3 8 A 4 9 A 5 0 A 6 A 7 2 A 8 2 GN 3 V CC MC408 V EE 3 4 = =5 4 6 V ref =0V F =5-74 V OUT 256 basamak 0V 0,ms OSİLOSOP GİİŞLE 0-5V 270pF Şekil. /A çevirci test devresi.2.4 /A Çeviricilerin Performans arakteristikleri /A çeviricilerde kullanılan performans karakteristikleri çözünürlük (resulation), doğruluk (accuracy), lineerlik (linearity), monotonluk (monotonicity) çıkış yerleşim zamanı (settling time) olarak adlandırılmaktadır. /A çeviricilerde çözünürlük (resulation) giriş verisindeki bit sayısı ile belirlenir. Örneğin 4-bitlik bir çevirici için çözünürlük, 2 4 -, 5 de parçadır. Yüzde olarak değeri ( 5) 00 = %6, 67 olacaktır. Genel olarak çözünürlük n giriş verisindeki bir sayısını göstermek üzere 2 n - eşitliğinden bulunur. Çözünürlük dönüştürülen bit sayısını anlatmaktadır. oğruluk (accuracy), /A çeviricilerde kullanılan bir diğer karakteristiktir. oğruluk beklenilen çıkışla, geçek çıkışın karşılaştırılmasıdır. Tam skala veya maximum çıkış geriliminin yüzdesi olarak ifade edilir. Eğer bir karşılaştırıcının tam skala 0V ve doğruluğu % 0, ise herhangibir çıkış için oluşabilecek maximum hata (0V) ( 0, 00 ), yani 0mV olacaktır. İdeal olarak bir /A çeviricinin doğruluğu, en düşük değerlikli bitinin 2 si kadar olamalıdır. Örneğin sekiz bitlik bir çeviricide en düşük değerlikli bit tam skalda 256 da parçadır,yani / 256 = 0, 0039, %0,39 olark gösterilebilir. Bu durumda doğruluk yaklaşık olarak % 0, 2 olmalıdır. 85

87 Lineerlik (linearity) hataları geçek çıkışın ideal düz çizgi çıkışından ne miktarda ayrıldığıdır. ayma hatası (ofset error) diye adlandırılan özel bir durum, bütün girişler sıfır iken çıkışın sıfır olmadığı anlamına gelir. Bu hataya işlemsel yükselteç veya akım anaktarlarındaki sızıntı akımlar neden olabilir. Monotonluk (monotonicity), bir /A çeviricinin bütün çevirme aralığı adımlaması sırasında adım kaçırmama veya geri adım atmama olarak tanımlanabilir. Çıkış yerleşim zamanı (settling time), giriş verisindeki herhangibir değişiklikten sonra çıkışın, son değerin / 2 en düşük değerli bitine (LSB) yerleşinceye kadar geçen zaman olarak adlandırılır..3 ANALOG-SAYISAL ÇEVİİCİLE (A/ CONVETES) Analog formdaki bir büyüklüğün, sayısal sistemler için anlaşılabilir olması için sayısal forma dönüştürülmesi gerekmektedir. Bu işlemi yapan devrelere analog-sayısal çevirici veya kısaca A/ çevirici veya AC adı verilir. Bu işlem için bir çok yöntem kullanılmaktadır. Bu bölümde en çok kullanılan tipler anlatılacaktır..4. Paralel arşılaştırıcı, Simultane (Flash) A/ Çeviriciler Analog büyüklüklerin sayısal işaretlere dönüştürülmesinde kullanılan en kolay ve hızlı çevirici tipi Şekil.2 de gösterilen üç bitlik paralel karşılaştırıcı A/ çeviricidir. V EF =4V V in 3V - 2V - odlayıcı (Encoder) A 3 A 2 İkilik Çıkış A 0 V - Şekil.2 Paralel karşılaştırıcı A/ çevirici 86

88 evrede üç adet karşılaştırıcı, bir gerilim bölücü ve kodlayıcı (encoder) kullanılmıştır. evredeki karşılaştırıcılar bir referans gerilimle(v EF ), analog giriş gerilimini (V in ) karşılaştırmak için kullanılır. eferans gerilimi tam ölçek yani maximum giriş gerilimidir. arşılaştırıcının girişindeki gerilim, - girişindeki referans geriliminden büyükse çıkış yüksektir.arşılaştırıcıların eşik gerilimleri bir gerilim bölücü ile ayarlanırken, analog giriş gerilimi ise karşılaştırıcıların girişine paralel olarak uygulanmıştır. evrede, uygulanan analog giriş geriliminin büyüklüğüne bağlı olarak ilgili karşılaştırıcıların çıkışları yükseğe çekilecektir.eğer giriş gerilimi V tan küçükse hiçbir karşılaştırıcı çıkışı yüksek olmaz. Giriş gerilimi -2V arasındaki bir değerde ise sadece en düşük eşik gerilimine sahip karşılaştırıcı çıkışı yükseğe çekilecek ve bu durumda kodlayıcı çıkışlarında görülen ikilik ifade =0, 2 = olacaktır. Giriş gerilimi 2-3V arasında ise. ve 2. karşılaştırıcı çıkışları yükseğe çekilecek ve çıkışta görülecek ikilik bilgi =, 0 =0 olacaktır. 3V un üzerindeki bir gerilim bütün karşılaştırıcı çıkışlarını yükseğe çekecek ve kodlayıcı çıkışlarında görülen ikilik ifade =, 0 = olacaktır. Aşağıda Tablo. Giriş gerilimlerine bağlı olarak çıkışları göstermektedir. Analog giriş Encoder girişler İkilik giriş V in A 3 A 2 A 0 0- Volt Volt Volt Volt Tablo. Genel olarak bu devrelerde kullanılacak karşılaştırıcı sayısı, n bitlik binary kod için 2 n - dir. Örneğin üç bitlik ikilik (binary) kod için kullanılacak karşılaştırıcı sayısı 2 3 -=7, dört bitlik ikilik (binary) kod için kullanılacak karşılaştırıcı sayısı 2 4 -=5 olmalıdır. Bu fazla sayıdaki karşılaştırıcı sayısı paralel karşılaştırıcılı A/ çeviricilerin en büyük dezavantajıdır. Bu tip karşılaştırıcıların en önemli avantajı hızı karakteristiğidir. Giriş gerilimine bağlı olarak üretilen sayısal çıkış, devredeki elemanların yayılım gecikmesi (propagation delay) süresi sonrasında hazırıdır. Bu nedenle bu tip A/ çeviricilerin tanımlanması için flaş ismi kullanılmaktadır. 87

89 V EF =8V Ω 7V V in Ω - 6V Ω - Öncelikli odlayıcı (Priority Encoder) 5V Ω - I 7 I V - Ω 3V Ω - 2V - Ω V - Ω I 5 I 4 I 3 I 2 I I 0 EN Örnekleme Sinyali A 2 A A 0 İkilik (Binary) Çıkışlar Şekil.3 Üç bitlik paralel karşılaştırıcılı A/ çevirici Şekil.3 Üç bitlik paralel karşılaştırıcılı A/ çevirici devresinin göstermektedir. evrede yedi adet karşılaştırıcı,gerilim bölücü ve 7448 ecimal/binary öncelikli kodlayıcı (priority encoder) kullanılmıştır. Örnekleme sinyali, lojik-0 da aktif olan yetkilendirme girişine bağlanarak giriş geriliminin farklı zamanlarda örneklenerek sayısal karşılığının bulunması sağlanmıştır..3.2 Tek ampalı veya Tek Eğimli (Single Slope) A/ Çeviriciler A/ çevirimde kullanılan bir diğer yöntem lineer rampa kaynağı, karşılaştırıcı ve sayıcılardan oluşmuş tek rampalı veyatek eğimli A/ çeviricilerdir. Lineer rampa kaynağı, değişmeyen eğimli bir referans voltajının sağlanması için kullanılır. Şekil.4 tek rampalı veya tek eğimli A/ çevirici devresini göstermektedir. 88

90 V Analog Giriş TetiklemeSinyali () - t ampa kaynağı eset Zamanlama ve kontrol eset BC veya Binary Sayıcı Yetkilendirme EN Mandallar (Latches) od çözücü/sürücü Şekil.4 Tek rampalı veya tek eğimli A/ çevirici Çevirimin başlangıcında sayıcı reset, rampa kaynağı çıkışı 0V yapılır. arşılaştırıcının girişine uygulanan analog giriş gerilimi, girişinden büyük olduğundan çıkış yükseğe çekilecektir. Bu durumda rampa kaynağı tarafından rampa üretilmeye başlanacak, VE kapısının çıkışında tetikleme sinyali görüleceğinden sayıcı sayma işlemine başlayacaktır. Bu işlem rampa kaynağı tarafında üretilen rampa geriliminin, analog giriş geriliminden büyük olmasına kadar devam edecektir. Böylece karşılaştırıcı çıkış alçağa çekilecek, VE kapısının çıkışı lojik-0 olacak ve tetikleme sinyali gitmeyen sayıcı sayma işlemini bitirecektir. ontrol devresi tarafından yetkilenen mandallar sayıcı verilerini saklayacaktır..3.3 Çift ampalı veya Çift Eğimli (ual Slope) A/ Çeviriciler Şekil.5 çift eğimli (dual-slope) A/ çeviricinin blok diyagramını göstermektedir. evre giriş referans gerilimini seçen bir anahtar ve karşılaştırıcı girişlerindeki ters bağlantı dışında tek eğimli (single-slope) devreye çok benzemektedir. 89

91 Analog giriş (V in ) C TetiklemeSinyali () -V EF - İntegral alıcı (rampa kaynağı) - eset BC veya Binary Sayıcı ontrol devresi EN Mandallar (Latches) Binary veya BC çıkışlar Şekil.5 Çift eğimli (dual-slope) A/ çevirici evrede rampa kaynağı olarak bir integral alıcı devre kullanılmıştır. İşlemsel kuvvetlendiricinin eviren girişi, evirmeyen giriş tarafından varsayılan toprakta tutulur. Giriş ucuna uygulanan bir gerilim, direnç üzerinden sabit bir akım akmasını sağlayacaktır. Bu akım yüksek empedansa sahip işlemsel yükselteç içinden akamayacağından, kondansatör sabit bir akımla şarj olacaktır. Sabit akım ile şarj edilen kondansatörün uçlarındaki gerilim bir lineer rampadır. Başlangıçta sayıcının silme(reset), karşılaştırıcı çıkışının 0V olduğunu kabul edelim. Giriş anahtarı analog giriş gerilimine bağlandığında (Şekil.6 a), integral alıcı devrenin girişlerindeki pozitif gerilim, çıkışlarındaki gerilimin bir negatif rampa olmasına sebep olacaktır. arşılaştırıcının girişindeki negatif gerilim, çıkışın pozitif olmasını sağlar, VE kapısının çıkışında tetikleme sinyali görülmesini sağlar. Sayıcı sayma işlemine başlar. Sayıcının bir miktar sayma işlemini gerçekleştirmesi için integral alıcı devre tarafından negatif rampa üretilir. Sayıcı bu sabit miktara ulaşınca kontrol devresi sayıcıları sıfırlar ve giriş anahtarının negatif referans gerilimine çevirerek, bu geriliminin integral alıcı devrenin girişine uygulanmasını sağlar (Şekil.6 b). Girişteki bu negatif gerilim integral alıcı devrenin çıkışında pozitif bir rampa görülmesini sağlar. arşılaştırıcı çıkışı yükseğe çekileceğinden sayıcı tekrar sayma işlemine başlatacaktır. İntegral alıcı devrenin 0V un hemen üzerine ulaştığı anda karşılaştırıcı çıkış alçağa çekilecek, kontrol devresi tarafından bu geçiş algılanarak, sayıcı çıkışlarının mandallara yüklenmesini sağlayacaktır(şekil.6 c). Mandallarda saklanan sayım miktarı giriş gerilimi ile orantılıdır. t 2 = V in Çift eğimli (dual-slope) A/ çeviricilerin avantajları, doğruluğu, devre elemanlarında sıcaklıktan oluşan değişimlerden etkilenmemesi, alçak maliyetidir. ezavantajları ise hızlarının yavaş oluşudur. t V ref 90

92 V in I C - -V EF - t - Lojik- eset BC veya Binary Sayıcı -V ontrol devresi EN Mandallar (Latches) (a) Sabit zaman aralığı, negatif rampa (sayıcı belirlenen süre boyunca sayma işlemini gerçekleştirecektir) Binary veya BC çıkışlar V in C - -V EF - - Lojik- eset BC veya Binary Sayıcı ontrol devresi EN Mandallar (Latches) (b) Sayıcının sayma işlemini bitirmesi ile kontrol devresi S anahtarının konum değiştirmesini sağlar Binary veya BC çıkışlar V in I C - -V EF - t - eset BC veya Binary Sayıcı -V ontrol devresi EN Mandallar (Latches) Binary veya BC çıkışlar (c) İntegral alıcı devre çıkışı pozitif rampa, sayıcı tekrar sayma işlemine başlayacak. ampa 0V olduğu anda sayıcı duracak ve bilgi mandallara yüklenecektir Şekil.6 9