Minterm'e Karşı Maxterm Çözümü



Benzer belgeler
Fatih University- Faculty of Engineering- Electric and Electronic Dept.

LOJİK İFADENİN VE-DEĞİL VEYA VEYA-DEĞİL LOJİK DİYAGRAMLARINA DÖNÜŞTÜRÜLMESİ

25. Aşağıdaki çıkarma işlemlerini doğrudan çıkarma yöntemi ile yapınız.

Boole Cebri. (Boolean Algebra)

Katlı Giriş Geçitleri

Boole Cebri. Muhammet Baykara

T.C. KOCAELİ ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLİŞİM SİSTEMLERİ MÜHENDİSLİĞİ

DERS NOTLARI. Yard. Doç. Dr. Namık AKÇAY İstanbul Üniversitesi Fen Fakültesi

BLM 221 MANTIK DEVRELERİ

Fatih University- Faculty of Engineering- Electric and Electronic Dept.

DERS NOTLARI. Yard. Doç. Dr. Namık AKÇAY İstanbul Üniversitesi Fen Fakültesi

BİL 201 Boole Cebiri ve Temel Geçitler (Boolean Algebra & Logic Gates) Bilgisayar Mühendisligi Bölümü Hacettepe Üniversitesi

Mantık Devreleri Laboratuarı

DOĞRULUK TABLOLARI (TRUTH TABLE)

T.C. KOCAELİ ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLİŞİM SİSTEMLERİ MÜHENDİSLİĞİ

BLM 221 MANTIK DEVRELERİ

SAYISAL ELEKTRONİK. Ege Üniversitesi Ege MYO Mekatronik Programı

MİNTERİM VE MAXİTERİM

BİL 201 Geçit düzeyinde yalınlaştırma (Gate-Level Minimization) Hacettepe Üniversitesi Bilgisayar Müh. Bölümü

Elektrik Elektronik Mühendisliği Bölümü Lojik Devre Laboratuarı DENEY-2 TEMEL KAPI DEVRELERİ KULLANILARAK LOJİK FONKSİYONLARIN GERÇEKLEŞTİRİLMESİ

Mantık fonksiyonlarından devre çizimi 6 Çizilmiş bir devrenin mantık fonksiyonunun bulunması

ELK2016 SAYISAL TASARIM DERSİ LABORATUVARI DENEY NO: 2

SAYI SİSTEMLERİ ve BOOLE CEBİRİ 1+1=1 ÖĞR.GÖR. GÜNAY TEMÜR - TEKNOLOJİ F. / BİLGİSAYAR MÜH.

DENEY 2-1 VEYA DEĞİL Kapı Devresi

Seri Giriş, Seri Çıkış

DENEY 3a- Yarım Toplayıcı ve Tam Toplayıcı Devresi

Fatih University- Faculty of Engineering- Electric and Electronic Dept.

ANKARA ÜNİVERSİTESİ GAMA MESLEK YÜKSEKOULU

Ders Notlarının Creative Commons lisansı Feza BUZLUCA ya aittir. Lisans:

DERS NOTLARI. Yard. Doç. Dr. Namık AKÇAY İstanbul Üniversitesi Fen Fakültesi

DENEY 2-5 Karşılaştırıcı Devre

Doğruluk Tablolarını Boole İfadelerine Dönüştürme

8.333 İstatistiksel Mekanik I: Parçacıkların İstatistiksel Mekaniği

Bölüm 2 Kombinasyonel Lojik Devreleri

Temel Mantık Kapıları

5. LOJİK KAPILAR (LOGIC GATES)

BOOLE CEBRİ. BOOLE cebri. B={0,1} kümesi üzerinde tanımlı İkili işlemler: VEYA, VE { +,. } Birli işlem: tümleme { } AKSİYOMLAR

DERS NOTLARI. Yard. Doç. Dr. Namık AKÇAY İstanbul Üniversitesi Fen Fakültesi

BİLİŞİM TEKNOLOJİLERİ

Boolean Kuralları ve Lojik İfadelerin Sadeleştirilmesi (Boolean Algebra and Logic Simplification)

DENEY 5: KOD DÖNÜŞTÜRÜCÜLERİN TASARIMI

BOOLEAN İŞLEMLERİ Boolean matematiği sayısal sistemlerin analizinde ve anlaşılmasında kullanılan temel sistemdir.

BÖLÜM - 5 KARNOUGH HARITALARI

MAK 210 SAYISAL ANALİZ

İleri Diferansiyel Denklemler

V R. Devre 1 i normal pozisyonuna getirin. Şalter (yukarı) N konumuna alınmış olmalıdır. Böylece devrede herhangi bir hata bulunmayacaktır.

Chapter 9. Elektrik Devreleri. Principles of Electric Circuits, Conventional Flow, 9 th ed. Floyd

(Boolean Algebra and Logic Simplification) Amaçlar Lojik sistemlerin temeli olarak Booleron Matematiğini tanıtmak

Mikroişlemcilerde Aritmetik

KISITLI OPTİMİZASYON

BİL 201 Birleşimsel Mantık (Combinational Logic) Bilgisayar Mühendisligi Bölümü Hacettepe Üniversitesi

DENEY 4: TOPLAYICILAR, ÇIKARICILAR VE KARŞILAŞTIRICILAR

Ders Adı Kodu Yarıyılı T+U Saati Ulusal Kredisi AKTS. Mantık Devreleri EEE

BİLİŞİM TEKNOLOJİLERİ

Bölüm 3 Toplama ve Çıkarma Devreleri

BSE 207 Mantık Devreleri Lojik Kapılar ve Lojik Devreler (Logic Gates And Logic Circuits)

DENEY 1-3 ÖZEL VEYA KAPI DEVRESİ


Doğrusal Denklem Sistemlerini Cebirsel Yöntemlerle Çözme. 2 tişört + 1 çift çorap = 16 lira 1 tişört + 2 çift çorap = 14 lira

Bilgisayar Mühendisligi Bölümü Hacettepe Üniversitesi

GENEL BİLGİ: GEREKLİ MALZEMELER:

OTOMATİK KONTROL SİSTEMLERİ BLOK DİYAGRAM İNDİRGEME KURALLARI

Bölüm 4 Ardışıl Lojik Devre Deneyleri

BÖLÜM 2 SAYI SİSTEMLERİ

SU DALGALARINDA GİRİŞİM

BİL 264 Mantıksal Devre Tasarımı ELE 263 Sayısal Sistem Tasarımı Öğretim Yılı Yaz Dönemi 2. Ara Sınav Adı Soyadı Öğrenci Numarası Bölümü

BİLGİSAYAR PROGRAMLAMA

T.C. İstanbul Medeniyet Üniversitesi Mühendislik ve Doğa Bilimleri Fakültesi Elektrik-Elektronik Mühendisliği Bölümü

Y.Doç.Dr.Tuncay UZUN 6. Ardışıl Lojik Devreler 2. Kombinezonsal devre. Bellek. Bellek nedir? Bir bellek şu üç önemli özelliği sağlamalıdır:

sayıların kümesi N 1 = { 2i-1: i N } ve tüm çift doğal sayıların kümesi N 2 = { 2i: i N } şeklinde gösterilebilecektir. Hiç elemanı olmayan kümeye

Ardışıl Devre Sentezi (Sequential Circuit Design)

DENEY NO : 2 DENEY ADI : Sayısal Sinyallerin Analog Sinyallere Dönüştürülmesi

Buna göre, eşitliği yazılabilir. sayılara rasyonel sayılar denir ve Q ile gösterilir. , -, 2 2 = 1. sayıdır. 2, 3, 5 birer irrasyonel sayıdır.

BLM 221 MANTIK DEVRELERİ

İleri Diferansiyel Denklemler

ENTEGRELER (Integrated Circuits, IC) Entegre nedir, nerelerde kullanılır?...

DENEY 1a- Kod Çözücü Devreler

DÜZCE ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ BİLGİSAYAR MÜHENDİSLİĞİ BÖLÜMÜ

VEKTÖR UZAYLARI 1.GİRİŞ

Ders İçerik Bilgisi. Karmaşık Sistemlerin Tek Bir Transfer Fonksiyonuna İndirgenmesi

Örnek. Aşağıdaki veri setlerindeki X ve Y veri çiftlerini kullanarak herbir durumda X=1,5 için Y nin hangi değerleri alacağını hesaplayınız.

ELE 201L DEVRE ANALİZİ LABORATUVARI

NEAR EAST UNIVERSITY LOJİK DEVRELER BMT 110 DERS NOTLARI

Boole Cebiri ve Temel Geçitler

A (B C) = {4, 5, 6} {2, 3, 4, 6, 7} = {4, 6} ; ve (A B) (A C) = {4, 6} {6} = {4, 6}. 6. Dağıtıcı yasayı Venn şeması yoluyla doğrulayınız.

1. Sayıcıların çalışma prensiplerini ve JK flip-floplarla nasıl gerçekleştirileceğini anlamak. 2. Asenkron ve senkron sayıcıları incelemek.

EEM122SAYISAL MANTIK SAYICILAR. Elektrik Elektronik Mühendisliği Yrd. Doç. Dr. Hüseyin Sağkol

BÖLÜM 6. Karnaugh (Karno) Haritaları. (Karnaugh Maps) Amaçlar. Başlıklar

DENEY 3-1 Kodlayıcı Devreler

= 2 6 Türevsel denkleminin 1) denge değerlerinin bulunuz. 2) Bulmuş olduğunuz dengenin istikrarlı olup olmadığını tespit ediniz.

Teorik Bilgi DENEY 7: ASENKRON VE SENKRON SAYICILAR

Sayı sistemleri-hesaplamalar. Sakarya Üniversitesi

Makine Mühendisliği İçin Elektrik-Elektronik Bilgisi. Sayısal Elektronik

Muhammed ERKUŞ. Sefer Ekrem ÇELİKBİLEK

Problem Yaklaşım Temelleri, Algoritma ve Akış Şeması

Kapalılık (closure) Birleşme özelliği (associative law) Yer değiştirme özelliği (commutative law) Ters (inverse) Dağılım özelliği (distributive law)

DENEY 4: TOPLAYICILAR, ÇIKARICILAR VE KARŞILAŞTIRICILAR

BÖLÜM 4: MADDESEL NOKTANIN KİNETİĞİ: İMPULS ve MOMENTUM

TEMEL MEKANİK 4. Yrd. Doç. Dr. Mehmet Ali Dayıoğlu Ankara Üniversitesi Ziraat Fakültesi Tarım Makinaları ve Teknolojileri Mühendisliği Bölümü

AYRIK YAPILAR ARŞ. GÖR. SONGÜL KARAKUŞ- FIRAT ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ YAZILIM MÜHENDİSLİĞİ BÖLÜMÜ, ELAZIĞ

Transkript:

Minterm'e Karşı Maxterm Çözümü Şimdiye kadar mantık sadeleştirme problemlerine Çarpımlar-ın-Toplamı (SOP) çözümlerini bulduk. Her bir SOP çözümü için aynı zamanda Toplamlar-ın-Çarpımı (POS) çözümü de vardır, uygulamaya bağlı olarak bu daha kullanışlı olabilir. Toplamlar-ın-Çarpımı çözümüyle uğraşmadan önce yeni bir terminolojiye ihtiyacımız vardır. Çarpım terimlerini eşleştiren aşağıdaki prosedür bu bölümde yeni değildir. Mintermler için uygun bir prosedür geliştirmek istiyoruz bunu da maxtermler için olan yeni bir prosedürle kıyaslamak istiyoruz. Bir minterm bir Karnaugh haritasında veya doğruluk tablosunda tek hücre çıktısı için 1 veren ve diğer bütün hücreler için 0 veren bir Boole ifadesidir. Eğer bir minterm tek bir 1 ve geri kalan hücreler için 0 ise 1 için minimum alan kaplar. Yukarı soldaki çizim mintörm ABC yi tek bir çarpan terimi olarak göstermektedir, bu çarpan teriminde bir tane 1 vardır diğer bütün durumlar 0 dır. Şimdiye kadar 0 ları Karnaugh haritasından göstermedik çünkü özellikle ihtiyaç duyulmadığı taktirde bunları elemek tabiidir. Diğer bir minterm A'BC' yukarıda sağda gösterilmiştir. Üzerinde durulması gereken nokta şu ki hücrenin adresi direkt olarak eşleştirilmek istenen minterm e karşılık geldiğidir. Yani yukarıda solda 111 hücresi ABC minterm üne karşılık gelir. Yukarıda sağda A'BC' mintermünün 010 hücresine karşılık geldiği görülmektedir. Bir Boole ifadesi veya haritası birden fazla minterm içerebilir, yukarıdaki şekle göre bir K- haritasında bir minterm yerleştirmenin prosedürünü özetleyelim: Eşleşecek olan minterm (çarpım terimi) terimini bulun. Karşılık gelen ikili sayısal değeri yazın. K-haritasında bir adet 1 yerleştirmek için ikili değerin adresini kullanın. Diğer mintermler için basamakları tekrar edin (Çarpımlar-ın-Toplamındaki çarpım terimleri).

Yukarıda gösterildiği gibi genellikle bir Boole ifadesi bir Karnaugh haritasında çoklu hücrelere karşılık gelen birden fazla minterme sahip değildir. Bu haritadaki birden fazla mintermler yukarıda önceki şekilde gördüğümüz bireysel mintermlerdir. Referans olması için incelediğimiz nokta, K- haritasındaki 1 lerin bir veya fazla çarpım terimini dönüştüren ikili hücre adresi olarak ortaya çıkmasıdır. Burada kastettiğimiz 0 tümlenmiş değişkene karşılık kelir 1 ise gerçek bir değişkene karşılık gelir. Örnek: 010 direkt olarak A'BC' ye dönüşür. Bu örnekte hiç sadeleştirme yoktu. Fakat mintermlerden gelen Çarpımlar-ın-Toplamı sonucu vardır. Yukarıdaki şekle göre, bir K-haritasından bir Boole denklemini Çarpımlar-ın-Toplamı olarak sadeleştiren prosedürü özetleyelim: Bütün mintermleri kapsayan 1 lerin mümkün olan en büyük grubunu oluşturun. Gruplar 2 nin kuvveti olmalıdır. Gruplar için ikili sayı değerini yazın. İkili değeri bir çarpan terimine dönüştürün. Diğer gruplar için basamakları tekrarlayın. Her bir grup Çarpımlar-ın-Toplamında bir çarpan terimi ortaya çıkarır. Şimdiye kadar yeni bir şey yapmadık, mintermlerle uğraşmak için uygun bir prosedür yazdık. Bu maxtermlerle uğraşmak için bir modeldir. Sonra tek bir hücrede 0 diğer bütün hücrelerde 1 olan Boole fonksiyonuna bakalım.

Bir maxterm bir Karnaugh haritasında veya doğruluk tablosunda tek hücre çıktısı için 0 veren ve diğer bütün hücreler için 1 veren bir Boole ifadesidir. Yukarı soldaki şekil tek bir toplam terimi olan maxterm (A+B+C) yi gösterir, haritada tek bir 0 vardır diğer tüm ifadeler 1 dir. Eğer bir maxterm tek bir 0 a sahipse ve geri kalan bütün hücreler 1 ise 1 lerden oluşan maksimum alanı kapsar. Şimdi yeni bir şey olan maxtermlerle uğraştığımız için bazı farklılıklar karşımıza çıkıyor. Bir maxterm bir Karnaugh haritasında bir 0 veya bir 1 değildir. Maxterm bir toplam terimidir, bizim örneğimizde (A+B+C) dir bir çarpım terimi değildir. Ayrıca (A+B+C) nin 000 hücresine karşılık gelmesi ilginçtir. Çıkış=(A+B+C)=0 denklemi için (A, B, C) üç değişkeninin her biri ayrı ayrı 0 olması gerekir. Sadece (0+0+0)=0 0 a eşit olacaktır. Bu yüzden K-haritasında minterm (A+B+C) için 0 değerini sadece A,B,C=000 hücresine yerleştiririz, burada bütün girdiler 0 dır. Bu bize maxterm olarak 0 değerini verecek tek durumdur. Diğer bütün hücrelerde 1 vardır çünkü (A+B+C) (0,0,0) ifadesinden başka bütün girdi değerleri 1 verir. Yukarıdaki şekle göre, bir K-haritasına maxterm yerleştirme prosedürü şöyledir: Haritaya yerleştirilecek Toplam terimini bulun. Karşılık gelen ikili sayısal değeri yazın. Tümleyenini oluşturun. Tümleyeni K-haritasında 0 yerleştirme için gerekli adres olarak kullanın. Diğer maxtermler için tekrar edin (Toplamlar-ın-Çarpımı ifadesindeki Toplam terimleri). Yukarıda başka bir A'+B'+C' maxterm ifadesi gösterilmiştir. Sayısal 000 A'+B'+C' ne karşılık gelir. Tümleyeni 111 olur. Yukarıda gösterildiği gibi K-haritasının (1,1,1) hücresine (A'+B'+C') maxtermü için bir 0 yerleştirin. (A'+B'+C') 111 hücresinde neden 0 değeri verir? A'+B'+C' (1'+1'+1') olduğunda tüm 1 lerin tümleyeni alındıktan sonra (0+0+0) olur ve bize 0 veren tek durum budur. Tüm birler 1 ler 0 lara tümlenir, bunun OR sonucu bize 0 verir.

Yukarıda gösterildiği gibi bir Boole Toplamlar-ın-Çarpımı ifadesi veya haritası birden fazla maxterme sahip olabilir. Maxterm (A+B+C) sayısal olarak 111 verir bu da 000 a tümlenir, sonuçta (0,0,0) hücresine bir 0 yerleştirilir. Maxterm (A+B+C') sayısal oalrak 110 verir bu da 001 e tümlenir, sonuçta (0,0,1) hücresine bir 0 yerleştirilir. Şimdi bir K-haritası düzenine sahip olduğumuza göre gerçekte ilgilendiğimiz şey Toplanlar-ın- Çarpımı indirgemesinin nasıl yazılacağını göstermektir. 0 ları gruplandırın. Altta bu ikili bir grup olacaktır. (0,0,X) olan toplam-terimine karşılık gelen ikili değeri yazın. Grup için hem A hem de B 0 dır. Fakat C hem 0 hem de 1 değerini alır, bunun için C yerine X yazarız. (1,1,X) tümleyenini oluşturun. C yi ve onun yerini tutan X i çıkartarak (A+B) toplam terimini yazın. Genel olarak Toplamlar-ın-Çarpımı sonucunda toplam-terimlerinin birbiriyle çarpımının fazla olmasını bekleyin. Burada basit bir örneğimiz var. Bir K-haritası için Toplamlar-ın-Çarpımı Boole indirgemesinin prosedürünü özetleyelim: Bütün maxtermleri kapsayarak 0 ların mümkün olan en büyük gruplarını oluşturun. Gruplar 2 nin kuvveti olmalıdır. Grup için ikili sayısal değeri yazın. Grup için ikili sayısal değerin Tümleyenini alın. Tümleyen değerini toplam-terimine çevirin.

Diğer gruplar için basamakları tekrarlayın. Her bir grup Toplamlar-ın-Çarpımı sonucunda bir toplam-terimi verir. Örnek: Sonucun POS formda olmasını sağlayarak aşağıdaki Toplamlar-ın-Çarpımı Boole ifadesini sadeleştirin. Çözüm: Yedi adet maxtermü aşağıdaki haritaya 0 olarak taşıyın. Uygun hücre yerini bulmak için giriş değerlerinin tümleyenini almayı unutmayın. 0 lar ortaya çıktıkça yukarıdaki haritadan soldan sağa ve yukarıdan aşağıya bunları yerleştiririz. Son üç maxtermü çizgilerin yanına yerleştiririz. Yukarıda hücreler yerlerine yerleştirildikten sonra aşağıda gösterildiği gibi hücre grupları oluşturun. Büyük gruplar daha az sayıda girdisi olan toplam terimleri verirler. Daha az sayıda grup daha az toplam-terimi sonucunu verir. Üç grubumuz var, sonuçta yukarıdaki POS sonucunda üç tane toplam-terimi olmasını bekleriz. 4- hücreli grup 2-değişkenli toplam-terimi verir. 2-hücreli iki grup 3-değişkenli iki toplam-terimi verir.

Yukarıda Toplam-terimlerine nasıl ulaştığımızın detayları gösterilmiştir. Bir grup için, ikili grup girdi adresini yazın sonra tümleyenini alın ve böylece Boole toplam-terimine dönüştürün. Nihai sonuç üç toplamın çarpımıdır. Örnek: Sonucun SOP formunda olmasını sağlayarak aşağıdaki Toplamlar-ın-Çarpımı Boole ifadesini sadeleştirin. Çözüm: Bu önceki problemin tekrarı gibi görünmektedir. Aradaki fark daha önce yaptığımız Toplamlar-ın- Çarpımı yerine Çarpımlar-ın-Toplamının çözümü istenmektedir. Aşağıda solda daha önceki problemde olduğu gibi Toplamlar-ın-Çarpımından 0 ların maxtermlerini yerleştirin. Yukarıda sağda haritanın geri kalan hücrelerine gerekli 1 leri yerleştirin. Bütün 1 leri kapsayan 1 ler grubunu oluşturun. Bu bölümün bir önceki konusunda olduğu gibi Çarpımlar-ın-Toplamı sadeleştirmesi sonucunu yazınız. Bu bir önceki probleme benzerdir.

Yukarıda karşılaştırma yapabilmek için daha önceki örneğin Toplamlar-ın-Çarpımı çözümü ve bu problemdeki Çarpımlar-ın-Toplamı çözümü verilmiştir. Hangisi daha kolay bir çözümdür? POS da 3- OR geçidi ve 1-AND geçidi vardır SOP da ise 3-AND geçidi ve 1-OR geçidi vardır. Her biri toplam dört geçitten oluşur. Dikkatli baktığımızda geçit girdilerinin sayısını topladığımızı görürüz. POS da 8- girdi vardır; SOP da ise 7-girdi vardır. En az maliyetli çözümün tanımında SOP çözümünün daha basit olduğu ortaya çıkar. Bu teknik olarak doğru fakat gerçek hayatta az kullanılan bir örnektir. Daha iyi çözüm problemin karmaşıklığına ve kullanılan mantık ailesine bağlıdır. Genelde TTL mantık ailesi için SOP daha iyi bir çözümdür çünkü NAND geçitleri temel yapı taşlarıdır ve bunlar SOP yöntemiyle daha iyi çalışır. Diğer taraftan, çeşitli büyüklükteki NOR geçitleri bulunduğundan CMOS mantık ailesi için POS çözümü kullanılması daha uygundur. Yukarıda her iki durum içinde geçit diyagramları gösterilmiştir, solda Toplamlar-ın-Çarpımı sağda ise Çarpımlar-ın-Toplamı vardır. Aşağıda solda tekrarlanan örnek mantığımızın Çarpımlar-ın-Toplamı uyarlamasına daha yakından bakalım.

Yukarıda soldaki bütün AND geçitleri sağda NAND geçidi ile yer değiştirmiştir. Çıkıştaki OR geçidi NAND geçidi yer değiştirmiştir. AND-OR mantığının NAND-NAND mantığına eşdeğer olduğunu ispatlamak için, 3-NAND geçidinin çıkışındaki eviricinin evirme balonlarını yukarıda sağdaki şekilden aşağı soldaki şekle geçişteki gibi sondaki NAND nin girişine götürün. Yukarı sağda evirilmiş girişlere sahip NAND geçidinin çıkışı mantıksal olarak bir OR geçidine eşdeğer olduğu DeMorgan teoremi ve çift tersinme ile görülür. Bu bilgi TTL mantık ailesi NAND geçitlerinin diğer tiplere göre daha rahat bulunabildiği bir laboratuarda sayısal mantık inşa etmede kullanışlıdır. AND-OR mantığı yerine NAND-NAND mantığı oluşturmanın prosedürü şu şekildedir: İndirgenmiş Çarpımlar-ın-Toplamı mantık tasarımını oluşturun. SOP için kablolama diyagramını çizerken büyün geçitleri (hem AND hem OR) NAND geçitleri ile değiştirin. Kullanılmayan girişler Yüksek mantığa bağlanmalıdır. Bir sorun esnasında, NAND geçitlerinin çıkışının ilk seviyesinde bulunan dahili düğümler AND- OR diyagram mantık seviyelerine uymaz fakat evirilirler. NAND-NAND mantık diyagramını kullanın. Bununla beraber girişler ve son çıkış benzerdir. Çoklu paketleri U1, U2,.. vs. şeklinde etiketleyin. Tüm geçitlerin giriş ve çıkışlarına pin numarası atamak için veri tablosu kullanın. Örnek:

Şimdi SOP minimizasyonu içeren önceki bir problemi tekrar görelim. Bir Toplamlar-ın-Çarpımı çözümü üretin. POS çözümünü önceki SOP ile karşılaştırın. Çözüm: Yukarı solda basitleştirilmemiş 9-minterm Boole ifadesi ile başlayan orijinal problemimiz var. Aşağı solda 4-çarpan-terimli SOP sonucu veren 4-hücreli 4-grup oluşturduk. Yukarıda ortadaki şekilde boş yerleri gerekli olan 0 larla doldururuz. 0 4-hücreli iki grup oluşturur. Bütün çizgili kırmızı grup (A'+B) dir, kesikli çizgili kırmızı grup ise (C'+D) dir. Bu Toplamlar-ın- Çarpımı sonucunda iki-toplam terimi verir, yukarı sağdaki gibi Çıkış = (A'+B)(C'+D) Solda bulunan önceki SOP sadeleştirmesini sağdaki POS sadeleştirmesi ile kıyaslarsak POS çözümünün en az maliyetli çözüm olduğunu görürüz. SOP toplamda 5-geçit kullanırken POS sadece 3-geçit kullanır. Sonucun basitliğinden dolayı TTL mantık kullanırken bu POS çözümü daha çekici görünür. AND geçitlerini ve OR geçidini 2-girişli şekilde bulabiliriz. Karşılaştırma problemimizdeki SOP ve POS geçit diyagramları yukarıda gösterilmiştir.

Aşağıda TTL mantık ailesi entegre devre geçitleri için pin-çıkışları verilmiştir, yukarı sağda Devre işaretçileri (U1-a, U1-b, U2-a vs.) ve pin numaralarını kullanarak maxterm terimini etiketleyin. Kullandığımız her bir entegre devre paketi bir devre işaretçisi alır: U1, U2, U3. Paket içindeki farklı geçitleri ayırmak için a, b, c, d, vs. şeklinde tanımlanırlar. 7404 hex-evirici paketi U1 dir. Onun içindeki her bir evirici U1-a, U1-b, U1-c, vs. dir. U2 7432 dörtlü OR geçidine atanmıştır. U3 7408 dörtlü AND geçidine atanmıştır. Yukarıda paket diyagramı üzerindeki pin numaralarına bakarak aşağıdaki bütün geçit girişlerine ve çıkışlarına pin numarası veririz. Şimdi bu devreyi bir laboratuar düzeninde kurabiliriz. Veya bunun için bir baskılı devre kartı tasarlayabiliriz. Bir baskılı devre kartı yalıtkan fenolik veya epoxy-fiberglass dan oluşan yalıtkan altlık üzerinde "kablolama" vazifesi gören bakır folyodan oluşur. Baskılı devre kartları elektronik devrelerin seri üretiminde kullanılır. Kullanılmayan geçitlerin girişleri topraklanır.

Yukarı solda (üç şekil geri) önceki POS çözüm diyagramını Devre işaretleyicileri ve pin numaraları ile etiketleyin. Bu az önce yaptığımıza benzer olacaktır. 2-girişli AND geçidini bir önceki örnekteki 7408 de bulabiliriz. Bununla birlikte, 4-girişli OR geçidini TTL katalogunda bulmakta problemimiz var. 4-girişli tek geçit yukarı sağda gösterilen 7420 NAND geçididir. 4-girişli NAND geçidini 4-girişli OR geçidine çevirmek için NAND geçidinin girişlerini aşağıda gösterildiği gibi evrilmemiş gerekir. Böylece 7420 4-girişli NAND geçidini girişlerini evirerek bir OR geçidi olarak kullanacağız. 7420 4-girişli NAND geçidinin girişlerini evirmek için ayrı eviriciler kullanmayacağız fakat SOP minterm çözümünde gerekli olan AND geçitleri yerine 2-girişli NAND geçitleri ile besleyeceğiz. 2- girişli NAND geçidinin çıkışındaki evirme 4-girişli OR geçidindeki evirmeyi besler.

Sonuç yukarı da gösterilmiştir. NAND-NAND mantığının yerine AND-OR mantık kullanarak TTL geçitleri yapmanın tek pratik yolu budur.