DOĞRULUK TABLOLARI (TRUTH TABLE)

Benzer belgeler
Boole Cebri. Muhammet Baykara

BOOLEAN İŞLEMLERİ Boolean matematiği sayısal sistemlerin analizinde ve anlaşılmasında kullanılan temel sistemdir.

Makine Mühendisliği İçin Elektrik-Elektronik Bilgisi. Sayısal Elektronik

SAYISAL ELEKTRONĠK DERS NOTLARI: SAYISAL (DĠJĠTAL) ELEKTRONĠK

DERS NOTLARI. Yard. Doç. Dr. Namık AKÇAY İstanbul Üniversitesi Fen Fakültesi

SAYI SİSTEMLERİ ve BOOLE CEBİRİ 1+1=1 ÖĞR.GÖR. GÜNAY TEMÜR - TEKNOLOJİ F. / BİLGİSAYAR MÜH.

VE DEVRELER LOJİK KAPILAR

T.C. KOCAELİ ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLİŞİM SİSTEMLERİ MÜHENDİSLİĞİ

LOJİK İFADENİN VE-DEĞİL VEYA VEYA-DEĞİL LOJİK DİYAGRAMLARINA DÖNÜŞTÜRÜLMESİ

T.C. MİLLÎ EĞİTİM BAKANLIĞI

Boole Cebri. (Boolean Algebra)

BSE 207 Mantık Devreleri Lojik Kapılar ve Lojik Devreler (Logic Gates And Logic Circuits)

5. LOJİK KAPILAR (LOGIC GATES)

Fatih University- Faculty of Engineering- Electric and Electronic Dept.

Mantık fonksiyonlarından devre çizimi 6 Çizilmiş bir devrenin mantık fonksiyonunun bulunması

ANKARA ÜNİVERSİTESİ GAMA MESLEK YÜKSEKOULU

DERS NOTLARI. Yard. Doç. Dr. Namık AKÇAY İstanbul Üniversitesi Fen Fakültesi

ANKARA ÜNİVERSİTESİ GAMA MESLEK YÜKSEKOULU

(Boolean Algebra and Logic Simplification) Amaçlar Lojik sistemlerin temeli olarak Booleron Matematiğini tanıtmak

MİNTERİM VE MAXİTERİM

25. Aşağıdaki çıkarma işlemlerini doğrudan çıkarma yöntemi ile yapınız.

Fatih University- Faculty of Engineering- Electric and Electronic Dept.

BİL 201 Boole Cebiri ve Temel Geçitler (Boolean Algebra & Logic Gates) Bilgisayar Mühendisligi Bölümü Hacettepe Üniversitesi

T.C. KOCAELİ ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLİŞİM SİSTEMLERİ MÜHENDİSLİĞİ

Boolean Kuralları ve Lojik İfadelerin Sadeleştirilmesi (Boolean Algebra and Logic Simplification)

BLM 221 MANTIK DEVRELERİ

BSM 101 Bilgisayar Mühendisliğine Giriş

BÖLÜM - 5 KARNOUGH HARITALARI

DENEY #1 LOJİK KAPILAR. Lojik kapılarının doğruluk tablosunu oluşturmak

BİLGİSAYAR MİMARİSİ. İkili Kodlama ve Mantık Devreleri. Özer Çelik Matematik-Bilgisayar Bölümü

Boolean Cebiri 1.

ELK2016 SAYISAL TASARIM DERSİ LABORATUVARI DENEY NO: 2

DERS NOTLARI. Yard. Doç. Dr. Namık AKÇAY İstanbul Üniversitesi Fen Fakültesi

DENEY FÖYÜ8: Lojik Kapıların Elektriksel Gerçeklenmesi

(VEYA-DEĞİL kapısı) (Exlusive OR kapısı) (Exlusive NOR kapısı)

Temel Mantık Kapıları

T.C. İstanbul Medeniyet Üniversitesi Mühendislik ve Doğa Bilimleri Fakültesi Elektrik-Elektronik Mühendisliği Bölümü

NECMETTİN ERBAKAN ÜNİVERSİTESİ MÜHENDİSLİK MİMARLIK FAKÜLTESİ ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ BÖLÜMÜ SAYISAL DEVRE TASARIMI LABORATUVARI DENEY FÖYÜ

SAYISAL DEVRE TASARIMI LABORATUVARI DENEY 1: TEMEL LOJİK KAPI KARAKTERİSTİKLERİNİN ÖLÇÜMÜ

Mantık Devreleri Laboratuarı

Yarı İletkenler ve Temel Mantıksal (Lojik) Yapılar. Bilgisayar Mühendisliğine Giriş 1

Fatih University- Faculty of Engineering- Electric and Electronic Dept.

Lojik Kapılar ve Lojik Devreler (Logic Gates And Logic Circuits)

Bu deney çalışmasında kombinasyonel lojik devrelerden decoder incelenecektir.

BİL 201 Geçit düzeyinde yalınlaştırma (Gate-Level Minimization) Hacettepe Üniversitesi Bilgisayar Müh. Bölümü

BLM 221 MANTIK DEVRELERİ

1. Temel lojik kapıların sembollerini ve karakteristiklerini anlamak. 2. Temel lojik kapıların karakteristiklerini ölçmek.

8.HAFTA MANTIKSAL KAPI DEVRELERİ

Bölüm 2 Kombinasyonel Lojik Devreleri

Minterm'e Karşı Maxterm Çözümü

LOJİK DEVRELER-I I. HAFTA DENEY FÖYÜ

Elektrik Elektronik Mühendisliği Bölümü Lojik Devre Laboratuarı DENEY-2 TEMEL KAPI DEVRELERİ KULLANILARAK LOJİK FONKSİYONLARIN GERÇEKLEŞTİRİLMESİ

SAYISAL SİSTEMLER LABORATUVARI DENEYLERİ

Deney 2: Lojik Devre Analizi

ARDIŞIL DEVRELER SENKRON ARDIŞIL DEVRELER

HARRAN ÜNİVERSİTESİ BİLGİSAYAR MÜHENDİSLİĞİ BÖLÜMÜ

DENEY 5 RS FLİP-FLOP DENEYLERİ

BÖLÜM 2 SAYI SİSTEMLERİ

Deney 2: Flip-Floplar

BLM 221 MANTIK DEVRELERİ

BOOLE CEBRİ. BOOLE cebri. B={0,1} kümesi üzerinde tanımlı İkili işlemler: VEYA, VE { +,. } Birli işlem: tümleme { } AKSİYOMLAR

18. FLİP FLOP LAR (FLIP FLOPS)

GENEL BİLGİ: GEREKLİ MALZEMELER:

Katlı Giriş Geçitleri

SAYISAL UYGULAMALARI DEVRE. Prof. Dr. Hüseyin EKİZ Doç. Dr. Özdemir ÇETİN Arş. Gör. Ziya EKŞİ

DERS NOTLARI. Yard. Doç. Dr. Namık AKÇAY İstanbul Üniversitesi Fen Fakültesi

Deney 1: Lojik Kapıların Lojik Gerilim Seviyeleri

DENEY 5: KOD DÖNÜŞTÜRÜCÜLERİN TASARIMI

BÖLÜM 5 - LOJİK KAPILAR VE LOJİK DEVRELER (LOGİC CİRCUİTS)

1 ELEKTRONİK KAVRAMLAR

DENEY 1-3 ÖZEL VEYA KAPI DEVRESİ

T.C. ERCİYES ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ MEKATRONİK MÜHENDİSLİĞİ BÖLÜMÜ ELEKTRONİK SİSTEMLER LABORATUVARI 1

Bölüm 8 Ardışıl Lojik Devre Uygulamaları

BM217 SAYISAL TASARIM DERSİ LABORATUVAR DENEYLERİ

Sakarya Üniversitesi / İDÖ / HMYO/ Elektrik ve Endüstriyel Elektronik Prog. Malzemeler Select a Component penceresinden,

Sayısal Sistemler. Dr.Ziya Gökalp Altun

ELEKTRİK-ELEKTRONİK TEKNOLOJİSİ

(I) şimdiki. durum (S) belleği. saat. girşi

1. ÜNİTE 2. ÜNİTE 3. ÜNİTE. Bölüm 1 : Üslü Sayılar Bölüm 2 : Doğal Sayılar Bölüm 3 : Doğal Sayı Problemleri... 30

SAYILAR DOĞAL VE TAM SAYILAR

BLM 221 MANTIK DEVRELERİ

T.C. KOCAELİ ÜNİVERSİTESİ TEKNOLOJİ FAKÜLTESİ BİLİŞİM SİSTEMLERİ MÜHENDİSLİĞİ

4. HAFTA Boole Cebiri Uygulamaları Standart Formlar. Prof. Mehmet Akbaba

Şekil XNOR Kapısı ve doğruluk tablosu

Karşılaştırma, Toplayıcı ve Çıkarıcı Devreler

ENTEGRELER (Integrated Circuits, IC) Entegre nedir, nerelerde kullanılır?...

BÖLÜM 6. Karnaugh (Karno) Haritaları. (Karnaugh Maps) Amaçlar. Başlıklar

Ders Adı Kodu Yarıyılı T+U Saati Ulusal Kredisi AKTS. Mantık Devreleri EEE

Örnek...2 : Örnek...3 : Örnek...1 : MANTIK 1. p: Bir yıl 265 gün 6 saattir. w w w. m a t b a z. c o m ÖNERMELER- BİLEŞİK ÖNERMELER

DENEY 1a- Kod Çözücü Devreler

NEAR EAST UNIVERSITY LOJİK DEVRELER BMT 110 DERS NOTLARI

Mühendislik Fakültesi Bilgisayar Mühendisliği Bölümü Bölüm/Program Dersi Ders Tanım Bilgileri Dersin Adı

DENEY 6: FLİP-FLOP (BELLEK) DEVRESİ UYGULAMALARI

Güz Y.Y. Lojik Devre Laboratuvarı Laboratuvar Çalışma Düzeni

DENEY-6 LOJİK KAPILAR VE İKİLİ DEVRELER

Bölüm 1 Temel Lojik Kapılar

DENEY 2-1 VEYA DEĞİL Kapı Devresi

Bölüm 7 Ardışıl Lojik Devreler

ArĢ. Gör. Mehmet Zeki KONYAR ArĢ. Gör. Sümeyya ĠLKĠN

1. Sayıcıların çalışma prensiplerini ve JK flip-floplarla nasıl gerçekleştirileceğini anlamak. 2. Asenkron ve senkron sayıcıları incelemek.

Transkript:

LOJİK KAPILAR DOĞRULUK TABLOLARI (TRUTH TABLE) Doğruluk tabloları sayısal devrelerin tasarımında ve analizinde kullanılan en basit ve faydalı yöntemdir. Doğruluk tablosu giriş değişkenlerini alabileceği olası bütün durumlar için çıkış ifadesinin ne olduğunu gösteren tablodur. Bir doğruluk tablosunda eğer n sayıda giriş değişkeni varsa bu değişkenler olası 2n sayıda değişik durum alabilirler. Örneğin bir sayısal devrenin iki (n=2) giriş değişkeni varsa bu değişkenlerin alabileceği durum sayısı 22=4 iken, üç giriş değişkeni (n=3) için 2 3 =8 farklı durum yazılabilir. MANTIK KAPILARI (LOGIC GATES)

VE KAPISI(AND GATE) VE kapısının bir çıkış, iki veya daha fazla giriş hattı vardır. şekil 3.1 de iki giriş, bir çıkışlı VE kapısının sembolü, doğruluk tablosu ve elektrik eşdeğer devresi verilmiştir. Bir VE kapısının çalışmasını eşdeğer anahtar devresi yardımı ile açıklayalım I- A ve B anahtarları açık ise (A=0, B=1) lamba yanmayacaktır (Q=0) ( I ) ( II ) ( III ) ( IV ) II- Eğer A anahtarı açık (A=0), B anahtarı kapalı(b=1) ise, lamba yanmayacaktır Q=0) III- Eğer A anahtarı kapalı (A=1),B anahtarı açık(b=0) ise, lamba yanmayacaktır (Q=0). IV- Eğer A ve B anahtarları kapalı (A=1,B=1) ise, lamba yanacaktır (Q=1). Çıkış Boolen ifadesi şeklinde Q= A. B yazılır. Q eşit A VE B şeklinde okunur. Buna göre bir VE kapısının çalınması Şöyle özetlenebilir; Bir VE kapısının girişlerinin tamamı lojik-1 ise çıkışı lojik-1, eğer girişlerden biri veya tamamı lojik-0 ise çıkış lojik-0 olur.

Üç-girişli bir VE kapısına ait Lojik ifadeyi yazarak doğruluk tablosunu oluşturunuz. Çözüm: Girişlere A,B,C dersek (n=3) oluşturulacak doğruluk tablosunda 2 3 = 8 farklı durumun yazılması gerekir Aşağıda dalga Şekilleri verilen A ve B işaretleri bir VE kapısı girişlerine uygulanırsa; a) Çıkış dalga Şekli nasıl olacaktır? b) LED hangi zaman aralıklarında yanacaktır? Çözüm: a- kapısının doğruluk tablosu yardımı ile çıkış; b- LED çıkış ifadesinin Lojik-1 olduğu zaman aralıklarında ışık verecektir. t0 - t1 LED ışık verir (Q=1) t1 - t2 LED ışık vermez (Q=0)

t2 - t3 LED ışık verir (Q=1) t3 - t4 LED ışık vermez (Q=0) t4 - t5 LED ışık vermez (Q=0) t5 t6 LED ışık vermez (Q=0) VEYA KAPISI (OR GATE) Bir VEYA kapısının iki veya daha fazla giriş, bir çıkış hattı vardır. şekilde iki giriş bir çıkışlı VEYA kapısının lojik sembolü, doğruluk tablosu ve eşdeğer anahtar devresi verilmiştir. Aşağıda dalga Şekilleri verilen A ve B işaretleri bir VEYA kapısı girişlerine uygulanırsa; a) Çıkış dalga Şekli nasıl olacaktır? b) LED hangi zaman aralıklarında ışık verecektir? Çözüm: a- Doğruluk tablosu yardımı ile çıkış dalga Şekli çizilirse;

b- LED, çıkış dalga Şeklinin Lojik-1 olduğu zamanlarda ışık verecektir. DEĞİL KAPISI (NOT GATE- INVERTER) DEĞĠL kapısı bir giriş, bir çıkış hattına sahiptir. Çıkış işareti giriş işaretinin tersi (değilitümleyeni) olur. şekil 3.11 de standart değil kapısı sembolü, doğruluk tablosu ve eşdeğer anahtar devresi verilmiştir. (c) Eşdeğer anahtar devresi Çıkış Boolean ifadesi olarak Q = A olarak yazılır. Q eşit A nın değili şeklinde okunur. VE DEĞİL KAPISI (NAND GATE) VE DEĞĠL kapısının en az iki giriş ve bir çıkışı vardır. Lojik fonksiyon olarak VE fonksiyonunun Değil olarak tanımlayabiliriz. şekil de iki giriş, bir çıkışlı VEDEĞĠL kapısının sembolü, doğruluk tablosu ve eşdeğer anahtar devresi verilmiştir. Çıkış Boolen ifadesi olarak Q = A B yazılır. Q eşit A VEDEĞĠL B şeklinde okunur. VEDEĞĠL kapısının girişlerinden birisi veya tamamı Lojik-0 ise çıkış Lojik-1, her iki giriş birden Lojik-1 ise çıkış Lojik-0 olur. VEYA DEĞİL KAPISI (NOR GATE) VEYA DEĞĠL kapısının en az iki giriş ve bir çıkış hattı vardır. Lojik fonksiyon olarak VEYA fonksiyonunun DEğiLi olarak tanımlayabiliriz. şekil iki giriş, bir çıkışlı VEYA DEĞĠL kapısının sembolü, doğruluk tablosu ve elektrik eşdeğer devresi verilmiştir.

Çıkış Boolen ifadesi olarak Q = A +B yazılır. Q eşit A VEYA DEĞĠL B şeklinde okunur. VEYA DEĞĠL kapısının girişlerinden birisi veya tamamı Lojik-1 ise çıkış Lojik-0, her iki giriş birden Lojik-0 ise çıkış Lojik-1 olur. ÖZEL VEYA KAPISI (XOR GATE) Bir ÖZEL VEYA kapısının iki veya daha fazla giriş, bir çıkış hattı vardır. şekil de iki giriş bir çıkışlı ÖZELVEYA kapısının lojik sembolü, doğruluk tablosu ve eşdeğer anahtar devresi verilmiştir. Çıkış Boolen ifadesi olarak ;Q = A B veya şeklinde yazılır. Q eşit A ÖZEL VEYA B şeklinde okunur. ÖZEL VEYA kapısı DEĞĠL-VE-VEYA kapıları ile ifade edilebilir. Bu durumda bir ÖZEL VEYA fonksiyonunu; Q = A B + A B şeklinde tanımlayabiliriz. LOJİK DİYAGRAMLARIN TASARIMLARI:

LOJİK DİYAGRAMLARDAN LOJİK İFADELERİN BULUNMASI: Aşağıdaki lojik diyagramın lojik ifadesini yazınız. Aşağıdaki lojik diyagramın lojik ifadesini yazınız.

BOOLEAN MATEMATİĞİ: BOOLEAN KURALLARI ve TEOREMLERİ: Q = B.C+B.(C+ A) +C.(B + A) ifadesini Boolean teoremleri yardımı ile sadeleştiriniz Çözüm: Sadeleştirme işlemini çeşitli adımlarla gösterelim Iradım: Dağılma kanununu ikinci ve üçüncü terimlere uygularsak ifade aşağıdaki gibi olacaktır. Q = B.C+B.C+ A.B + B.C+ A.C Ilımadım: Birinci ve ikinci terimi B değişkeni ortak parantezine alırsak ifade Q = B.(C+C) + A.B + B.C+ A.C III.Adım: VEYA özdeşlikleri ile (C+C=C) Q = B.C + A.B + B.C + A.C IV.Adım: Birinci ve üçüncü terimi C değişkeni ortak parantezine alırsak Q = C(B + B) + A.B + A.C V.Adım: VEYA özdeşlikleri ile (B + B = 1) Q= C + A.B + A.C

VI.Adım: Birinci ve üçüncü terimi C ile ortak paranteze alırsak Q= C( 1 + A ) + A.B VII.Adım: VEYA özdeşlikleri yardımı ile (1+A=1) Q= C + A.B