DENEY 4 SAYISAL ARİTMETİK Deneyin Amacı Bu deneyde işaretli ve işaretsiz sayılar için ikili sayı ( Binary ) sistemindeki toplama işleminin anlaşılması, işlem performansını artırabilmek için iki tabanındaki sayıların ikili tamlayan (complement) biçiminin anlaşılması, ikili sistemdeki sayıların çarpılıp bölünmesi işlemlerinin anlaşılması hedeflenmiştir. Ayrıca 16 (Hexa decimal) tabanlı sayı sistemi ve BCD kodundaki sayılar ile aritmetik işlemlerin yapılması üzerinde durulacaktır. Önbilgi N bitlik bir sayı 0-2 N -1 arasındaki sayıları temsil edebilir. Bu şekildeki ifade tarzı işaretsiz tamsayı veya kesirler için geçerlidir. Ancak sayısal sistemlerde işaretli sayılarında kullanılması zorunludur. Bu yüzden işaretli sayılarında ifade edilmesi gerekmektedir. İşaretli sayılar iki şekilde ifade edilmektedir ( Kodlanmaktadır ). 1-İşaret biti, mutlak değer şeklinde kodlama : Bu şekilde gösterimde sayının mutlak değeri ikili sistemde ifade edilir ve bu sözcüğe (en ağırlıklı bit olarak) işaret biti eklenir. Sayı pozitif ise işaret biti 0, sayı negatif ise işaret biti 1 olur. Örnek ; 01010111 (+87) 11010111(-87) Bu örneklerdeki 8 bitlik sözcükler sayının mutlak değerini ve işaretini belirtir. Toplama ve çıkarma işlemlerinde, işaret bitinide işleme katmak için bazı kurallara ihtiyaç vardır. Bu kurallar aşağıda özetlenir. Aynı işaretli olanlar aynen toplanır işaret biti değiştirilmez. İşaret biti farklı olanlar ise işaret bitine bakılmaksızın büyük olandan küçük olan çıkarılır. Büyük olanın işareti yazılır. Aşağıdaki örnekleri inceleyiniz. 001011 + 01011 001011 +01011 + 001110 + 01110 + 100110-00110 + 11001 (011001) +00101 (000101) 001011 +01011 001011 + 01011 +110110-10110 - 001001-01001 -01011 (01011) +00010 (000010) Örnekler iyi incelenirse bu şekilde kodlanmış sayıları çıkartmak için çıkartma devrelerine gerek olduğu görülür ( Bu konunun öğrenci tarafından araştırılması gerekir.) 2- Sayının tümleyen metoduna göre kodlanması: İkilik sayıların kodlanmasının özel bir şeklide ikili sayı sistemleri için kullanılan tamamlayıcı (tümleyici ) gösterimidir. Bu gösterim en yaygın kullanım haline gelmiştir. Bunun sebebi 2 li sayı sisteminin tamamlayıcı formu sayısal makinelerde kolayca
gösterilebilir ve işlem yapılabilir. Tümleyen aritmetikte sayının negatifliği sayının kendi içinde tutulur. Bundan dolayı, sonuçta işaret kavramından vazgeçilir. Bunun anlamı tümleyen metoduna göre yazılmış sayılarda çıkartma işleminin de toplayıcılar ile yapılmasıdır. Tümleme işlemi 2 şekilde gerçekleştirilir. Taban a tümleme (2 ye tamamlama), Taban 1 e (1 e tamamlama ) tümleme. Sayı 01010101 11011011 1 e tümleyen 00101010 10100100 2 e tümleyen 00101011 10100101 Soldaki sayı +85 dir. Sağdaki sayı ise 91 dir. En soldaki bit yani işaret biti tamamlama işleminde değişmez. 1 li tamamlama işaret biti değişmeden diğer bitlerin tamlayanının (1 se 0, 0 sa 1) alınmasıdır. Bunun anlamı şudur; tüm büyüklük bitleri için 1 li tamlamaya dönüşüm donanımda kolayca sağlanır. 2 li tamlama ise 1 li tamlayanla 1 in toplanmasıdır. Bu EXOR kapısı ve bazı toplayıcı devrelerle gerçekleştirilir. İkili sayı sisteminde çıkarma işlemi için çıkan sayının ikili tümleyen ile çıkarılan sayı toplanır. Aşağıda buna bir örnek verilmiştir. 14 00001110-5 + 11111011 100001001 Dikkat edilirse çıkarmanın sonucunun bir taşma veya taşma bitine sahip olduğu görülür. Sonuç aynı zamanda negatif sayıların ikili tamlayan gösterimi ile işaretli bir büyüklük şeklindedir. Bu örnekte taşma biti kullanılmamaktadır bu yüzden atılmaktadır (Tamamlayıcı toplama yoluyla çıkartma işlemlerine göz gezdirerek deneye gelinmelidir.) İkili sayı sisteminde çarpma ise on tabanlı sayı sistemindeki kurallara benzer olarak yapılmaktadır. İkili tabanda çarpma için kurallar aşağıdaki gibidir: ikili tabandaki bir sayı 1 ile çarpılırsa sonuç sayının kendisidir. ikili tabandaki bir sayı 0 ile çarpılırsa sonuç 0 dır. Bir örnek 1101 çarpılan x 101 çarpan 1101 kısmi sonuçlar 0000 + 1101 1000001 gerçek sonuç Bu metodun kullanımı kolaydır ve doğru sonucu verir. İkili tabanda sayıların çarpımı için tek yol bu değildir. Başka bir yöntemde aynı ara sonuçlar bir önceki yöntemdeki gibi yapılır. Ve soldan sağa doğru kaydırılarak diğer yöntemdeki gibi sonuçlar başarılı bir şekilde elde edilir. Bu metoda bir örnek aşağıda verilmiştir. 1101 çarpılan x 101 çarpan 1101 kısmi sonuçlar 00000 + 001101 1000001 toplam sonuç
bu yöntemde diğer yöntem gibi doğru sonuç verir. Bu metod diğer metoda göre bir tane daha az register e ihtiyaç duyar ve donanımını gerçekleştirmek biraz daha kolaydır. İkilik sistemde, bir sayıyı 2 ve 2 nin kuvvetleri ile çarpmanın, o sayıyı birkaç kez sola ötelemekten ibaret olduğunu da hatırlayınız. Sayısal sistemde iki sayının çarpılması işlemi oldukça zaman alan bir işlemdir. Bunun için değişik çarpma algoritmaları mevcuttur ve bu konu araştırılmaya devam edilmektedir. İkili tabanda bölme ise; ikili tabandaki çıkarmanın başarılı bir şekilde yapılmasıdır. Bu şekilde bölme yapmak doğru sonucu verir fakat özellikle büyük sayılarda yavaş ve biçimsizdir. 1000001/1101 bölümünün sonucu bu yöntemle bulunmak istenirse; 1000001-1101-1101-1101-110-1101=0 (001)(010) (011) (100) (101) O zaman bu bölmenin sonucu (101) 2 'dir. Ayrıca ikilik sitemde kodlanmış bir sayının 2 ve 2 nin kuvvetlerine bölünmesi işleminin o sayının sağa doğru kaydırılması ile yapılabileceğini de hatırlayınız. Hexadecimal Aritmetik: İkili taban aritmetiğinde özellikle büyük sayılarla işlem yapıldığında bunu 16'lı sisteme dönüştürerek işlem yapmak ikili taban aritmetiğine göre çok daha iyi bir performans sağlar. BCD kodlama, toplama sonuçların displayde 10'lu sisteme göre gösterilmesi gereken sistemlerde sıkça kullanılır. Hesap makineleri buna güzel bir örnektir. BCD sistemlerinde hexadecimaldeki 6 sayının kullanılmamasından dolayı bazı ilginç olaylar meydana gelir. Aşağıda bunla ilgili bazı örnekler verilmiştir. DECİMAL BCD DECİMAL BCD DECİMAL BCD 3 0011 6 0110 8 1000 + 4 + 1011 + 8 +1000 + 9 + 1001 7 0111 Doğru 14 1110 Yanlış 17 00010001 Yanlış Bu problemin meydana gelme sebebi 10'lu tabanda 9'dan büyük toplamlar için elde biti meydana gelir fakat BCD'de 15den büyük toplamlar için elde biti oluşur. Bunu düzeltmek için 9'dan büyük tüm toplamlara 6 daha eklenir. Bu işlemleri yapmak için toplamlardan hangisinin 9'dan büyük olduğunu bulan ve bulduklarına 6 ekleyen bir ek sisteme ihtiyaç vardır. Toplamı 9'dan az olanlar BCD aritmetiğinde doğru sonucu verirler. ( Bu konunun öğrenci tarafından gözden geçirilmesi tavsiye olunur.) Oysa Hexadecimal sayılar, ikilik sistemde tam kodlama şeklinde kodlandığından toplama işlemi her zaman daha basit ve doğrudur. Yarım Toplayıcı Yukarıda özet olarak anlatılan algoritmaları gerçekleştiren donanımın çekirdeği yarım toplayıcılardır. Yarım toplayıcının şeması ve doğruluk tablosu aşağıda gösterilmiştir. Şemadan da anlaşılacağı üzere yarım toplayıcı, birer bitlik iki sayıyı toplayan iki girişli iki çıkışlı bir devredir. Çıkışlardan birisi sonuç diğeri ise elde biti çıkışıdır.
Dikkat edilirse devrenin iki girişi ve iki çıkışı vardır. EXOR toplamayı gerçekleştirir. AND ise iki giriş birden 1 olduğu zaman elde bitini oluşturur. Buna yarım toplayıcı denmiştir çünkü bir önceki basamaktan gelen elde bitini işleme alamamaktadır. Yani en sağdaki basamakta toplama işlemi yapabilirler. Tam toplayıcı: Tam toplayıcı üç girişe ve bir çıkışa sahiptir. Girişlerden ikisi toplanacak olan iki bit, diğer giriş ise bir önceki toplamdan gelen elde bitidir. Tam toplayıcının çıkışları ise toplam ve elde bitidir. Tam toplayıcının şeması ve doğruluk tablosu aşağıda verilmiştir. Tam toplayıcı her basamakta toplama işlemini başarabilir. Paralel Toplayıcılar: Bu tip toplayıcılar çok bitli ikili tabandaki sayıların toplanmasında iyi performans sağlarlar. Bu fonksiyonu gerçekleştiren TTL lojik ailesinden olan 7483 entegresidir. Bu devrenin tartışılması gereken bazı özellikleri vardır. 7483 entegresi hızlı elde biti elde eden 4 bitlik binary toplayıcıdır. Elde bitinin hızlı bir şekilde elde edilmesi look ahead (ileriyi gören) denilen elde devresi tarafından mümkün kılınır. Bu devre tüm tek toplayıcıların çıkışlarından örnek alarak bunları kaydederken tüm toplayıcıların eldesini gösteren ripple için bir zaman gerektirir. 7483 aynı zamanda doğru lojiksel duyarlılıkta üstün bir matematiksel performans sağlar. Bunun anlamı şudur tüm çıkışlar doğru olacaktır. 1 e tümleme aritmetiği için bunun anlamı şudur; son çevrim eldesi direkt işleme girer. İki farklı işaretli sayının toplamı pozitifse bu son çevrim elde bitine ihtiyaç vardır. 7483'ün blok diyagramı aşağıda gösterilmiştir. BCD Toplayıcı : BCD toplayıcı iki tane dört bitlik toplayıcı ve bazı ek devrelerden oluşur. BCD toplayıcının şeması aşağıda gösterilmiştir. Dikkat edilirse ilk toplayıcının basitce toplama yaptığını ikinci toplayıcının ise toplamı 9 veya daha büyük olanlara 6 eklediği görülür. İkinci toplayıcı, birinci toplayıcının çıkışın 9 veya daha büyük olması durumunda AND ve OR bağlaçları tarafından kontrol edilir.
Binary Çarpıcılar TTL lojik familyasında mantıklı değişik entegre çarpıcılar vardır. Bu çarpıcılar hızın önemli olduğu uygulamalarda kullanılır.bu tip devreye bir örnekte iki bitlik bir sayı ile 4 bitlik bir sayıyı çarpabilen 5 bitlik bir çıkışı 26 ns. de verebilen 74LS261 entegresidir. Bu devreler çarpma fonksiyonu ve lojik fonksiyonlarını ve diğer aritmetik fonksiyonların performansını artırmak için kullanılır. 74LS181 entegresi ise; ALU'( Aritmetic Logic Unit) ya bir örnektir. Bu iki tane 4 bitlik binary sayılardaki aritmetik ve lojik işlemlerini yapar (Öğrencinin ALU ünitesinin fonksiyonlarını araştırıp öğrenerek gelmesi gerekir.) Ön Hazırlık Soruları 1- (101) ve (011)'in toplamı kaçtır. 2 -(011) ve (010) 'in farkını hesaplayınız. 3-120'yi BCD'ye çeviriniz 4- (111001)/(10010)=? 5- (101)x(110) =? 6-16'lık tabandaki FF'i binary'ye çevirin? 7-16'lık tabandaki FF'i desimale çevirin? 8- ALU ve yaptığı iş nedir? 9-120 nin birli ve ikili tamamlayanını yazınız Deney.1 BİNARY TOPLAYICILAR Bu deneyde binary toplayıcıların çalışması incelenecektir. 1. Bağlantı klipslerini aşağıdaki şekle göre yerleştirin. Şekildeki yarım toplayıcı devresini kurmak için U2a ve U3a kapıları kullanılacaktır. Vcc yi +5V a bağlayın.
2. A ve B girişlerini SW0, SW1 veri anahtarlarına, F1, F2 çıkışlarını L1, L2 lojik göstergelerine bağlayın. A ve B girişleri için aşağıdaki tabloda verilen giriş sırasını takip ederek çıkış durumlarını kaydedin. Hangi çıkışın toplam, hangi çıkışın elde çıkışı olduğunu belirleyin. 3. Tam toplayıcıyı kurmak için devreyi aşağıdaki şekle göre tekrar düzenleyin. A, B, C girişlerini SW0, SW1, SW2 veri anahtarlarına bağlayın. A ve B toplananlar, C ise önceki elde girişleridir. F3, F5 çıkışlarını L1, L2 lojik göstergelerine bağlayın. Aşağıdaki tabloda verilen giriş sırasını takip ederek çıkış durumlarını kaydedin. Hangi çıkışın toplam, hangi çıkışın elde çıkışı olduğunu belirleyin.
Deney.2 TÜMDEVRE İLE TAM TOPLAYICI GERÇEKLEŞTİRMESİ KL-330004 modülünün b bloğundaki U5 tüm devresi 4-bitlik toplayıcı olarak kullanılacaktır. Y5 girişini 0 değerine getirerek Y0~Y3 girişlerine bağlanmış olan U6a~U6d ÖZEL VEYA kapılarının tampon gibi davranmalarını sağlayın. X0~X3 ve Y0~Y3 girişlerini sırasıyla DIP2.0~2.3 ve DIP1.0~1.3 lojik anahtarlara bağlayın. F1, Ç 0, Ç1, Ç2, Ç3 çıkışlarını ise L1~L5 lojik göstergelerine bağlayın. Aşağıdaki tabloda verilen giriş sırasını takip ederek F1 ve Ç için çıkış durumlarını 16 tabanına göre kaydedin. X = X3 X2 X1 X0 Y = Y3 Y2 Y1 Y0 Σ = Σ3 Σ2 Σ1 Σ0
Deney. 3 BCD TOPLAYICI 1. Aşağıdaki şekilde gösterilen devre BCD kodunda toplayıcı olarak görev yapar. 2. X0~X3 ve Y0~Y3 girişlerini sırasıyla DIP1.0~1.3 ve DIP2.0~2.3 lojik anahtarlara bağlayın. U5 ve U9 tüm devreleri 7483 4-bitlik look-ahead (Öngörülü) toplayıcılardır. U5 tüm devresinin F8~F11 çıkışlarını 7 kollu göstergelerden birinin girişlerine bağlayın. F8~F11 çıkışlarını aynı zamanda L1~L4 lojik göstergelerine, F1, F2 çıkışlarını ise L5, L6 lojik göstergelerine bağlayın. F4~F7 çıkışlarını diğer 7 kollu göstergeye bağlayın. F8~F11 çıkışlarını aynı zamanda L1~L4 lojik göstergelerine de bağlayın. 3. F8~F11 çıkışları, X0~X3 ve Y0~Y3 girişlerinin toplamı, F1 ise eldedir. X0~X3 ve Y0~Y3 girişleri için aşağıdaki tabloda verilen giriş sırasını takip ederek çıkış durumlarını kaydedin.
DENEY NO: 5 FLİP-FLOP LAR VE ARDIŞIL DEVRE TASARIMI Deneyin Amacı Bu deneyin amacı Flip-Flop (FF) ların fonksiyonlarının tanınması ve senkron ardışıl devre tasarım aşamalarının uygulanarak devre tasarımı yapılmasıdır. Ön Bilgi Flip-floplar bir bitlik bilgiyi saklama kabiliyetine sahip olan devrelerdir. FF ların diğer önemli bir özelliği de frekans bölücü olarak kullanılabilmesidir. FF lar yapısal olarak, tek hücreli (latch), kapılı tip (saatli - Clock girişli ) ve çift hücreli olmak üzere 3 tipdir. Fonksiyon itibariyla dört çeşit FF vardır: S-C (R) tipi FF, D-tipi FF, T-tipi FF ve J-K FF. J-K FF larda tanımsız durum olmadığından ve D ve T FF lar elde edilebildiğinden bu FF ların kullanılması daha uygundur. Bu deneyde J-K flip-floplar kullanılacaktır. ( FF ların yapısal ve fonksiyonal özelliklerinin araştırılması ve bilinmesi öğrencinin sorumluluğundadır.) Latch ( Mandal ) : Latch ler temel FF devreleridir. Latch e bilgi yazmak veya silmek her zaman mümkün olabildiği için bu bir asenkron devre elemanıdır. Yani girişler her zaman için açıktır. Çok kullanılan Latch tipleri Şekil 4.1. de verilmiştir. Bunların çalışmasını, tanım tablolarının oluşturulmasını ve avantaj ve dezavantajlarını inceleyip öğreniniz. Clear Set Set Clear Şekil 4.1. NOR ve NAND Latch yapıları. NOR latch in girişlerine aynı anda HI işaret uygulanamaz. NAND Latch girişlerine aynı anda LO işaret uygulanamaz. Bu mahzuru ortadan kaldıran Latch yapısı Şekil 4.2 de verilmiştir. Çalışmasını ve tanım tablosunu inceleyiniz. C D C D D S Şematik Sembol D S Şematik Sembol Şekil. 4.2. D-Latch in yapısı ve sembolik gösterilişi.
Kapılı tip ( Saat Clock modlu ) FF lar. Latch lerin her zaman için giriş işaretlerine açık olmaları dezevantajlı bir durumdur. Önemli olan FF ya yazma ve silme işlemlerinin kontrol edilebilmesidir. Yani FF nun bir Clok işaretiyle senkron olarak çalışabilmesidir. Böyle bir yapı Şekil 4.3 te verilmiştir. Şekilden görüldüğü gibi saat modu altında çalışan S-C FF u iki tane fazladan NAND kapısı kullanılarak elde edilir. Set Clock Şekil 4.3 Saat modlu S-C FF Clear Bu devre sadece FF ları saat modlu yapmaktadır. FF un durumları değişmemektedir. İki tane durumu hala kullanılamaz durumdadır. Set ve Clear girişleri saat sinyali HI durumunda olduğu zaman flip-flobun ana kısmına geçerler. Diğer durumda geçemezler. Saat Modlu T Flip-Flop Saat modlu T tipi flip-flop saat modlu S-C flip-flobun değiştirilmiş şeklidir. Şekil 4.4 da görüldüğü gibi çıkış ve tümleyeni geri beslemeli giriş olarak kullanılmaktadır. Bu girişler Set ve Clear girişleri gibi davranmaktadırlar. T S Şekil 4.4 Saat modlu T Flip-Flop T R Şematik Sembol Lojik Diyagram Flip-flop HI yapıldığında çıkışı reset girişi olarak kullanılır. Bir sonraki saat darbesi geldiğinde, latch sıfırlanır. HI çıkışı set girişine geri besleme olarak gelir. Bundan sonraki saat darbesinde flip-flop set edilir. Çıkış durumunu Set durumundan Clear durumuna almak ve oradan tekrar Set durumuna almak için iki tane saat darbesine ihtiyaç vardır. Bu tip devrelere T flip-flop denir çünkü çıkış her saat darbesinde bulunduğu durumun tümleyeni olur. T flip-flop için zamanlama diyagramı Şekil 4.5 te görülmektedir. H Clock L H Set L H Reset L H L Şekil 4.5 T Flip-Flop Zamanlama Diyagramı
Çıkış sinyalinin frekansı giriş sinyalinin frekansının yarısıdır. Bu tip devrelere genelde 2 den 1 e frekans bölücü denir. T tipi flip-flopların TTL teknolojisi ile yapılanı yoktur, bununla birlikte elde bulunan devrelerle bu tip flip-floplar dizayn edilebilirler. Saat Modlu D Tipi Flip-Flop J-K Flip-Floplar En son görülecek olan flip-floplar J-K flip-floplardır. Bu flip-floplar saat modlu S-C flip-flop olarak, saat modlu D flip-flop olarak, T flip-flop olarak ve özelleştirilmiş fonksiyonlar için kullanılabilirler. J-K flip-floplar belirsiz giriş ve çıkış durumuna sahip değillerdir. J-K flip-flop devresi Şekil 4.7 de görülmektedir. J CK K Şematik Sembol J K CK S R Lojik Diyagram CK J K L L 0 H L H L HH L H T T:Toggle Doğruluk Tablosu Şekil 4.7 J-K Flip-Flop J-K flip-flopların çalışması şu şekilde özetlenebilir. 1- J ve K girişleri LO: saat sinyali LO olduğunda hiç bir şey olmaz.
2- J girişi HI, K girişi LO: saat sinyali LO olduğu zaman, çıkışı HI olur veya HI durumunda kalır. çıkışı LO. J girişindeki HI doğrudan çıkışına verilir. 3- J girişi LO, K girişi HI: saat sinyali LO olduğu zaman, çıkışı LO olur ve çıkışı HI olur. J girişindeki LO değeri doğrudan çıkışına verilir. 4- J ve K girişleri HI: Devre T flip-flop gibi davranır. J-K flip-floplar çok esnektirler ve daha önce anlatılan bir çok flip-flop fonksiyonu için kullanılabilirler. Bu fonksiyonları J-K flip-floplarla gerçekleme şekli Şekil 4.8 de görülmektedir. S J C C K Eşzamansız S-C V cc V cc T J C K Toggle S J CK C K Saat Modlu S-C D J CK C K Saat Modlu D-Tipi Şekil 4.8 J-K Flip-Flop Konfigürasyonu Master-Slave FF lar J ve K girişleri Master flip-flopun durumunu belirler. Saat sinyali her iki flip-flop için kullanılmaktadır, fakat tersi alındıktan sonra Slave FF a verilmektedir. Bu durum Şekil 4.9 da görülmektedir. Master J Clock C K Slave J C K Şekil 4.9. J-K Master-Slave Flip-Flop Devre Diyagramı Devrenin saat sinyaline göre durum değiştirdiği kabul edilsin. Saat sinyali HI olduğu zaman Master flip-flop J ve K girişlerine bağlı olarak durum değiştirir. Bu zaman süresince, tersinir olan saat sinyalinden dolayı Slave flip-flop Master flip-flopa cevap vermez. Belli bir zaman saat sinyali HI durumunda kaldığında Master flip-flopun durumu durağan hale gelir ve hala Slave flip-flop Master flip-flopun çıkışına cevap veremez. Saat sinyali HI durumundan LO durumuna geçiş yaptığı zaman, Master flip-flop J ve K girişlerine cevap veremez çünkü saat sinyali LO dır. Bu durumda Slave FF un C girişi HI seviyesine çıkacağından, Master FF un çıkışlarına göre ( Slave FF un J-K girişlerine uygulanmıştır), Slave FF un çıkışları da değişir. Yani Saat işaretinin HI süresince Master a kaydedilen bilgi, LO süresince Slave e aktarılır.
Bu tip bir devrenin doğru çalışması için saat sinyali HI olduğu durumda J ve K girişlerinin durağan hale gelmesi gerekir. FF larda tetikleme: Bir FF un durumu (Çıkışı ), giriş işaretindeki geçici bir değişmeyle değiştirilir. Bu anlık değişmeye tetikleme denir. Tek hücreli (latch ) asenkron FF lar giriş işaret seviyesindeki değişime göre tetiklenen tiptedirler. Bu duruma seviye tetiklemeli yapı denir. Saatli FF lar ise darbe (pals ) ler ile tetiklenir. Darbe lojik 0 süresi lojik 1 süresine göre çok uzun olan ( küçük duty cycle a sahip) bir işarettir. Darbe süresi küçük bir değerde olmasına rağmen bu süre boyunca FF lar istenmeyen girişlere de açık olabileceğinden problemler oluşabilmektedir. Bu problemin üstesinden gelebilmek için, FF un darbe süresinin tam 케 amı yerine, darbenin sadece (pozitif veya negatif kenar) geçişinde tetiklenmesi ( kenar tetiklemesi) sağlanabilir. FF un darbe geçişinde tetiklenmesi için bir yol FF un saat girişine bir RC elemanı bağlamaktır. Fazla kullanılmaz. Kenar tetiklemesi için ikinci bir yol bir çift hücreli FF kullanmak veya kenar tetiklemeli bir FF kullanmaktır(bu yapıların öğrenilmesi öğrencin sorumluluğundadır ). Deneyin Yapılışı Deney 1: NAND kapıları kullanılarak bir hücreli bir mandal oluşturulması. NAND bağlaçlarını kullanarak bread-board üzerinde NAND latch oluşturunuz. Devreyi kontrol ettikten sonra enerji uygulayıp NAND latch in aşağıdaki tanım tablosundaki ve çıkışlarını bulunuz. Set Clear 1 0 1 1 S=1 C=0 dan sonra 0 1 1 1 S=0 C=1 den sonra 0 0 Deney 2: Saat modlu flip-flop tasarımı D tipi flip-flop için NAND ve NOT kapılarını kullanarak aşağıdaki saat modlu flip flop u tasarlayınız ve tanım tablosunu çıkarınız? D CP Şekil 4.10. Saat modlu flip-flop
D CP 0 0 1 0 0 1 1 1 0 0 1 0 D=1 CP=1 den sonra RS Flip-Flop Kullanarak D Flip-Flop Gerçekleştirme 1. Sekil 4-17 deki D flip-flopu devresini kurmak için bağlantı klipslerini Sekil 4-16 ya göre yerleştirin. 2. A1 girişini SW1 anahtarına, CK2 girişini SWA anahtarının çıkısına, F6 çıkışını ise L1 lojik göstergesine bağlayın. 3. Tablo 4-7 te verilen giriş katarını takip ederek çıkış durumlarını gözlemleyin ve kaydedin.
Deney Raporunun hazırlanması: 1- Teorik bilgi: Konunun anlatıldığı bölümdür. Flip-Flop ve çeşitleri hakkında genel bilgi verilecektir. 2- Deneyin yapılışı: Maddeler halinde ya da hikaye gibi deneyin nasıl yapıldığı anlatılacaktır. 3- Veriler: Deney sonucunda elde edilen görüntüler, tablolar vs. gibi elde edilen veriler yazılacak ve yorumlanacaktır. NOT: Deney raporları deney yapıldıktan sonra 1 hafta içinde teslim edilecektir.
DENEY 6 JK FLİP-FLOP DEVRELERİ İLE İKİLİK TABANDA ASENKRON YUKARI SAYICI DENEYİN AMACI Bu deneyde sayıcıların prensipleri incelenecek ve JK flip-flopları ile ikilik tabanda asenkron bir yukarı sayıcı uygulaması yapılacaktır. GENEL BİLGİLER Sayıcılar flip-flop ve temel lojik kapılar kullanılarak gerçekleştirilirler. T flipfloplar T=1 ve CK=1 olduğunda 0 ile 1 durumları arasında gidip gelmektedir. Şekil 5.1. Art arda bağlanmış üç tane T flip-flop Üç tane T flip-flopunun art arda bağlandığı Şekil 5.1 deki devreye bakalım. Öndeki flip-flopların çıkışları kendilerinden sonra gelen flip-flopun saat girişine (CK) bağlanmıştır. Şekil 5.2 de, Şekil 5.1 deki çıkışların dalga şekilleri gösterilmiştir. Şekil 5.2. Şekil 5.1 deki çıkışların CK inen-kenar tetiklemeli dalga şekilleri
Şekil 5.2 de A, B, C normal çıkışları yukarı doğru sayarken, A, B, C tümleyen çıkışları aşağı doğru saymaktadır ve CK inen-kenarla tetiklemektedir. A nın döngü süresi CK nın iki katı, frekansı ise yarısıdır. B nın döngü suresi A nın iki katı, frekansı ise yarısıdır. C nın döngü suresi B nin iki katı, frekansı ise yarısıdır. CK çıkan-kenarla tetiklerse çıkışların dalga şekli Şekil 5.3 te gösterildiği şekilde olur. Burada A, B ve C nin yukarı doğru saydığı açık olarak görülmektedir. Şekil 5.1 deki devre CK çıkısına bağlıyken yukarı doğru, çıkısına bağlıyken aşağı doğru sayacaktır. Şekil 5.3. Şekil 5.1 deki çıkışların CK çıkan-kenar tetiklemeli dalga şekilleri JK flip-flopu, bu deneyde temel sayıcı devrelerini gerçekleştirmek için kullanılan genel bir flip-floptur. Şekil 5.5 te gösterilen devre JK flip-floplarının art arda bağlanmasıyla gerçekleştirilmiş bir yukarı/aşağı sayıcıdır. Şekil 5.5. JK flip-floplarının art arda bağlanmasıyla gerçekleştirilmiş bir sayıcı M=0 iken, CK çıkısına bağlanır ve devre YUKARI doğru sayar.
M=1 iken, CK çıkısına bağlanır ve devre AŞAĞI doğru sayar. Şekil 5.5 teki devrede olduğu gibi art arda bağlamayla oluşturulan devreler Asenkron Sayma yapar. n e bölme etkisi ni elde etmek için çıkış CL (CLEAR- SİL) girişine bağlanmalıdır. Şekil 5.5(a) da 5 e bölme devresi gösterilmiştir. Devrenin Şekil 5-30 (b) de gösterilen doğruluk tablosundan, 0 ile 5 durumunun eşit olduğu ve bu şekilde bir çevrim oluşturarak 5 e bölme devresini meydana getirdiği görülmektedir. Şekil 5.5. 5 e bölme devresi ve doğruluk tablosu Şekil 5.5(a) da A ve C çıkışları bir VE kapısıyla CL (SİL) girişine bağlanmıştır. Böylece, 5 durumu 2 tabanında 101 e eşit olduğu için, CBA=101 olduğunda sayıcı sıfırlanır. Asenkron n e bölme işlemini elde etmenin bir başka yöntemi de, bir 5 e bölen sayıcı devresi olan Şekil 5.6 daki devrede gösterilmiştir. CBA=100 durumunda C çıkısı CL girişine bir VE kapısıyla bağlanmıştır. Silme işlemini uzatmak için CL girişlerine bir kondansatör bağlanmıştır. Kondansatör burada 1 durumunu devam ettirerek CK düşerken flip-flopun SİL madunda kalmasını sağlar. Saat işaretinin inen-kenarında sayıcı hala engellenmiş haldedir. Şekil 5.6. 5 e bölme devresi 2 ye bölme ve 5 e bölme devreleri art arda bağlanarak BCD kodunda sayıcı devre oluşturulur. 10 a bölme ve 6 ya bölme devreleri 60Hz frekansındaki AC gerilimle birleştirilerek 1Hz lik zamanlama işareti elde edilir. Eğer bütün saat girişleri birlikte bağlanırsa bir senkron sayıcı elde edilir. Böyle devrelerin çalışma hızlı art arda
bağlanarak elde edilmiş asenkron sayıcılarınkinden çok daha fazladır, ancak senkron sayıcılarla 2 n sayıcılar tasarlamak oldukça karmaşıktır. Şekil 5.7 de 5-bitlik 16 ya bölen sayıcı devresi gösterilmiştir. Şekil 5.7. 5-bitlik 16 ya bölen sayıcı devresi Şekil 5.8 de senkron 5 e bölen sayıcı devresi gösterilmiştir. Bu devrenin yapısının asenkron sayıcıdan daha karmaşık olduğu açıktır. Şekil 5.8 de senkron 5 e bölen sayıcı devresi KULLANILACAK ELEMANLAR 1. KL-31001 Dijital Lojik Lab. 2. KL-33009 Modülü 3. Osiloskop DENEYİN YAPILIŞI 1. Şekil 5.9 daki devreyi kurmak için bağlantı klipslerini Şekil 5.10 a göre yerleştirin.
Şekil 5.9. İkilik tabanda asenkron bir yukarı sayıcı Şekil 5.10. Şekil 5.9 daki devrenin KL-33009 blok a üzerindeki bağlantıları
2. A2 (Clear) girişini SW0 anahtarına, A1 girişini +5V a, F1, F3, F5, F7 çıkışlarını L1~L5 lojik göstergelerine, B1(CK) saat girişini darbe üretecine bağlayın ve frekansı 1 KHz olarak ayarlayın. 3. Başlangıçta SW0 anahtarını 1 konumuna getirerek çıkışı sıfırlayın. Daha sonra saymaya başlamak için SW0 anahtarını 0 konumuna getirin. Saat işaretini ve çıkışları osiloskop ile ölçüp çıkışları Şekil 5.11 e kaydedin. Şekil 5.11. Şekil 5.10 daki devrenin çıkış ölçümü Sayma sürecinde SW0 anahtarı 1 konumuna getirilirse ne olur?